JPS63502626A - 第1および第2のプロセツサ間でのデ−タ交換方法 - Google Patents

第1および第2のプロセツサ間でのデ−タ交換方法

Info

Publication number
JPS63502626A
JPS63502626A JP62501516A JP50151687A JPS63502626A JP S63502626 A JPS63502626 A JP S63502626A JP 62501516 A JP62501516 A JP 62501516A JP 50151687 A JP50151687 A JP 50151687A JP S63502626 A JPS63502626 A JP S63502626A
Authority
JP
Japan
Prior art keywords
processor
line
data
signal
response signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62501516A
Other languages
English (en)
Other versions
JP2763029B2 (ja
Inventor
フュルトナー,フリードリツヒ
ロ−デ,ヴイルフリ−ト
Original Assignee
ドイチエ トムソン−ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドイチエ トムソン−ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング filed Critical ドイチエ トムソン−ブラント ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
Publication of JPS63502626A publication Critical patent/JPS63502626A/ja
Application granted granted Critical
Publication of JP2763029B2 publication Critical patent/JP2763029B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Multi Processors (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、3つの線路を介して互いに接続された第1および第2のプロセッサ間 でのデータ変換方法に関する。
ドイツ連邦共和国特許出願公開第3404721号公報において、双方向データ バス全周いたデータ伝送方法が記載されている。双方向データバスは、制御ユニ ットと複数の個々にアドレス指定可能な周辺装置とを相互に接続しておシ、クロ ック線とイネーブル線と装置は周辺装置と制御ユニット間の恒常的データの流れ を必要とする。制御ユニットが個々の周辺装置(これらは種々異なる語長にょシ アドレス指定可能である)からのフィードバックをめるので、データバスは双方 向性で動作する。各周辺装置には、当該周辺装置が制御ユニットからアドレス指 定されたときにデータバスを介して制御ユニットにデータを流すための回路が設 けられている。
すべての用途において制御ユニット、例えばマイクロプロセッサと複数の周辺装 置との間でデータ変換が行なわれるわけではない。例えば、CDプレーヤのマイ クロプロセッサを備えた操作ユニットとサーボプロセッサでは、2つのプロセッ サ間の対話が必要なだけである。操作ユニットのマイクロプロセッサはマスター (主)プロセッサとして動作してサーボプロセッサに命令を与え、サーボ(従) プロセッサはディスク駆動部およびピックアップのトラックサーチおよびトラッ ク追跡のための駆動部およびひき出し構造部の駆動部を制御する。サーボプロセ ッサはフィードバック信号をマスタープロセッサに与える。
このような用途では、双方向データ伝送のためにより簡単な方法で十分である。
従って本発明の課題は、2つのプロセッサ間のデータ変換のための、制御された 確実なデータ流を可能にする簡単な方法を提供することにある。
この課題は請求の範囲第1項記載の構成により解決される。
次に本発明による方法を実施例に基づき詳明する。
マスタープロセッサ、例えばCDプレーヤの操作ユニット内のマイクロプロセッ サは、クロック線とデータ線とアース線とを介してCDプレーヤのサーボプロセ ッサに接続されている。既述のように、CDプレーヤの動作中、操作ユニットの マスタープロセッサとサーボプロセッサとの間でデータ変換が行なわれ、サーボ プロセッサはディスク用駆動部と、光学ピックアップのトラックサーチ・トラッ ク追跡用駆動部ならびにひき出し構造部の駆動部を制御する。
マスタープロセッサとサーボプロセッサがデータを変換していない限シ、データ 線およびクロック線のレベルはHlghである。この状態で両プロセッサは受信 可能状態にある。
次に先ず、マスタープロセッサがデータをサーボプロセッサに送出する場合につ いて考察する。
データ送出の開始をマスタプロセッサは、クロック線のレベルt−LOWにセッ トすることにょシ指示する。
サーボプロセッサは、マスタープロセッサにょシ行なわれたクロック線のレベル のHlghからLOWへの切換が検出された後に、データ線のレベルをやはF) LovKセットする。このサーボプロセッサによるデータ線のHlghからLo wへのレベル切換を、マスタープロセッサは、サーボプロセッサの肯定応答とし て解釈し、クロック線のレベルを再びHlghに切換える。マスタープロセッサ によるクロック線のレベルのLOvrがらHighへの切換の結果、サーボプロ セッサがデータ線のレベルを再びHlgh Kセットする。このサーボプロセッ サによるデータ線のレベルのLOWがらHighへの切換全1マスタープロセツ サは、サーボプロセッサの、ザーざプロセッサへのデータ送出金開始するように との要求として解釈する。
次にサーボプロセッサからマスタープロセッサへのデータの送出がどのように行 なわれるか説明する。
サーボプロセッサがマスタープロセッサへのデータの送出音、データ線路のレベ ルt−Lovrにセットすることにより指示する前に、サーボプロセッサはクロ ック線のレベルを先ず最初に(第1回目に)間合せ走査(確認)する。クロック 線のレベルが最初の間合せ走査(確認)の際LOWならば、サーボプロセッサは 受信可能状態に戻る。これに対してクロック線のレベルが最初の間合せ走査(確 認)の録にHlghならば、サーボプロセッサはデータ線のレベルk Lowに 切換える。
マスタープロセッサは、データ線のレベルがHlghからLowに切換わってか ら所定の予め与えられた時間の後、クロック線のレベルをやはF) Lowにセ ットする。
サーボプロセッサはクロック線のレベルを時間tの間にもう1度(第2度目)間 合せ走査(確認)する。クロック線のレベルが2度目の間合せ走査(確認)の際 にLOWとなっていれは、サーボプロセッサは受信可能状態に戻る。なぜならこ の場合、マスターゾロセッサかデータを送出しようとしていることをサーボプロ セッサがV!識するからである。逆にクロック線のレベルが2回目の確認の際に Highであれば、サーボプロセッサは送信可能状態にとどまる。マスタープロ セッサによって所定の時間を後に行なわれるクロック線のレベルのHighかう LOWへの切換は、サーボプロセッサにマスタープロセッサの肯定応答として解 釈されて、データ線のレベルは再びHlghにセットされる。マスタープロセッ サは、サーボプロセッサによるデータ線のレベルのLOWからHlghへの切換 を検出した後で、クロック線のレベルを再びHlghにセットする。マスタープ ロセッサによるクロック線のLovrからHlghへのレベル切換は、サーボプ ロセッサによって、マスタープロセッサからのデータの送出を開始するようにと の要求とみなされる。
両プロセッサが同時に送出を行うことによりデータ流が妨害される事態は、本発 明では次のような理由で阻止される。既述のように、サーボプロセッサは、デー タ線のレベルt−LOW Kセットすることによシデータの送出を指示する前に 、先ずクロック線のレベルヲ確認スる。クロック線のレベルがLowのとき、マ スターゾロセッサが例えは送信を行おうとしているので、サーボプロセッサは受 信可能状態に戻る。これに対しクロック線のレベルが最初の確認の際にHigh ならば、サーボプロセッサはデータ線のレベルf Lowにセットする。マスタ ープロセッサは、サーボプロセッサがデータ線のレベルfi−Lowにセットし てから所定時間t。
例えは20μsの後にクロック耐のレベルを、マスタープロセッサが受信可能状 態のとき、やはシLOWにセットする。時間間隔を内で、サーボプロセッサはク ロック線のレベルをもう1度確認する。クロック線のレベルが2回目の確認の除 もHighならば、サーボプロセッサは送信可能状態にとどまる。そうでない場 合、サーボプロセッサは受信可能状態に戻り、データ線のレベルを再びHl g hにセットする。なぜならサーボプロセッサは2回目の間合せ走査(確認)の際 にクロック線のレベルがLOWであれば、マスタープロセッサの送信要求とみな すからである。
各データ送信流の終了を、マスタープロセッサおよびサーボプロセッサは各々の データ送信流の最初のバイトで検出する。なぜなら、その情報内容は、当該デー タ送信がどれだけ多(のクロックの間持続するかを示しているからである。時間 基準を定めるプロセッサからクロックを発生させると特に有利である。例えば1 回のデータ送信に100クロツクの長さを要する場合、各マスタプロセッサまた はサーボプロセッサの受信機は、100クロツク後にデータ送信が終了すること を認識する。この数値例では、従って100クロツク後にクロック線のレベルお よびデータ線のレベルがHighにセットされる。両プロセッサは受信可能状態 に移行する。
両プロセッサ間のデータ交換を開始するシグナリングは、上記の実施例では極め て簡単な方法で行なわれる。つまり、最初の指示信号も、第2および第3の応答 信号もレベルH1ghにより示される一方で、第2の指示信号と第1の応答信号 とはレベルLowにより示されるからである。
国際調査報告 ANNEXToTKEINTER,’JATrCMAC,SE;JC:(REF ORTON

Claims (6)

    【特許請求の範囲】
  1. 1.3つの線を介して相互に接続された第1および第2のプロセッサ間のデータ 交換方法において、a)データが交換されていないときには各プロセッサが、該 プロセッサに配属された線にて、第1の指示信号によつて当該プロセッサの受信 可能状態を指示し、 b)そのつど送信可能なプロセッサがデータの送信を、当該プロセッサに配属さ れた線上にて第2の指示信号により指示し、 c)そのつど受信可能なプロセッサがそのつど送信可能なプロセッサの第2の指 示信号に、当該受信可能なプロセッサに配属された線上にて第1の応答信号で応 答し、 d)そのつど送信可能なプロセッサが当該プロセッサに配属された線上にて、各 受信可能なプロセッサの第1の応答信号に第2の応答信号で応答し、e)そのつ ど受信可能なプロセッサが当該プロセッサに配属された線にて、各送信可能なプ ロセッサの第2の応答信号に第3の応答信号で応答し、f)そのつど送信可能な プロセッサは、そのつど受信可能なプロセッサの第3の応答信号を、データの送 信を開始せよとの要求とみなし、 g)第1のプロセッサは、データの送信を指示する前に、第2のプロセッサに対 応付けられた線に1回目に第2の指示信号が生じているかどうか問い合せ走査し 、 h)1回目の問い合せ走査の際に第2の指示信号が第2のプロセッサに配属され た線に生じていれば、第1のプロセッサが受信可能状態に戻り、i)第2のプロ セッサが第2の指示信号に、該信号を受信してから所定の時間t後に第2のプロ セッサに対応付けられた線にて第2の応答信号を用いて応答し、 j)第1のプロセッサが第2の指示信号の送信後t時間のに、第2のプロセッサ に配属された線の2回目の間合せ走査をし、 k)2回目の状態検出時に第2の指示信号が第2のプロセッサに配属された線に 加わつていれば第1のプロセッサが受信可能状態に戻り、 1)各データ送信流の第1のバイトの情報内容を用いて、どれだけ長くデータ送 信が持続するかを指示し、 m)各データ送信流の終りに両プロせッサが受信可能状態に移行することを特徴 とする、第1および第2のプロセッサ間でのデータ交換方法。
  2. 2.n)第1の指示信号と、第2の応答信号と第3の応答信号が第1のレベルに より表わされ、他方、第2の指示信号と第1の応答信号が第2のレベルにより表 わされる、請求の範囲第1項記載の方法。
  3. 3.o)第1のレベルが値Highに相当し、第2のレベルが値Lowに相当す る請求の範囲第2項記載の方法。
  4. 4.p)1つの線がデータ線として用いられ、1つはクロック線として、また1 つはアース線として用いられる請求の範囲第1項から第3項までのうちのいずれ かに記載の方法。
  5. 5.q)第1のプロセッサがクロックを発生する請求の範囲第4項記載の方法。
  6. 6.r)第2のプロセッサがクロックを発生する請求の範囲第4項記載の方法。
JP62501516A 1986-02-20 1987-02-18 第1および第2のプロセツサ間でのデータ交換方法 Expired - Lifetime JP2763029B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19863605421 DE3605421A1 (de) 1986-02-20 1986-02-20 Verfahren zum datenaustausch zwischen einem ersten und einem zweiten prozessor
DE3605421.6 1986-02-20

Publications (2)

Publication Number Publication Date
JPS63502626A true JPS63502626A (ja) 1988-09-29
JP2763029B2 JP2763029B2 (ja) 1998-06-11

Family

ID=6294530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62501516A Expired - Lifetime JP2763029B2 (ja) 1986-02-20 1987-02-18 第1および第2のプロセツサ間でのデータ交換方法

Country Status (6)

Country Link
EP (2) EP0239155B1 (ja)
JP (1) JP2763029B2 (ja)
KR (1) KR910008451B1 (ja)
DE (2) DE3605421A1 (ja)
ES (1) ES2018241B3 (ja)
WO (1) WO1987005135A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679775B2 (ja) * 1989-07-31 1997-11-19 三田工業株式会社 Cpu間通信方法
JPH077948B2 (ja) * 1989-11-29 1995-01-30 三菱電機株式会社 データ伝送装置
JPH07111670B2 (ja) * 1991-03-12 1995-11-29 インターナショナル・ビジネス・マシーンズ・コーポレイション コントローラ、通信インターフェース、およびデータ伝送を制御する方法
IT1280492B1 (it) * 1995-11-29 1998-01-20 Magneti Marelli Climat Srl Sistema di comunicazione tra microprocessori.
KR100325759B1 (ko) * 1998-04-27 2002-06-26 윤종용 메모리를갖는디스플레이장치의화면데이터저장방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513475A (en) * 1978-07-14 1980-01-30 Nec Corp Bus selection system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2443869A1 (de) * 1973-12-08 1975-06-12 Ibm Digitaldatenuebertragungsanlage
US4301507A (en) * 1979-10-30 1981-11-17 Pitney Bowes Inc. Electronic postage meter having plural computing systems
NL8101666A (nl) * 1981-04-03 1982-11-01 Philips Nv Systeem voor het wederzijds synchroniseren van twee aktieve deelinrichtingen.
CA1177629A (en) * 1981-06-26 1984-11-13 Emerson Electric Co. Thermally actuatable electrical switches
DE3322660A1 (de) * 1983-06-23 1985-01-03 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum koppeln von zwei mikrorechnern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513475A (en) * 1978-07-14 1980-01-30 Nec Corp Bus selection system

Also Published As

Publication number Publication date
KR910008451B1 (ko) 1991-10-15
EP0258350B1 (de) 1990-06-06
DE3605421A1 (de) 1987-08-27
DE3763119D1 (de) 1990-07-12
KR880700974A (ko) 1988-04-13
ES2018241B3 (es) 1991-04-01
EP0239155A1 (de) 1987-09-30
JP2763029B2 (ja) 1998-06-11
EP0239155B1 (de) 1990-09-19
EP0258350A1 (de) 1988-03-09
WO1987005135A1 (en) 1987-08-27

Similar Documents

Publication Publication Date Title
US4245307A (en) Controller for data processing system
JPS63502626A (ja) 第1および第2のプロセツサ間でのデ−タ交換方法
US6289402B1 (en) Bidirectional data transfer protocol primarily controlled by a peripheral device
JPH06245275A (ja) 双方向リモコンシステム
JPH0481395B2 (ja)
CA2003571A1 (en) Communication command control system between cpus
JP3768561B2 (ja) 多重プロセッサシステム
JPH02110625A (ja) プリンタ種別読取方式
JP2547903B2 (ja) 並列制御システム
SU1418728A1 (ru) Устройство дл сопр жени двух магистралей
EP0620961A1 (en) Electronic camera and camera apparatus using same
JP2824890B2 (ja) Scsiプロトコル制御装置
KR940001108B1 (ko) 광디스크 드라이브의 인터페이스 시스템
JPH1188381A (ja) 通信システム、usbファンクションデバイス、通信システム制御方法および通信状況表示プログラムを記録した媒体
JPH0630506B2 (ja) シリアル通信装置
JPH03228164A (ja) Scsiバス拡張方式
JP2674182B2 (ja) 同期式コントロールバスシステム
KR100190706B1 (ko) 메인보더와 모터제어보더간의 컴맨드 전송방법
JP3064513B2 (ja) 非同期通信におけるループスルー方式
JPH05183967A (ja) 主制御装置とリモコンとの伝送方式
JPS61100854A (ja) 信号処理回路
JPS59140730A (ja) 屋内配線信号重畳搬送装置
JPH064456A (ja) データ転送制御装置
JPH03278155A (ja) Scsiバス拡張回路
JPH01111253A (ja) チャネル切替え方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term