JPS63501184A - マルチセルトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マルチセルトランジスタ 技術水準 本発明は特許請求の範囲１項の上位概念によるマルチセルトランジスタを基砿と する。

この種マルチセルトランジスタは既に西ドイツ特許明１ＥＵｙ第２４０８５４０ 号から公知である。マルチセルトランジスタは各１つの共通のベース、エミッタ ー、コレクタ接続母線間での個々のトランジスタセル相互間の並列接続体から成 シ、有利にＩＣ技術で構成されている。このマルチセルトランジスタの特別な欠 点となるのは唯１つのトランジスタの故障欠陥時短絡の際でもマルチセルトラン ジスタ全体が動作不能になることである。この種故障欠陥は生産に際して作製中 のばらつきまたは汚れに基づき生じ得、また動作使用中局部的熱過負荷又は突然 生じる過電圧によっても惹起され得る。製作上の事情に基づき欠陥状態におかれ たトランジスタセルは個別の事後測定によって、つきとめられて焼き切れ区間の 焼切れによって回路果合体から切離され得る。

これに対してマルチセルトランジスタの動作中欠陥状態になったトランジスタセ ルは自動的に切離されて、所謂自己回復性が得られるようにしなければならない 。

発明の効果 本発明によるマルチセルトランジスタにより、その特徴事項を以て得られる利点 とするところは欠陥のあるトランジスタセルの特に確実な自動的分断、切離しが 達成されることである。それにより、ＩＣ技術でベース焼切シ区間に対する比較 的広幅の構造を使用し製作精度に対する要求を低下することが可能である。

従属請求項には本発明の特に有利な構成例が示されている。而して、電圧によ多 制御されるスイッチを唯１つのツェナーダイオードによって特に簡単に形成し得 、その際そのツェナーダイオードはＩＣ技術で、逆方向に作動されるトランジス タによって特に簡単に形成され得、当該トランジスタのベース及びコレクタは相 互に接続されている。電圧によ多制御されるスイッチの特に有利なスイッチング 特性が、サイリスタの使用によシ達成される。このサイリスタはツェナーダイオ ード又は分圧器によって点弧され得る。モノリシックＩＣ技術では上記サイリス タはｐｎｐ−とｎｐｎ　−トランジスタとの合成接続体によって特に簡単に形成 され得る。

図面 本発明の６つの実施例が図示してあり、以下の説明によシ詳述する。第１図は本 発明のマルチセルトランジスタの基本接続構成を示す。第２図は第１実施例によ る１つのトランジスタセルを示す。第６図は第２実施例による１つのトランジス タセルを示す。第４図は第３実施例によるトランジスタセルを示す。第５図は第 １実施例によるトランジスタセルの平面図を示す。

第６図は第２実施例によるトランジスタセルの平面図である。

実施例の説明 第１図中、本発明のマルチセルトランジスタのエミッタ母線１、ベース母緋２、 コレクタ母線３が示してあり、上記マルチトランジスタのうち簡単化のため第１ 図には第１のトランジスタセル４１と第２のトランジスタセル４２とが示されて いる。さらにほかの図示していないトランジスタが並列接続されており、その結 果マルチセルトランジスタ全体の夫々のトランジスタセルへのわずかな電力分割 が得られる。

トランジスタセル４１は終段トランジスタ５を有し、このトランジスタはそのコ レクタがコレクタ母線３に接続され、そのエミッタはエミッタ焼切れ区間６を介 してエミッタ母線１に接続されている。別の焼切れ区間は焼切れ区間７として終 段トランジスタ５０ベースに接続されかつベース抵抗８を介してベース母線２に 接続されている。更にベース焼切れ区間７−ベース抵抗８−接続点と、エミッタ 母線１との間に電圧制御されるスイッチ９が接続されている。

第１図に基本的に示す回路は次のように動作する。

マルチトランジスタの作動中トランジスタセルにて欠陥故障（これは終段トラン ジスタ５における短絡を意味する）が生じると、コレクタ母線３と工Ｓツタ母線 １との間で高い短絡電流が上記の欠陥故障終段トランジスタ５を介して生じ、こ の高い短絡電流によりエミッタ焼切れ区間６が焼切られる。その後欠陥トランジ スタ５のベースはコレクタを介してほぼコレクタ母線３の電位に引寄せられる。

電圧制御されるスイッチ９は自動的に閉じ、その結果焼切れ区間７を介して高い 電流が流れ、この高い電流によって、ベース焼切れ区間７も焼切られる。それに よシ、欠陥トランジスタセルが完全にマルチセルトランジスタ集合体から切離さ れる。

第２図には本発明の第１実施例が示してあり、その場合、第１図におけると同様 に５は終段トランジスタ、６はエミッタ焼切れ区間、７はベース焼切れ区間、８ はベース抵抗である。電圧制御されるスイッチ９はサイリスタによって実現され ており、このサイリスタは公知形式で、ｐｎｐトランジスタ９１とｎｐｎ　）ラ ンジスタ９２との合成接続によって形成されている。このためにｐｎｐ　トラン ジスタ９１０ベースはｎｐｎ　）ランジスタ９２のコレクタと接続されており、 ｐｎｐトランジスタ９１のコレクタはｎｐｎ　）ランジスタ９２のベースと接続 されている。ｐｎｐ　）ランゾスタ９１のエミッタはベース焼切れ区間７に接続 され、ｎｐｎトランジスタ９２のエミッタはエミッタ母線１に接続されている。

ツェナーダイオード９３はそのカソードがｐｎｐ　）ランジスタ９１のエミッタ に接続され、そのアノードがｎｐｎ　）ランゾスタ９２のベースに接続されてい る。

終段トランジスタ５にて短絡が生じこれによりエミッタ焼切れ区間６が焼切られ ると、欠陥終段トランジスタ５のベースの上昇する電位によシツェナーダイオー ド９３は電流導通状態にもたらされ、それによシ、トランジスタ９１．９２によ シ形成されたサイリスタが点弧され、ベース焼切シ区間７が焼切られる。

第３図には本発明の第２実施例を１つのトランジスタセルを用いて説明する。第 ２図におけるように、５は終段トランジスタ、６はエミッタ焼切れ区間、７はベ ース焼切れ区間、９１はｐｎｐ　トランジスタ、９２は形成されたサイリスタの ｎｐｎ　トランジスタである。サイリスタの点弧はツェナーダイオードを介して 行なわれずに、特別の構成のベース抵抗８を介して行なわれる。上記ベース抵抗 は第６図ではベース抵抗８１と分圧抵抗８２とによって形成される。このために 分圧器抵抗８２はｐｎｐ　）ランゾスタ９１のベースとベース抵抗８１の分圧器 点との間に接続されている。その他の点は第３図の回路の動作は第２図のそれと 等価的である。

第４図には単一のトランジスタセルを用いての本発明の第３実施例を示す。前の 例の場合におけるように、５はやはシ終段トランジスタ、６はエミッタ焼切れ区 間、７はベース焼切れ区間、８はベース抵抗を示す。

スイッチとして唯１つのツェナーダイオード９４が用いられこのツェナーダイオ ードはベース焼切れ区間７とエミッタ母線１との間に挿入接続されている。この 場合もまた、第４図の回路の動作は先の２つの実施例によるそれに等価的である 。

第５図には第２図の第１実施例によるＩＣ）ランジスタセルの平面図を示す。そ こには幅広のエミッタ焼切れ区間６（これは高い電流を通道させ得る）と、それ に比して比較的に狭幅のベース焼切れ区間Ｔとが示されている。終段トランジス タ５のエミッタは５１で示され、相応して、それのベースは５２で、且コレクタ は５３で示されている。ベース焼切れ区間７はベース抵抗８に達している。

その際それらの接続接触部にはサイリスタのｐｎｐ　）ランジスタ９１のエミッ タ９１１が接続されている。

９１２、ないし９２３はｐｎｐ　）ランジスタ９１のベース、ないしｎｐｎ　） ランジスタ９２の、同時に形成されたコレクタである。９１３で示す拡散領域は ｐｎｐトランジスタ９１のコレクタを表わす。さらに、９２１はｎｐｎ　トラン ジスタ９２のエミッタ、９２２はそれのベースである。それにより形成されたサ イリスタの上方に、拡散領域９３が示されており、この拡散領域は第２図の同じ 記号で示すツェナーダイオードを成す。

第１の実施例による本発明の有利なＩＣ＃成はたんに当業者にとって用いられ得 る多数の態様の１つである。本発明はそのような実施例に限られるものでない。

第６図には第３図の第２実施例のＩＣ，何丁路二の）平゛・面図を示す。第５図 におけると同様に６はエミッタ焼切れ区間、７はベース焼切れ区間（これはベー ス抵抗８に達する）である。第６図の右辺には８１は第６図中のベース抵抗８の 、同じ記号で示す分圧器抵抗に相応するようなベース抵抗８の領域である。分圧 器抵抗８２は第６図中同じ記号で示すエピタキシャル領域で示されている。更に サイリスタのｐｎｐ　）ランジスタ９１とｎｐｎ　）ランジスタ９２が示されて いる。

国際調査報告 ｉ”！’ＮＥＸ　Ｔｏ　、ＦＥ　工ＮＴＥＲＮＡＴｍＣＭＡ’、＋　５ＥＡＲＣ ＨＲＥＤ’ＣＲＴ　ＣＭ

Claims (8)

【特許請求の範囲】
1. １．各１つの共通のベースー、エミッター、コレクタ母線（１，２，３）間で固 々のトランジスタセル（４１，４２）が相互に並列接続されており、その際、ト ランジスタセルのコレクターエミッタ間及びベース端子に焼切れ区間（６，７） が接続されているマルチセルトランジスタにおいて、 接続線（１）と、ベース端子の焼切れ区間（７）の、当該ベースとは遠い側の、 接続点との間に、障害欠陥の場合にて焼切れ区間の焼切れのため電圧制御される スイッチ（９）が接続されていることを特徴とするマルチセルトランジスタ。
2. ２．ベース端子の焼切れ区間（７）とベース母線（２）との間に抵抗（８）が接 続されている請求の範囲第１項記載のマルチセルトランジスタ。
3. ３．抵抗（８）は少なくとも１つの半導体区間、例えばダイオードによつて形成 される請求の範囲第２項記載のマルチセルトランジスタ。
4. ４．電圧制御されるスイッチはツェナーダイオード（９４）によつて形成される 前記請求の範囲各項記載のうちいずれか１に記載のマルチセルトランジスタ。
5. ５．電圧制御されるスイッチはサイリスタ（９１，（９２）によつて形成される 請求の範囲第１項から第３項までのうちのいずれかに記載のマルチセルトランジ スタ。
6. ６．サイリスタ（９１，９２）はベース端子の焼切れ区間（７）に接続されたツ ェナーダイオード（９３）によつて点弧される請求の範囲第５項記載のマルチセ ルトランジスタ。
7. ７．サイリスタは抵抗（８２）によつて点弧され該抵抗は終段トランジスタ（５ ）のベース電位に依存する構成部分（８１）に接続されている請求の範囲第５項 記載のマルチセルトランジスタ。
8. ８．サイリスタはｐｎｐトランジスタ（９１）とｎｐｎトランジスタ（９２）と によつて形成される請求の範囲第５項から第７項までのうちのいずれかに記載の マルチセルトランジスタ。