JPS6349429B2 - - Google Patents

Info

Publication number
JPS6349429B2
JPS6349429B2 JP57188401A JP18840182A JPS6349429B2 JP S6349429 B2 JPS6349429 B2 JP S6349429B2 JP 57188401 A JP57188401 A JP 57188401A JP 18840182 A JP18840182 A JP 18840182A JP S6349429 B2 JPS6349429 B2 JP S6349429B2
Authority
JP
Japan
Prior art keywords
data
pixel
signal level
image signal
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57188401A
Other languages
English (en)
Other versions
JPS5977772A (ja
Inventor
Hiroyoshi Tsucha
Katsuo Nakazato
Kunio Sannomya
Hidehiko Kawakami
Hirotaka Ootsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57188401A priority Critical patent/JPS5977772A/ja
Priority to GB08328648A priority patent/GB2129652B/en
Priority to US06/545,926 priority patent/US4551768A/en
Priority to DE3339002A priority patent/DE3339002C2/de
Publication of JPS5977772A publication Critical patent/JPS5977772A/ja
Publication of JPS6349429B2 publication Critical patent/JPS6349429B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/405Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
    • H04N1/4051Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はフアクシミリ電送装置などのように一
度画像を走査分解した後再度画像を構成する一般
の画像走査・記録装置または画像走査・表示装置
に用いられる画信号処理方法および画信号処理装
置に関するものである。
従来例の構成とその問題点 近年日常業務におけるフアクシミリ利用がます
ます拡大の一途であり、それとともに従来の白黒
二値の他に中間調の再現に対する要望も強まりつ
つある。中間調の再現に関しては記録装置と伝送
方式の両面から制約されることが多い。例えば写
真に使われる銀塩の印画紙に記録する装置や感熱
記録装置などは中間調記録が可能であるが、静電
記録装置やインクジエツト記憶装置などは本質的
に二値記録に向いているものと言える。伝送方式
ではこれまでのアナログ電送からデイジタル電送
に変りつつあり、データ圧縮技術などを駆使して
より高速に効率よい電送を行なおうという傾向に
ある。そこで白黒2値の記録装置を用いる擬似中
間調表示に良い方式があればこれからのデイジタ
ルデータ電送の方向とも符合し、より最適なフア
クシミリ電送システムを構成できるようになる。
擬似中間調表示の代表的なものには新聞・雑誌
などの印刷画像にみられる網点化の方法と、閾値
のマトリクステーブルに従つて画像を二値化して
いくデイザ法というのがある。これら従来の方法
は文字や線画などの二値画像に対してはその分解
能を劣化させる欠点があり、従つて中間濃度と二
値画像が混在する画像に対してはいずれかを犠牲
にした伝送を行なわざるをえない。
従来例の一つとして、二値画像の分解能劣化が
比較的少ない擬似中間調表示であるデイザ法につ
いて第1図を用いて説明する。第1図Aにおいて
1は量子化された原画データ、2は閾値データ、
3は二値化データを示すパターンである。原画デ
ータDx,yは対応する位置の閾値データSx,yと大小
比較され、大きければ黒(=1)、大きくなけれ
ば白(=0)として閾値処理され二値化データ
Px,yに変換される。閾値データ2は例えば第1図
Bに示すような4×4の大きさをもつ閾値データ
が繰返し展開されている。閾値の窓が4×4の場
合は16種の閾値を設定でき従つて原画データ1に
対して擬似的に17レベルを表わす中間調表示が可
能となる。第1図Bの閾値データにおけるDnax
は原画データ1の最大値を表わしている。第1図
Aの例に示したデイザ法は原画データ1の各画素
毎独立に閾値処理されて二値データに変換される
が、原画データ1のレベルに応じた黒の数が閾値
の窓毎に表われて平均的に中間調を表現すること
になる。閾値の窓の大きさと表示画質との関係
は、窓が小さいと画像の分解性は良いが表示でき
る中間調レベルが少なくなり、窓を大きくすると
画像の分解能は悪いが表示できる中間調レベルが
多くなるという関係にある。いずれにしても白黒
二値の原画に対しては普通の二値化処理の表示画
質より分解能を悪くする方向となる。
発明の目的 本発明は上記二値画像の分解能劣化による画質
低下のない擬似中間調表示を行なうことのできる
画信号処理方法および画信号処理装置を提供する
ことを目的とする。
発明の構成 本発明は入力画像信号データを記憶する第1の
記憶装置と、入力画像信号データに別途用意され
たる付加データを加算した結果の信号データを記
憶する第2の記憶装置とを有し、それぞれの記憶
装置の対応する位置を第1および第2の走査窓で
それぞれ走査しながら、第1の走査窓内の画素デ
ータの総和を第2の走査窓内の画素データの大き
さに応じて第1の走査窓内に再配分していくデー
タ変換を行なうものである。
実施例の説明 以下に本発明の実施例を図面を用いて説明す
る。
第2図Aは窓走査とデータ変換を説明する図
で、5は原画データであり走査窓6が原画データ
5の右側に主走査、下側に副走査されながら走査
窓6内で遂一データ変換が行なわれていく。走査
窓6の大きさは任意であるが、例えば2×2画
素、3×3画素、4×4画素という程度の大きさ
である。走査窓6は主走査方向、副走査方向とも
1画素づつ走査していくのを基本とするが、必ず
しもその限りではない。本実施例では1画素づつ
の走査で説明する。走査窓6を2×2画素とする
と原画データ5の1個の画素、例えば走査窓6内
の画素Dn,oは走査窓6の移動につれて4回のデー
タ変換を受けることになる。データ変換は次のよ
うに行なわれる。第2図Bは走査窓6の現在位置
における原画データであり、同Cは現在の走査窓
位置においてデータ変換が行なわれる前の状態で
ある。“′”の数は過去においてその画素がデータ
変換を受けた回数を示している。同Dは現走査窓
6の位置においてデータ変換が行なわれた後の状
態である。ここで、変換されたデータは原画デー
タを書換えるのではなく別途記憶されているもの
と考える。走査窓6内のデータ変換は次の手順に
よつて行なう。
手順1 Cに示すデータの総和Sを求める。
S=Dn-1,o-1+D″n-1,o+D′n,o-1+Dn,o 手順2 次式におけるNとAを求める。
S=C・N+A ただしCは定数で例えばC=Dnaxとする。
Nは正の整数である。
手順3 Bに示すデータの大きさ順を調べる。同
じ値の時は予じめ定められた順に決める。
手順4 Cに示すデータをBに示すデータの大き
さ順に対応する所をN個分Cに変換し、次をA
に変換し、残りをOに変換する。
例えば手順2において、N=1が求まり、手順
3においてDn,o-1>Dn,o>Dn-1,o>Dn-1,o-1の関係
であることが知れると同Eのデータのようにデー
タ変換されることになる。
上記のデータ変換を原画の全データについて行
なうと、原画データ5のデータ値が小さい所では
Oの数が多く、データ値の大きい所はCの数が多
く、原画データ5のデータ値に比例して変換され
ていく。従つてデータ変換された値に対して通常
の閾値処理を行ない二値化データにすると擬似中
間調表示のデータを得ることができる。上記デー
タ処理の大きな特徴は変換データが原画データの
大きい順に配置(再配分)されていくため白黒二
値の原画に対しての分解能劣化は発生しないのみ
ならず、原画の中の細線が量子化のために通常の
閾値処理では点線になるような所も連続した線で
再生される傾向にある。これは上記データ処理は
原画の中の大きな値のデータは周辺の小さな値の
データを引寄せて更に大きくなる効果をもつこと
による。
しかしながら、上記データ処理を行つた中間調
の画像は上記引寄せ効果により強めに輪郭強調さ
れたような画像となる傾向にある。また、原画の
平担な濃度分布の所は変換されたデータの分布が
砂目のようにランダムになる傾向もある。従つて
本発明では原画の平担な濃度分布の所がデータ変
換後に少しは規則的な分布となるように、かつ輪
郭強調効果を多少弱めるようにするための工夫を
行なつており、以下にその処理の仕方を説明す
る。
上記データ処理では走査窓内のBに示す原画デ
ータの大きい順に新データを配置してきた。従つ
て順位付用のデータに規則性を導入すると変換後
のデータ分布にも規則性をもたせることが可能と
なる。第3図Aには規則性をもたせる一例を示し
ている。11は原画データ、12は原画データ1
1に加算すべき加算データ、13は原画データ1
1に加算データ12を加算したデータである。こ
の第3図Aのデータ13を第2図Bに示す原画デ
ータの代りに順位づけデータとして使用すること
が上述の走査窓内のデータ変換手順1〜4と異な
る部分である。これは順位付データのみにするこ
とであり、上述の手順1の計算データには加算デ
ータ成分を含ませていない。第3図の加算データ
12は規則的な配列のパターンであり、作り方は
任意であるが、一例として第3図B,Cに示すよ
うな4×4のパターンを展開して加算データ12
としている。この例では加算データ12の大きさ
は原画データ11の最大値の1/10以下に設定して
いるが、その理由はこの値を大きくしすぎると原
画データ11の輪郭強調効果を弱くしすぎるため
である。
上記実施例においては第3図Aの加算データ1
2を規則的な配列パターンとして説明したが、原
理的に任意のパターンで良く、特殊効果を持たせ
るために別の画像パターンを用意して順位づけの
ための加算パターンとすることも可能である。
上記の画像処理手順をまとめると次のようにな
る。
手順1 原画像を走査分解して得られた画信号列
を主走査方向および副走査方向に従い画信号記
憶部G1に記憶する。
手順2 画信号記憶部G1に対応した画信号記憶
部G2の記憶位置には別途用意されたる付加デ
ータと画信号記憶部G1のデータを加算したデ
ータを記憶する。
手順3 画信号記憶部G1を走査する(m+1)×
(n+1)の走査窓Wi,jの各画素Pi+u,j+v(u=0
〜m、v=0〜n)の画信号レベルLi+u,j+v
対して ov=0 nu=0 Li+u,j+v=C×N+A ただし、 Cは出力信号最大値 Nは整数 AはO≦A<C なるNおよびAを求める。
手順4 画信号記憶部G1と対応する位置の画信
号記憶部G2を同時に走査する走査窓W′i,j内の
各画素P′i+u,j+v画信号レベルL′i+u,j+vの降順値を
K(Pi+u,j+v)と定める。
手順5 走査窓Wi,j内の各画素Pi+u,j+vに対して降
順値K(Pi+u,j+v)を用いて K(Pi+u,j+v)≦Nの時Li+u,j+v=C K(Pi+u,j+v)=N+1の時Li+u,j+v=A K(Pi+u,j+v)>N+1の時Li+u,j+v=0 なる置換を施す。
手順6 主走査方向に対し、J〓が1からJ〓の終り
まで手順3、手順4、手順5を繰り返す。
手順7 副走査方向に対し、iが1から1の終り
まで手順3、手順4、手順5、手順6を繰り返
す。
なお、上述の処理説明は走査窓W′i,jおよび走査
窓Wi,jが矩形の場合について述べたが、これは
円、だ円、三角形等の任意の形についても可能で
ある。
また、Cを出力信号最大値と定義したが、これ
は入力画信号レベルの最大値あるいはその近傍の
値でもよい。
また手順4および5において降順値を用いて説
明したが昇降値を用いて置換する事も可能であ
る。また手順6および手順7の処理において、主
走査方向および副走査方向について走査の周期が
1画素周期で説明しているが、走査の周期、走査
の方向ともに任意の周期と方向でも可能である。
更に上記説明では画信号列全てを一担画信号記
憶部G1およびG2に記憶したが走査窓Wi,j、W′i,j
必要な画信号列だけを記憶し、走査に従つて遂次
入れ換える方法も可能である。
第4図はデータ変換回路ブロツク図で、本発明
を実現する基本動作の概略を説明する図である。
15はタイミング信号発生回路で各ブロツク間ま
たはブロツク内のタイミング信号を発生し供給し
ている。(ただし同図の各ブロツクへの信号線は
省略している。)入力端子16から入る原画像を
走査して得たアナログ画像信号はA/D変換器1
7によりデイジタル画像信号となり、付加データ
加算回路18で規則性パターンが重畳された後、
ゲート回路19を通つて画像データ記憶装置20
に記憶される。また上記デイジタル画像信号はゲ
ート回路21を通り画像データ記憶装置22にも
記憶される。ゲート回路19,21はアドレス制
御回路23により制御されており、それぞれ記憶
装置20,22のデータ書込み読出し番地などが
制御されることになる。後述する処理において記
憶装置20に記憶されたデータは順位付用のデー
タとして用いられ、記憶装置22のデータは再配
分によるデータ変換で遂一書換えられていくこと
になる。再配分のデータ変換処理が全て終了した
データは記憶装置22からゲート回路21を通し
て読出され、二値化回路24を通り画像記録装置
で記録される出力画像信号として出力端子25に
出力される。データ加算回路26は記憶装置22
からゲート回路21を通して走査窓内のデータを
得、走査窓位置データの総和を求めるところであ
る。順位付回路27は記憶装置20から走査窓内
のデータをゲート回路19を通して得、データの
大きい順に記憶装置22の対応する走査窓位置に
おけるデータ番地を全て決定し、アドレス制御回
路23に通知する。再配分回路28は加算回路2
6で得た総和から変換データを作成し、アドレス
制御回路23で指定された記憶装置22の番地に
ゲート回路21を通して順次変換データを書込ん
でいく。次に第4図における順位付回路27と再
配分回路28と付加データ加算回路18について
説明する。
第5図は順位付回路の構成である。2×2走査
窓内の4個のデータはデータ入力端子29から入
り、ゲート回路30を通り、走査窓内の位置と対
応した4個のデータレジスタ31の所定の位置に
記憶される。このときの所定の位置はタイミング
信号入力端子32から入るパルスをカウントする
アドレスカウンタ33の出力をゲート回路34を
介してレジスタ31に設定することにより指定さ
れる。タイミング信号入力端子32から入るパル
スはゲート回路35を通りレジスタ31のデータ
書込みクロツクにもなると同時にタイミング制御
回路36に入り信号線37にゲート切換え信号を
出す。信号線37のゲート切換え信号はゲート回
路30とゲート回路34とゲート回路35を駆動
し、レジスタ31にデータ入力端子29から入る
4個のデータを取込む入力モードの状態を作りだ
している。データの取込みが終ると最大値検出回
路38はレジスタ31の4個のデータに対して最
大値を検出しその最大値のデータアドレスを出力
する。この時タイミング制御回路36は信号線3
7のゲート切換え信号でゲート回路30とゲート
回路34とゲート回路35を駆動し、レジスタ3
1の内容書換えモードの状態を作り出している。
この状態において上記最大値のデータアドレスは
ゲート回路34を介してレジスタ31に設定さ
れ、またレジスタ39の負の定数値がゲート回路
30を介してレジスタ31に設定され、さらにタ
イミング制御回路36から信号線40を通して出
る内部クロツク信号がゲート回路35を通りレジ
スタ31のデータ書込みクロツクとなることによ
りレジスタ31の最大値データが負のデータに書
換えられる。この状態において信号線40に内部
クロツクが4個出たときレジスタ31の内容は全
て負の値に変わることになる。この内部クロツク
が出る順に最大値検出回路38の出力に、最初に
レジスタ31に取込んだデータの大きい順の対応
するデータアドレスが出力することになる。この
アドレスは4個のアドレスレジスタ41の書込み
データとなり順次記憶されるのであるが、このと
き信号線40の内部クロツクはレジスタ41の書
込みクロツクになると同時にアドレスカウンタ4
2に入る。アドレスカウンタ42の出力はゲート
回路43を通りアドレスレジスタ41にアドレス
データを記憶する位置の指定を行なう。このとき
タイミング制御回路36から出る信号線44から
出る信号はゲート回路43を駆動しデータの書込
み状態に、つまりアドレスカウンタ42の出力を
アドレスレジスタ41に与えている。アドレスレ
ジスタ41に4個のアドレスデータが書込まれた
後、信号線44から出る信号はゲート回路43を
駆動し、レジスタ41をデータの読出し状態にす
る。このあとタイミング制御回路36が信号線4
5に読出しクロツクを出力するとアドレスカウン
タ46はこのクロツクをカウントし、その出力を
ゲート回路43を通してアドレスレジスタ41に
与え、アドレスデータの読出し位置を指定するこ
とになる。このようにして順位付回路からのアド
レスデータが出力端子47に出力することにな
る。
第6図は第4図の再配分回路の構成図である。
走査窓内データの総和Sは第6図の入力端子48
からゲート回路49を介してレジスタ50にセツ
トされる。入力端子51から入るタイミング信号
はゲート回路49を駆動し、総和Sをレジスタ5
0にセツトするときに入力端子48からの信号を
通過させ、それ以外は減算器52の出力信号を通
過させる。レジスタ50にデータを取込むタイミ
ングは入力端子53から入るタイミング信号で行
なわれる。減算器52はレジスタ50の内容から
レジスタ54にセツトされている定数Cを減算し
て出力する。従つてレジスタ50の出力は入力端
子53からタイミング信号が入る毎に最初の総和
Sから定数Cを順次減算していくことになる。比
較器55はレジスタ50の内容とレジスタ54の
内容を比較し、レジスタ50の内容が大きいか同
じ時はゲート回路56を駆動してレジスタ54の
内容をゲート回路56の出力とし、レジスタ50
の内容が小さい時はゲート回路56を駆動してレ
ジスタ50の内容をゲート回路56の出力とす
る。正負判定回路57はゲート回路58を駆動
し、レジスタ50の出力が正の時はゲート回路5
6の出力をゲート回路58の出力とし、レジスタ
50の出力が負の時にはレジスタ59にセツトさ
れている定数Oをゲート回路58の出力とするこ
とにより出力端子60に再配分されたデータとし
て出力する。
第7図は第4図の付加データ加算回路を説明す
る図である。一例として第8図Aに示す4×4マ
トリクスのデータを原画像データに対して繰り返
し加算していくものとする。このマトリクスデー
タを第8図Bに示す配列で記憶しているのが記憶
装置63である。入力端子64から入る画像デー
タは加算回路65で記憶装置63から読出したデ
ータと加算され、出力端子66に出力される。記
憶装置63からデータを読出すためのアドレスは
2ビツトカウンタ67の出力を下位アドレス、2
ビツトカウンタ68の出力を上位アドレスとして
設定する。カウンタ67は入力端子69から入る
画素クロツクパルスをカウントしており、カウン
タ68は入力端子70から入る主走査同期パルス
をカウントしている。従つて画像信号データと同
期して第8図Aに示すデータを主走査方向、副走
査方向に展開したように読出すことができる。
発明の効果 本発明による画像処理は画像読取り側でのみ行
えばよいので、既存のフアクシミリシステム等で
は送信側に一部回路を付加することにより実施す
ることが可能となる。それにより従来は文字、線
画などの二値画像と中間調画像の混在する画像で
はその片方の画質低下をさけられなかつたことが
本発明により両者とも良質の画像を伝送すること
が可能となつた。また従来のデイザ法では表現で
きる擬似中間調のレベル数は走査窓サイズで限定
され、レベル数を多くするために走査窓サイズを
大きくとると分解能が劣化することになり、従つ
てカラー画像を処理するときには再現できる色の
数が少なくなるため実用的でなかつたが、本発明
では原理的に表現できるレベルが連続的であるた
めカラー画像処理にも最適となる。
またカラー画像処理においてイエロー(Y)、
シアン(C)、マゼタン(M)、ブラツク(B)それぞれ
の信号を得るとき、付加データのレベル分布をズ
ラして配置することにより、各色の重なりを少な
くするなどの工夫も容易に可能なことは明らかで
ある。
【図面の簡単な説明】
第1図A,Bは従来の擬似中間調表示の一例で
あるデイザ法を説明する図、第2図A〜Eは本発
明による窓走査とデータ変換を説明する図、第3
図A〜Cは本発明のデータ再配分に規則性を与え
る方法を説明する図、第4図は本発明の画信号処
理方法および画信号処理装置の一実施例を示す構
成図、第5図は順位付回路の一実施例を示す構成
図、第6図は再配分回路の一実施例を示す構成
図、第7図は付加データ加算回路の一実施例を示
す構成図、第8図A,Bは第7図のデータを示す
図である。 1……量子化された原画データ、2……閾値デ
ータ、3……二値化データ、5……原画データ、
6……走査窓、11……原画データ、12……加
算データ、13……加算後のデータ、15……タ
イミング信号発生回路、16……アナログ画像信
号入力端子、17……A/D変換器、18……付
加データ加算回路、19……ゲート回路、20…
…画像データ記憶装置、21……ゲート回路、2
2……画像データ記憶装置、23……アドレス制
御回路、24……二値化回路、25……画像信号
出力端子、26……データ加算回路、27……順
位付回路、28……再配分回路、29……データ
入力端子、30……ゲート回路、31……4個の
データレジスタ、32……タイミング信号入力端
子、33……アドレスカウンタ、34……ゲート
回路、35……ゲート回路、36……タイミング
制御回路、37……ゲート切換え信号の信号線、
38……最大値検出回路、39……負の定数値を
もつレジスタ、40……内部クロツク信号の信号
線、41……4個のアドレスレジスタ、42……
アドレスカウンタ、43……ゲート回路、44…
…ゲート回路駆動信号の信号線、45……読出し
クロツクの信号線、46……アドレスカウンタ、
47……アドレスデータ出力端子、48……総和
Sのデータ入力端子、49……ゲート回路、50
……レジスタ、51……タイミング信号入力端
子、52……減算器、53……タイミング信号入
力端子、54……定数Cのレジスタ、55……比
較器、56……ゲート回路、57……正負判定回
路、58……ゲート回路、59……定数Oのレジ
スタ、60……再配分データの入力端子、63…
…記憶装置、64……画像データ入力端子、65
……加算回路、66……加算後データーの出力端
子、67……下位アドレス用カウンタ、68……
上位アドレス用カウンタ、69……画素クロツク
パルスの入力端子、70……主走査同期パルス入
力端子。

Claims (1)

  1. 【特許請求の範囲】 1 原画像を走査分解して得られた各画素の画信
    号レベルを第1の画信号記憶部に記憶させる第1
    の手順と、前記第1の画信号記憶部に対応した第
    2の画信号記憶部の記憶位置に前記画信号レベル
    に別の付加データを重畳してなるデータを記憶す
    る第2の手順と、前記第1の画信号記憶部を走査
    する画素数Mの第1の走査窓内の全ての画素の画
    信号レベルの総和Sを求め、 S=C×N+A (但し、Cは所定の画信号レベルで定数、Nは整
    数、AはO≦A<C) なるNとAを求める第3の手順と、前記第2の画
    信号記憶部を走査する画素数Mの第2の走査窓内
    の各画素を画信号レベルの降順または昇順に順位
    付を行う第4の手順と、前記第2の走査窓に対応
    する前記第1の走査窓内の各画素に対し、前記降
    順の時は、前記第4の手順で設定した順位付に従
    つて1番目からN番目の前記画素は画信号レベル
    としてCを、(N+1)番目の前記画素は画信号
    レベルとしてAを、残りの前記画素は画信号レベ
    ルとしてOを割当てる置換を施し、前記昇順の時
    は、前記第4の手順で設定した順位付に従つて1
    番目から(M−N−1)番目の前記画素は画信号
    レベルとしてOを、(M−N)番目の前記画素は
    出力信号レベルとしてAを、残りの前記画素は画
    信号レベルとしてCを割当てる置換を施す第5の
    手順とを有し、前記第3の手順、第4の手順、第
    5の手順を前記第1の画信号記憶部および前記第
    2の画信号記憶部の全域に対し前記第1の走査窓
    および前記第2の走査窓をそれぞれ所定画素分ず
    つ移動させながら繰り返すことを特徴とする画信
    号処理方法。 2 原画像を走査分解して得られた各画素の画信
    号レベルを記憶する第1の記憶手段と、前記第1
    の記憶手段が画信号レベルを記憶した位置に対応
    し、前記原画像を走査分解して得られた各画素の
    画信号レベルに付加データを付加データ加算手段
    により重畳してから記憶する第2の記憶手段と、
    前記第1の記憶手段、及び前記第2の記憶手段か
    ら隣接するM個の画素を所定画素分ずつ移動させ
    ながら選択する第1、第2の走査窓と、前記第1
    の走査窓が選択した前記M個の画素の画信号レベ
    ルの総和Sを求めるデータ加算手段と、前記第2
    の走査窓から前記M個の画素の画信号レベルを入
    力し、その画信号レベルの降順または昇順に前記
    M個の画素の順位付を行う順位付手段と、前記デ
    ータ加算手段が求めた総和Sから S=C×N+A (但し、Cは所定の画信号レベルで定数、Nは整
    数、AはO≦A<C) なるNとAを求めるとともに、前記順位付手段が
    決定した順位付に従い、前記降順の時には1番目
    からN番目の前記画素は画信号レベルとしてC
    を、(N+1)番目の前記画素は画信号レベルと
    してAを、残りの前記画素は画信号レベルとして
    Oを割り当てる置換を施し、一方前記昇順の時に
    は1番目から(M−N−1)番目の前記画素は画
    信号レベルとしてOを、(M−N)番目の前記画
    素は画信号レベルとしてAを、残りの前記画素は
    画信号レベルとしてCを割り当てる置換を施す再
    配分手段とを具備する画信号処理装置。
JP57188401A 1982-10-27 1982-10-27 画信号処理方法および画信号処理装置 Granted JPS5977772A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57188401A JPS5977772A (ja) 1982-10-27 1982-10-27 画信号処理方法および画信号処理装置
GB08328648A GB2129652B (en) 1982-10-27 1983-10-26 Method and apparatus for processing image signal
US06/545,926 US4551768A (en) 1982-10-27 1983-10-27 Method and apparatus for processing image signal
DE3339002A DE3339002C2 (de) 1982-10-27 1983-10-27 Verfahren und Einrichtung zum Verarbeiten eines Bildsignals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57188401A JPS5977772A (ja) 1982-10-27 1982-10-27 画信号処理方法および画信号処理装置

Publications (2)

Publication Number Publication Date
JPS5977772A JPS5977772A (ja) 1984-05-04
JPS6349429B2 true JPS6349429B2 (ja) 1988-10-04

Family

ID=16222992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57188401A Granted JPS5977772A (ja) 1982-10-27 1982-10-27 画信号処理方法および画信号処理装置

Country Status (1)

Country Link
JP (1) JPS5977772A (ja)

Also Published As

Publication number Publication date
JPS5977772A (ja) 1984-05-04

Similar Documents

Publication Publication Date Title
EP0717551B1 (en) Image processing apparatus
US4185304A (en) Electronic halftone screening
US4551768A (en) Method and apparatus for processing image signal
JP3339725B2 (ja) ビデオと画面データの疑似補間を用いる高次アドレス指定可能な画像生成方法
EP0781034B1 (en) Image processing apparatus and method
US5715329A (en) Digital copying machine with memory for compressed image data
US4710823A (en) Density conversion in image reproduction
JPS6349429B2 (ja)
JPH027113B2 (ja)
JP2800071B2 (ja) カラー画像形成装置
JPH042034B2 (ja)
JPH0117309B2 (ja)
JPS6349428B2 (ja)
JP2947823B2 (ja) 画像処理装置
JP2635306B2 (ja) 画像処理装置
JPH0354913B2 (ja)
JP2941852B2 (ja) 画像処理方法
JPH0425751B2 (ja)
JPH0425752B2 (ja)
JPH0211063A (ja) 画像処理装置
JP3175169B2 (ja) 記録装置のバッファメモリ切換方式
JPH11308448A (ja) 画像処理装置及び画像処理方法
JPH04192759A (ja) 画像処理装置
JPH0638038A (ja) 2値画像のスムージング処理方法
JPH04154370A (ja) 画像処理装置及び画像処理方法