JPS6348964A - Ａｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ１　産条上のネ１ｊ用分野 本発明は、ＡＤ変換装置に係り、特に、画像処理装置に
好適なＡＤ変換装置に関する。

（ロ）　従来の技術 一般に１画像処理装置は、第５図に示すように、カメラ
やイメージセンサで構成される画像入カ部ｆｉｌ、ＡＤ
変換装置（２）、処理部（３）、画像メモ１月４）。

表示制御部（５）、ＣＲＴディスプレイで構成される表
示部（６）より成り、□画像入ヵ部（１）から入力され
るアナログ信号を、ＡＤ変換装置　＋２１でデジタル信
号に変換し、このデジタル信号を画像メモリ（４）に記
憶して表示を行なう構成である。

そして、このようなＡＤ変換装置としては１例えは、特
開昭５９−６６７４１号公報に開示されているような装
置が、従来、使用されていた。

Ｐｌ　　発明が解決しようとする問題点従来、ＡＤ変換
装置の開発は、高速化、高精度化に向けられ、上記公報
にも開示されているように、入力アナログ信号を忠実に
デジタル信号に変換するものばかつでありだ。

しかしながら、コスト面等のｔＢＩＪ約でビット数を多
（できないような画像処理装置に１６いて、従来のＡＤ
変換装置を用いた場合、仝＋壁等、広い曲損に亙って輝
度や色相の変化の少ない−様な部分に、偶々、デジタル
値の変化閾値か合致すると、途中から輝度や色相が階段
状に変化した不自然な表示になってしまうという問題点
があった。

に）問題点を解決するための手段 本発明は、入力されるアナログ信号をデジタル信号に変
換するＡＤ変換器と、該Ａｂ変換器で変換されたデジタ
ル信号を一時的に記憶するラッチ回路と、前記アナログ
信号の変化の度合を検出する変化検出部と、該変化検出
部の検出結果に応じて、前記ラッチ回路への書込みを制
御すると共に、前記ＡＤ変換器とラッチ回路のい１−れ
か一方の出力を選択するゲート回路とを有し、前記アナ
ログ信号の変化が小さい部位では、前記ラッチ回路への
書込みを禁止し、前記ラッチ回路の内容を出力するよう
にしたものである。

ホ　作用 本発明では、入力アナログ信号の変化が小さい部位では
ラッチ回路に記憶されているデジタル信号か、最終的な
変換結果として出力されるので、人力アナログ信号かわ
すかに変化して偶々変化閾値を越えたとしても、出力さ
れるデジタル信号は変化せず、一定のデジタル信号が出
力される１、（へ）実施例 第１図は、本発明によるＡＤ変換装置ノ）実施例を示す
ブロック図であり、（７）は変換開始信号５ＴＡＲＴに
より、入力アナログ信号Ａのデジタル信号ＤＯへの変換
を開始し、変換終了後に変換終了信号ＥＯＣを出力する
ＡＤ変換器、（８）はゲート（９）を介して供給される
変換終了信号ＥＯＣに応じて、ＡＤ変換器（７）の出力
デジタル信号ＤＯをラッチするラッチ回路、αα及びＣ
１１ｌはラッチ回路（８）の出力とＡＤ変換器（７）の
出力のいずれか一方を選択するためのゲート、ａｚは入
力アナログ信号Ａの変化の度合を検出し、検出信号ＤＩ
Ｆ及びＤＩＦを出力する変化検出部であり、ゲート（９
）及び（１１）は検出（言分ＤＩＦがｒｌＪのときオン
、「０」のときオフし。

ゲートαＯは検出信号ＤＩＦかｒｌＪのときオン。

「０」のときオフする。

第２図は、変化検出部の具体回路例であり、抵抗Ｒ７，
Ｒ２、ＲいコンデンサＣＩ、コンノ（レークＡ、より成
る微分回路Ｕ、抵抗Ｒ４、Ｒｓ　、Ｒａより成る抵抗分
圧回路圓と、抵抗分圧回路からの第１基準電圧Ｖ、及び
第２基準電圧Ｖ、を各々一端に入力し、他端に微分回路
Ｑ３）の出力ｙを入力するコンパレータＡ２及びＡ３　
と、両コンパレータＡ２及びＡ、の出力を入力するＮＯ
Ｒゲート０５１と、抵抗Ｒ７及びコンデンサＣ２より成
る積分器（１６１とより構成される判別回路０７）、積
分器＋１６１の出力りと。

インバータ鰻により反転した反転出力丁を各々−端に入
力し、他端に変換開始信号５ＴＡＲＴを入力するＮＡＮ
Ｄゲートｕ及び（２０１，ＮＡＮＤゲート嶽の出力でセ
ントされ、ＮＡＮＤゲートα９の出力でリセットされ７
’ａ　Ｒ，Ｓフリップフロップ（２１１ヲ備えている。

そこで、例えは、第３図（ａｌに示すような、アナログ
信号Ａが入力されると、変化検出部じの微分回路（１３
１からは、第３図（ｂｌに示すように、アナログｆぎ号
Ａの変化の大きさを示す信号ｙか出力され。

ｔ］別回路（１７）では、信号ｙが第１基準電圧Ｖ、と
第２基準電圧Ｖ、との範囲以内であるか否かが判別され
る。そして、第３図ｔｅｌに示すように、範囲以内であ
るときは、出力信号りは「１」となり、範囲外であると
きは出力信号りは「０」となる。従って、第３図ｔｅｌ
に示すように、変換開始信号５ＴＡＲＴがｒｌＪとなっ
たときに、信号りがｒｌＪであるとき、即ち、信号りが
「０」であるときには、Ｒ３７１Ｊツブフロツプ０１１
はセットされ、出力ＤＩＦは「１」となり、信号りかｒ
ｌＪであるときには、ＲＳフリップフロップ０１）はリ
セットされ。

出力１丁丁はｒｌＪとなる。

つまり、変化検出部α２では、入力アブログ信号Ａの変
化量が所定値以上であるか否かが検出され、変化量が所
定値以下と小さいときは出力ＤＩＦか「１」となり、所
定値以上のときは出力ＤＩＦかｒｌＪとなる。

依って、入力アナログ信号Ａ（’）変化量が太さいとぎ
は、ゲート（９）及び０ＩＪかオンして、ＡＤｉ換器（
７）の出力Ｄｏか、最終的な変換デジタル信号りとして
出力され、変換終了信号ＥＯＣに応じ【、出力Ｄｏかラ
ッチ回路（８）にラッチされろが、入力アナログ信号Ａ
の変化量が小さいときは、ゲートａαがオンするので、
ラッチ回路（８）への出力Ｄｏの書込みは余圧され、ラ
ッチ回路（８）の出力ＤＬが、最終的な変換デジタル信
号りとして出力されることとなる。

第３図の例の場合、ＡＤ変換器（７）の閾値がＳ。

〜Ｓ７の８レベルであるとすると５第３図（ａｔに示す
ように、区間Ｐでは、入力アナログ信号Ａの変化は非常
に小さいが、偶々１区間Ｐの途中で、入力アナログ信号
Ａが閾値Ｓ、を横切るため、従来のＡＤ変換装置では、
区間Ｐの途中でデジタル信号Ｄｒがルベル階段状に変化
し５表示のために。

この信号ＤＰを表示制御部でＤＡ変換すると、そのアナ
ログ出力ＤＰＡは第３図（ｆｌのようになる。

従って、この区間Ｐが、仮に、「空」を表わすとすれは
、第４図ｆａ）に示フように、途中で輝度又は色相が１
段階変化する境界を待った−様でない不自然な空が表示
されてしまう。

ところか１本実施例においては、区間Ｐで、信号ＤＩＦ
がｒｌＪとなり、ラッチ回路（８）の内容は変化せず、
この内容が変換デジタル信号りとして出力されるので、
区間Ｐでは、変換デジタル信号りは変化セす、そのＤＡ
変換後のアナログ出刃ＤＡは第３図Ｕ）に示すように、
区間Ｐで一定となる。

従って、第４図＋ｂｌに示すように、輝度又は色相が一
定の−様な窒が表示されるよ５になる。

尚、変化検出部α２の積分器（１６１は、第３図（０の
破線で示すような、極めて短期間の信号分を除去するた
めのものである。

（ト）　発明の効果 本発明に依れば、入力アナログ信号の変化が小さい部分
では、出力デジタル信号の変化が阻止されるので１画像
処理用のビット数の少ないＡＤ変換装置に適用した場合
、空や壁等の信号変化の少ない広い面積部分は、同一の
輝度や色相に保たれ、画質を改善することができる。

【図面の簡単な説明】

第１図は本発明の実施例の構成を示すプロッタ図、第２
図は変化検出部の具体回路図、第３図は各部の波形を示
す波形図、第４図は表示例を示す図、第５区は一般的な
画像処理装置の構成を示すブロック図である。 （１）・・・画像入力装置、　（２）・・・ＡＤ変換装
置。 （４）・・・画像メモＩＪ、　　（６１・・・表示装置
、　（７）・・・ＡＤ変換器、（８）・・・ラッチ回路
、　　（９１（ＩＯＩＱＩ３・・・ゲート。 ０２）・・・変化検出部。 出願人　三洋電機株式会社　　外１名 代理人　弁理士　西野４嗣　外１名 ０１ｉ＋ Ａンシんシんよシ く　　　　　　　　　　　６　　　　　　啄第４ｖＪ 第５図

Claims (1)

【特許請求の範囲】
1. （１）入力されるアナログ信号をデジタル信号に変換す
   るＡＤ変換器と、該ＡＤ変換器で変換されたデジタル信
   号を一時的に記憶するラッチ回路と、前記アナログ信号
   の変化の度合を検出する変化検出部と、該変化検出部の
   検出結果に応じて、前記ラッチ回路への書込みを制御す
   ると共に、前記ＡＤ変換器とラッチ回路のいずれか一方
   の出力を選択するゲート回路とを有し、前記アナログ信
   号の変化が小さい部位では、前記ラッチ回路への書込み
   を禁止し、前記ラッチ回路の内容を出力するようにした
   ことを特徴とするＡＤ変換装置。