JPS6348863A - Manufacture of heterojunction bipolar transistor - Google Patents

Manufacture of heterojunction bipolar transistor

Info

Publication number
JPS6348863A
JPS6348863A JP19329486A JP19329486A JPS6348863A JP S6348863 A JPS6348863 A JP S6348863A JP 19329486 A JP19329486 A JP 19329486A JP 19329486 A JP19329486 A JP 19329486A JP S6348863 A JPS6348863 A JP S6348863A
Authority
JP
Japan
Prior art keywords
emitter
base
forming
electrode
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19329486A
Other languages
Japanese (ja)
Inventor
Masaki Inada
稲田 雅紀
Kazuo Eda
江田 和生
Toshimichi Oota
順道 太田
Atsushi Nakagawa
敦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19329486A priority Critical patent/JPS6348863A/en
Priority to DE3751972T priority patent/DE3751972T2/en
Priority to DE87302784T priority patent/DE3788527T2/en
Priority to EP87302784A priority patent/EP0240307B1/en
Priority to EP93107043A priority patent/EP0558100B1/en
Publication of JPS6348863A publication Critical patent/JPS6348863A/en
Priority to US07/420,656 priority patent/US4965650A/en
Priority to US07/549,589 priority patent/US5166081A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To form a base electrode readily even in a minute external base region in a self-aligning method, by forming the base electrode at a part very close to the junction part of an emitter and a base, thereby reducing the resistance of the outer base to a remarkably small value. CONSTITUTION:With a temporary emitter 13 as a mask, wet etching is performed to a layer 4 for forming a base, and emitter region comprising an emitter 5-a and a cap layer 6-a is formed. Both sides of the region along the extending direction of a stripe are formed in an inverted mesa shape. The entire surface of the upper part of the emitter region is covered with an emitter electrode 8. The emitter electrode has a mesa shape, i.e., an undercut part, which is formed by etching at the lower part of the emitter electrode. Then, a base mesa and a collector mesa are formed by photolithography and etching, and a collector electrode is formed. Then a mask is applied on a part other than parts including both ends of the stripe and a baseelectrode forming part. Base electrode metal is evaporated and liftoff is performed. Thus a base electrode 9 is formed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ペテロ接合バイポーラトランジスタ(以下HBTと称す
)の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a petrojunction bipolar transistor (hereinafter referred to as HBT), which is promising as an ultra-high speed and ultra-high frequency transistor.

従来の技術 近年、バイポーラトランジスタ(以下BTと称す)のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたHBTは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。
Background of the Invention In recent years, HBTs, which use a semiconductor material with a larger bandgap than the base as the emitter of bipolar transistors (hereinafter referred to as BT), have been actively researched as one of the promising candidates for ultra-high speed and ultra-high frequency transistors. It's happening.

第6図は従来のHBTの構造と製造方法を示す。FIG. 6 shows the structure and manufacturing method of a conventional HBT.

lは基板、2はコレクタのオーミックコンタクトの形成
を容易にするためのコレクタと同型の高ドープの半導体
材料層、2−aはコレクタ電極取り出し領域、3はコレ
クタ領域を形成するための半導体材料層、3−aはコレ
クタ領域、4はベース領域を形成するための半導体材料
層、4−aはベース領域、4−bはベース電機を取り出
すための外部ベース領域、5はエミッタ領域を形成する
ための半導体材料層、5−aはエミッタ領域、6はエミ
ッタのオーミックコンタクトの形成を容易にするための
、エミッタと同型の高ドープの半導体材料層、6−aは
エミッタ領域上部のエミッタキャンプ層、7は1ないし
6の半導体材料層から形成される多層構造材料、8はエ
ミッタ電極、9はベース電機、10はコレクタ電極であ
る。基板1の上にエピタキシー形成した多層構造材料7
 (第6図(5))を用いて、フォトリソグラフィーと
エツチングにより、第6図(blに示すように、6−a
とs−bからなるエミッタ領域、4−aと4−bからな
るベース領域、コレクタ領域3−b、コレク夕霧掻取り
出し領域2−aを有する構造とする6ついで、第6図(
C1のように、エミフタ電掻8、ベース電極9、コレク
タ電極10を形成する。
1 is a substrate, 2 is a highly doped semiconductor material layer of the same type as the collector to facilitate the formation of an ohmic contact with the collector, 2-a is a collector electrode extraction region, and 3 is a semiconductor material layer for forming the collector region. , 3-a is a collector region, 4 is a semiconductor material layer for forming a base region, 4-a is a base region, 4-b is an external base region for taking out the base electric machine, and 5 is for forming an emitter region. 5-a is an emitter region; 6 is a highly doped semiconductor material layer of the same type as the emitter to facilitate the formation of an ohmic contact with the emitter; 6-a is an emitter camp layer above the emitter region; 7 is a multilayer structure material formed from 1 to 6 semiconductor material layers, 8 is an emitter electrode, 9 is a base electric machine, and 10 is a collector electrode. Multilayer structure material 7 epitaxially formed on substrate 1
(Fig. 6 (5)), by photolithography and etching, as shown in Fig. 6 (bl), 6-a
The structure has an emitter region consisting of and s-b, a base region 4-a and 4-b, a collector region 3-b, and a collector region 2-a.
As shown in C1, an emitter electrode 8, a base electrode 9, and a collector electrode 10 are formed.

以上のように構成されたHBTについて、その動作につ
いて説明する。
The operation of the HBT configured as above will be explained.

HBTの高速動作の指標であるitおよびfmは次のよ
うに表わされる。
it and fm, which are indicators of high-speed operation of the HBT, are expressed as follows.

ここに、τB (エミッタ空乏層走向時間)=γE  
(CBC十08B +CPB)’ τB (ベース走同
時間)−WB2/πDB% τ。(コレクタ空乏層走向
時間)”W。/2Vs、rco (コレクタ空乏層充電
時間’)−(RF36+Ro)(C3゜+CPc)、R
Bはベース抵抗、CBCはベース・コレクタ間容量、C
IEBはベース・エミッタ間容量、cpBはベース層浮
遊容量、C6゜はコレクタ層浮遊容量、WBはベース層
の厚さ、DBはベース層拡散係数、Woはコレクタ空乏
層の厚さ、Vsはコレクタ走向速度、RBBはエミッタ
コンタクト抵抗、Roはコレクタ抵抗である。
Here, τB (emitter depletion layer travel time) = γE
(CBC 108B + CPB)' τB (Base running time) - WB2/πDB% τ. (Collector depletion layer running time) "W./2Vs, rco (Collector depletion layer charging time') - (RF36+Ro) (C3°+CPc), R
B is the base resistance, CBC is the base-collector capacitance, C
IEB is the base-emitter capacitance, cpB is the base layer stray capacitance, C6° is the collector layer stray capacitance, WB is the base layer thickness, DB is the base layer diffusion coefficient, Wo is the collector depletion layer thickness, and Vs is the collector layer stray capacitance. The strike velocity, RBB is the emitter contact resistance, and Ro is the collector resistance.

HBTはエミッタとしてベースよりもバンドギヤシブの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク(n p n型の場合)がおさえら
れるので、通常のBTと反対にベースを高ドープ、エミ
ッタとコレクタを低ドープにすることができる。このこ
とによりトランジスタの高速・高周波化にとって重要な
ベース抵抗RBの低減をはかることができるのでfmが
大きくなる。さらに、一般にBTにおいてはCBB’C
Boは接合容量のドーピングによる因子08B(n、h
) 、CB c (n、h)と接合面積AEB、Aac
との積で表わされる。HBTでは、エミッタとコレクタ
が低ドープ、ベースが高ドープとなっているため、C(
n、h) 、CB C(n。
In HBT, leakage of holes from the base to the emitter (in the case of n p n type) is suppressed by using a semiconductor material with larger band gears than the base as the emitter. and the collector can be lightly doped. This makes it possible to reduce the base resistance RB, which is important for increasing the speed and frequency of the transistor, thereby increasing fm. Furthermore, in general in BT, CBB'C
Bo is a factor 08B (n, h
), CB c (n, h) and junction area AEB, Aac
It is expressed as the product of In HBT, the emitter and collector are lightly doped and the base is highly doped, so C(
n, h), CB C(n.

RB h)は、エミッタ・コレクタのドーピングにのみ従って
、HBTでは通常のBTに比べてC58、CBGが小さ
くなるのでτ8、τ。。が小さくなりftの増大が可能
となる。また、CEBが小さくなるので前記したRBが
小さいことと合わせてfmを大きくすることが可能とな
る。
RB h) is τ8, τ since C58 and CBG are smaller in HBT than in normal BT, depending only on the emitter-collector doping. . becomes smaller, making it possible to increase ft. Furthermore, since CEB becomes small, it becomes possible to increase fm in combination with the above-described small RB.

このように、HBTはヘテロ構造に基づく理由により本
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかることが重要となる6例えば、ベース・
コレクタ間接合面積ABCを小さくすることによりCB
Cを小さくし、これによりfmの増大をはかること、外
部ベース領域の抵抗(外部ベース抵抗)を小さくしてf
mの増大をはかることなどが非常に重要となる。
Thus, HBTs are inherently advantageous for higher speeds due to their heterostructure. However, in order to further increase speed, it is important to miniaturize the device structure in addition to this6.
By reducing the collector-collector junction area ABC, CB
By decreasing C and thereby increasing fm, by decreasing the resistance of the external base region (external base resistance), f
It is very important to increase m.

発明が解決しようとする問題点 しかしながら、第6図のような構造と製造方法では、ト
ランジスタのサイズを小さくシ、とくにCBCを小さく
するためにベース電極取り出し領域4−bの面積を小さ
くすると、その上にベース電極9を形成するのが極めて
難しかった。また、外部ベース抵抗を小さくするために
、ベース電極をエミッタ・ベース接合部分に対し数千人
の近距離に形成することは、通常のマスク合わせでは不
可能に近かりた。
Problems to be Solved by the Invention However, with the structure and manufacturing method shown in FIG. It was extremely difficult to form the base electrode 9 thereon. Furthermore, in order to reduce the external base resistance, it is nearly impossible to form the base electrode several thousand people close to the emitter-base junction using normal mask alignment.

本発明は、上記問題点に鑑み、ベース電極9がエミッタ
・ベース接合部と極めて近距離に形成でき、これにより
、外部ベース抵抗を著しく小さくしてfmの大きいJ(
B Tを作製することのできる、HBTの新しい製造方
法を提供しようとするものである。
In view of the above problems, the present invention allows the base electrode 9 to be formed extremely close to the emitter-base junction, thereby significantly reducing the external base resistance and increasing fm.
The present invention aims to provide a new method for manufacturing HBT that can produce BT.

問題点を解決するための手段 上記問題点を解決するために、本発明のHBTでは、H
BT形成のちとになるエピタキシー形成した多層構造を
用いて、エミッタの上部に設けた高ドーフ″のキャップ
層もしくはエミッタとエミッタのキャップ層の層状構造
からなるストライプ状の突起をもうけ、前記ストライプ
状突起の伸長方向に沿った側面の両側が実質的に垂直か
、片方が実質的に垂直で他方が逆メサ状、もしくは両方
が逆メサ状となり、かつ、前記ストライプ状突起の少く
とも伸長方向の両側にカサ状に突き出した工ミフタ電掻
金属を有する前記のストライプ状突起を形成する工程も
しくは前記工程のあと前記材料の上面をエミッタ電極、
ベース電極およびヘテロ接合バイポーラトランジスタ形
成材料に対して選択的に除去できる材料からなる保護膜
で覆い、かつ異方性ドライエツチング法を用いて、エミ
ッタ電極金属の上面とベース電極取り出し領域の上面を
除去して、エミッタ電極の側壁と前記のストライプ状に
突出したエミッタ側壁部分に前記材料からなる保護膜か
らなる側壁を形成する工程と、外部ベース領域を形成す
る工程と、上方向からベース電極金属を蒸着し、前記エ
ミッタ電極金属のカサ、もしくは前記側壁を有するエミ
ッタ電極金属のカサの直下の周辺部にベース電極を形成
する工程とを少くとも用いて、ベース電極をエミッタ・
ベース接合部に対して極めて近距離に形成する。
Means for Solving the Problems In order to solve the above problems, in the HBT of the present invention, H
Using the epitaxy-formed multilayer structure after BT formation, a striped protrusion consisting of a high-dorf cap layer provided on the top of the emitter or a layered structure of an emitter and an emitter cap layer is formed, and the striped protrusion is Both sides of the striped protrusion along the direction of extension are substantially vertical, or one side is substantially vertical and the other side is inverted mesa-like, or both sides are inverted mesa-like, and at least both sides of the striped projection in the direction of extension. After the step of forming the striped protrusions having the electrically scraped metal that protrudes like an umbrella, or after the step, the upper surface of the material is formed into an emitter electrode,
The base electrode and the heterojunction bipolar transistor forming material are covered with a protective film made of a material that can be selectively removed, and the upper surface of the emitter electrode metal and the upper surface of the base electrode extraction area are removed using an anisotropic dry etching method. Then, a step of forming a sidewall made of a protective film made of the material on the sidewall of the emitter electrode and the emitter sidewall portion protruding in the striped shape, a step of forming an external base region, and a step of forming a base electrode metal from above. The base electrode is formed into an emitter electrode using at least a step of vapor deposition and forming a base electrode on the emitter electrode metal cap or the peripheral area directly under the emitter electrode metal cap having the sidewalls.
Formed very close to the base joint.

作用 本発明のHBTの製造方法では、微小なサイズのHBT
でもベース電極がセルファライン的にエミッタ・ベース
接合部に対して橿めて近距離に容易に形成できる。この
ため、外部ベース抵抗が著しく小さくなり、ベース抵抗
RBの低減に極めて効果がある。これにより、fmの増
大に著しい効果を発揮する。
Function: In the method for producing HBT of the present invention, HBT of minute size is produced.
However, the base electrode can be easily formed close to the emitter-base junction in a self-aligned manner. Therefore, the external base resistance becomes extremely small, which is extremely effective in reducing the base resistance RB. This has a remarkable effect on increasing fm.

実施例 以下本発明の一実施例のヘテロ接合バイポーラトランジ
スタ(HB T)の製造方法について図面を参照しなが
ら説明する。
EXAMPLE Hereinafter, a method for manufacturing a heterojunction bipolar transistor (HBT) according to an example of the present invention will be described with reference to the drawings.

実施例1 第1図は、本発明のHBTの製造方法の一例である。第
1図(alに示すように、(001)GaAs基板1の
上に、コレクタのオーミックコンタクトの形成を容易に
するためのコレクタと同型の高ドープのGaAs  (
n” −GaAs) 層2、コレクタ領域を形成するた
めのn型のGaAs(n−GaAs)層3、ベース領域
を形成するためのP型のGa、As(p−GaAs)層
4、エミッタ領域を形成するためのn型のA 1 x 
G a 1−x A s(N  A 1 x G a 
1− x A s )層5、エミッタのオーミックコン
タクトの形成を容易にするための高ドープのn型のGa
As  (n”−GaAs)層6をこの順序にエピタキ
シー形成し、多層構造材料7を形成し、ついでその上に
、湿式エツチングにより下地のn” −GaAsに対し
選択的に除去でき、かつ、湿式エツチングによって実質
的に侵されない材料からなるSiOx保護膜11をもう
け、その上にエミッタ領域に対応する部分に金属AIの
仮のエミッタをストライプの伸長方向が<110>方向
となるように設定してもうけ、ついで前記板の金属エミ
ッタをマスクとして異方性のドライエツチングを行って
、第1図(blに示すように、SiOx保護膜11と金
属、112からなる仮のエミッタ13を形成する。つい
で、第1図(C1のように、イ反のエミッタ13をマス
クとしてンW式エツチングによりベースを形成するため
の暦4までエツチングし、ストライプの伸長方向に沿っ
た両側が逆メサ状になった、エミッタ5−aとキャンプ
層6−aとからなるエミッタ領域を形成する。ついで、
第1図(dlのように、全面をフォトレジスト14でコ
ートし、ドライエツチングにより、仮のエミッタ13の
頭出しを行い、仮のエミッタをエツチング除去し、第1
図(elのように凹み15を形成し、ついで、エミッタ
電極金属を蒸着リフト・オフし、第1図if)のように
、エミッタ電極8がエミッタ領域の上部の全面を覆い、
かつ、エミッタ電極の下部にエツチングによるアンダー
カット部分を有するカサ状のエミッタ電極を形成する。
Example 1 FIG. 1 shows an example of the method for manufacturing an HBT of the present invention. As shown in FIG. 1 (al), on a (001) GaAs substrate 1, a highly doped GaAs (
n"-GaAs) layer 2, an n-type GaAs (n-GaAs) layer 3 for forming a collector region, a P-type Ga, As (p-GaAs) layer 4 for forming a base region, and an emitter region. n-type A 1 x to form
G a 1-x A s (N A 1 x G a
1- x As) layer 5, highly doped n-type Ga to facilitate the formation of the emitter ohmic contact.
An As (n"-GaAs) layer 6 is epitaxially formed in this order to form a multilayer structure material 7, and then wet-etched to form a layer 6 that can be selectively removed with respect to the underlying n"-GaAs. A SiOx protective film 11 made of a material that is not substantially corroded by etching is formed, and a temporary emitter of metal AI is set on the film in a portion corresponding to the emitter region so that the extending direction of the stripe is in the <110> direction. Then, using the metal emitter of the plate as a mask, anisotropic dry etching is performed to form a temporary emitter 13 consisting of the SiOx protective film 11 and the metal 112, as shown in FIG. , As shown in Figure 1 (C1), using the emitter 13 of the strip as a mask, etching was performed until the base 4 was etched by W-type etching, so that both sides along the extending direction of the stripe became an inverted mesa shape. , an emitter region consisting of an emitter 5-a and a camp layer 6-a is formed. Then,
As shown in FIG. 1 (dl), the entire surface is coated with photoresist 14, the temporary emitter 13 is located by dry etching, the temporary emitter is removed by etching, and the first
As shown in the figure (el), the emitter electrode 8 covers the entire upper part of the emitter region, as shown in FIG.
Further, an umbrella-shaped emitter electrode having an undercut portion formed by etching is formed at the lower part of the emitter electrode.

ついで、第1図Fglのように、フォトリソグラフィー
とエツチングによりベースメサとコレクタメサを形成し
、コレクタ電極を形成する。ついで、前記のストライプ
の両端を含む部分とベース電極形成部分を除いてマスク
し、ベース電極金属を蒸着・リフトオフし、第1図(h
lのようにベース電極9を形成する。これによりベース
電極9が、エミッタ電極金属のカサの直下の周辺部に、
エミッタ・ベース接合部分に対し極めて近距離に形成さ
れる。
Next, as shown in FIG. 1Fgl, a base mesa and a collector mesa are formed by photolithography and etching, and a collector electrode is formed. Next, the parts including both ends of the stripes and the part where the base electrode is formed are masked, and the base electrode metal is vapor deposited and lifted off.
A base electrode 9 is formed as shown in FIG. As a result, the base electrode 9 is placed on the periphery directly under the emitter electrode metal cap.
It is formed very close to the emitter-base junction.

また、ストライプの伸長方向に沿った側壁は逆メサ状に
なっているために、直線性の良い蒸着ビームを用いる場
合には、ベース電極がエミッタと短絡することはない。
Further, since the sidewalls along the extending direction of the stripes have an inverted mesa shape, the base electrode will not be short-circuited with the emitter when a highly linear evaporation beam is used.

実施例2 第2図は、実施例1に示した第2図(g)の構造を形成
後、ストライプ状の突出部にS iox薄膜の側壁15
−aをもうけ、ベース電極形成時の蒸着により蒸着金属
がエミッタの側壁部分にまわり込むのを防ぎ、短絡を防
止する方法である。まず、全面をうすい5iOxi膜1
6で第2図(alのように覆い、ついで、異方性のドラ
イエツチングによりエミッタの上部とベース電掻取り出
し部分のSiOxを除去し、第2図1b)のような5I
Oxからなる側壁16−aを形成する。ついで、実施例
1に示した方法によりベース電極9を形成し、ついで、
側壁の5iOx16  aをエツチングにより除去して
、エミッタ側壁部に回り込んで付着してベース電極金属
を除去し、エミッタとベース電極との短絡を防ぐ。この
方法により、直線性の悪い蒸着ビームの場合でも、ベー
ス電極が問題なく形成される。
Embodiment 2 FIG. 2 shows that after forming the structure shown in FIG.
-a, and prevents the vapor-deposited metal from wrapping around the side wall portion of the emitter by vapor deposition when forming the base electrode, thereby preventing short circuits. First, cover the entire surface with a thin 5iOxi film 1.
6 to 5I as shown in Fig. 2 (al), and then remove the SiOx on the upper part of the emitter and the part where the base electrode was removed by anisotropic dry etching,
A side wall 16-a made of Ox is formed. Next, the base electrode 9 is formed by the method shown in Example 1, and then,
The 5iOx16a on the sidewall is removed by etching, and the base electrode metal that wraps around and adheres to the emitter sidewall is removed to prevent a short circuit between the emitter and the base electrode. With this method, the base electrode can be formed without problems even in the case of a deposition beam with poor linearity.

実施例3 第3図は、第1図(alに示した多層構造材料7におい
て、ストライプ状の仮のエミッタ13の伸長方向を<I
OQ>方向となるように設定した場合を示す。この場合
には、ストライプの伸長方向に沿った両側の壁およびス
トライプの両端の壁が、仮のエミッタ13をマスクとし
て湿式エツチングすることにより第3図ta+に示すよ
うにほぼ垂直となったストライプ状突起が形成される。
Embodiment 3 FIG. 3 shows that in the multilayer structure material 7 shown in FIG.
A case where the setting is made so that the OQ>direction is shown is shown. In this case, the walls on both sides along the extending direction of the stripe and the walls at both ends of the stripe are wet-etched using the temporary emitter 13 as a mask, so that a substantially vertical stripe shape is formed as shown in FIG. A protrusion is formed.

ついで、実施例1と同様の方法を用いて仮のエミッタを
エミッタ電極に変換することにより、ストライプ状エミ
ッタ領域の上部に形成したエミッタ電極が、湿式エツチ
ングによるアンダーカットにより、ストライプの周辺部
分に突き出したカサ状のエミッタ電極が第3図(′b)
のように形成される。これを用いて、実施例1と同様の
方法により第3図(C)のようにベース電極9を形成す
る。但し、この場合には、ストライプの周辺部の全域に
エミッタ電極のカサが形成されているので、実施例1の
場合のようにストライプの両端部分を覆うことは必ずし
も必要でない。
Next, by converting the temporary emitter into an emitter electrode using the same method as in Example 1, the emitter electrode formed on the upper part of the striped emitter region protrudes into the peripheral part of the stripe by undercutting by wet etching. The umbrella-shaped emitter electrode is shown in Figure 3 ('b).
It is formed as follows. Using this, a base electrode 9 is formed as shown in FIG. 3(C) by the same method as in Example 1. However, in this case, since the emitter electrode umbrella is formed over the entire peripheral portion of the stripe, it is not necessarily necessary to cover both end portions of the stripe as in the case of the first embodiment.

実施例4 第5図は、実施例3に示した第3図Cb)の構造を形成
した後、第2図の場合と同様にして、まず、第4図(a
lのように、5iOxEi膜15で第3図(alの構造
の材料の表面を覆い、ついで異方性のドライエツチング
により5ioxl膜からなる側壁16−aを第4図中)
のように形成する。これを用いて、ベース電極金属を蒸
着・リフトオフにより形成し、ついで、S iox薄膜
の側壁15−aをエツチングにより除去しエミッタ側壁
部についた金属を除去し、ベース電極がエミッタを短絡
するのを防止する。実施例4の場合でも直線性の良い蒸
着ビームを用いる場合には、ベース電極がエミッタと短
絡することはないが、本実施例の場合には、蒸着ビーム
の直線性の良くない場合でも極めて有効となる。
Example 4 FIG. 5 shows that after forming the structure of FIG. 3Cb) shown in Example 3, the structure of FIG.
As shown in FIG. 3, the surface of the material having the structure of Al is covered with a 5iOxEi film 15 as shown in FIG.
form like this. Using this, a base electrode metal is formed by vapor deposition and lift-off, and then the side wall 15-a of the Siox thin film is removed by etching, and the metal attached to the emitter side wall is removed to prevent the base electrode from shorting the emitter. To prevent. Even in the case of Example 4, if a vapor deposition beam with good linearity is used, the base electrode will not be short-circuited with the emitter, but in the case of this example, it is extremely effective even when the linearity of the vapor deposition beam is poor. becomes.

実施例5 実施例1において、多層構造材料7の上に仮のエミッタ
を形成する代りに、A u G e / A uからな
るエミッタ電極8を第5図(alのように形成し、これ
をマスクとしてベースを形成するための層4までエツチ
ングし、ストライプの伸長方向に沿ったストライプの両
サイドが逆メサ状となり、ストライプの上面の全面を覆
い、かつ、ストライプの伸長方向に沿った側面よりカサ
状につき出したエミッタ電極8を第5図(blのよ)に
形成する。以下、実施例1と同様の方法を用いてベース
電極を形成する。
Example 5 In Example 1, instead of forming a temporary emitter on the multilayer structure material 7, an emitter electrode 8 made of AuGe/Au was formed as shown in FIG. Etching is performed up to layer 4 to form a base as a mask, and both sides of the stripe along the direction of extension of the stripe form an inverted mesa shape, covering the entire upper surface of the stripe, and from the sides along the direction of extension of the stripe. An emitter electrode 8 protruding like an umbrella is formed as shown in FIG.

エミッタ電極金鷹8をマスクとしてエツチングする方式
として一例を示したが、実施例2ないし4に対応する場
合にも本実施例を適用できる。
Although an example has been shown as a method of etching using the emitter electrode gold hawk 8 as a mask, this embodiment can also be applied to cases corresponding to embodiments 2 to 4.

実施例1ないし4に示した仮のエミッタをマスクとする
方式では、下地の半導体材料に接触したマスクとして3
iQxを用いているが、下地の半導体材料に対して選択
的に除去できる材料として、S ioxやS iN x
は一般性のある材料として用いることができる。また、
下地が化合物半導体材料の場合には、GeやSi、下地
の半導体材料がGeや3iの場合には化合物半導体材料
を仮のエミッタとして用いることができる。この方式で
は、仮のエミッタとして、熱処理時に下地材隅と反応し
ないSiOx、SiNxやその他の材料を選ぶことによ
り、イオン注入などの熱処理を必要とするプロセスと結
合できるメリットがある。
In the method of using a temporary emitter as a mask shown in Examples 1 to 4, three masks are used as a mask in contact with the underlying semiconductor material.
Although iQx is used, Siox and SiNx are also available as materials that can be selectively removed from the underlying semiconductor material.
can be used as a general material. Also,
When the underlying semiconductor material is a compound semiconductor material, Ge or Si can be used as a temporary emitter, and when the underlying semiconductor material is Ge or 3i, a compound semiconductor material can be used as a temporary emitter. This method has the advantage of being able to be combined with processes that require heat treatment, such as ion implantation, by selecting SiOx, SiNx, or other materials that do not react with the corners of the base material during heat treatment as the temporary emitter.

実施例5に示したエミッタ電極をマスクとする方式では
、下地の半導体材料の湿式エツチング時にエツチング液
に侵されない金属材料を選ぶ必要がある。また、これに
加えて熱処理時に下地の半導体材料と反応しない金属材
料を選ぶことにより熱処理を必要とするイオン注入など
のプロセスと結合できる。
In the method of using the emitter electrode as a mask shown in Embodiment 5, it is necessary to select a metal material that will not be corroded by the etching solution during wet etching of the underlying semiconductor material. In addition, by selecting a metal material that does not react with the underlying semiconductor material during heat treatment, it can be combined with processes such as ion implantation that require heat treatment.

実施例1ないし4では、仮のエミッタ13をマスクとし
てベースを形成する層4までエツチングしているが、エ
ミッタを形成する層の途中までエツチングし、イオン注
入などの熱処理をともなうプロセスを実施後、エミッタ
電極8を形成し、ついで、エツチングにより外部ベース
層を露出せしめた後、実施例の方法を適用することもで
きる。
In Examples 1 to 4, etching was performed up to the layer 4 forming the base using the temporary emitter 13 as a mask, but after etching the layer forming the emitter halfway and performing a process involving heat treatment such as ion implantation, The method of the embodiment can also be applied after forming the emitter electrode 8 and then exposing the external base layer by etching.

また、仮のエミッタ13をマスクとして、エミッタを形
成する層までエツチングして、主に高ドープのキャップ
層からなるストライプ状突起を形成し、ついで、イオン
注入によりエミッタを形成する層の外部ベース領域に対
応する部分をイオン注入により外部ベース領域に変えた
後、エミッタ電極を形成し、実施例の方法を適用するこ
ともできる。
Also, using the temporary emitter 13 as a mask, etching is performed to the layer that will form the emitter, forming striped protrusions mainly consisting of a highly doped cap layer, and then ion implantation is performed to form the external base region of the layer that will form the emitter. It is also possible to change the portion corresponding to the external base region by ion implantation, form the emitter electrode, and apply the method of the embodiment.

実施例1ないし4では、仮のエミッタをエミッタ電極に
かえた後、ベース電極を形成しているが、仮のエミッタ
のついた状態で、仮のエミッタのカサもしくは、仮のエ
ミッタとストライプ状エミッタの側壁にS iox薄膜
をそなえた仮のエミッタのカサを利用して、ベース電極
を形成することもできる。
In Examples 1 to 4, the base electrode is formed after changing the temporary emitter to an emitter electrode, but with the temporary emitter attached, the temporary emitter's umbrella or the temporary emitter and striped emitter are formed. The base electrode can also be formed by using a temporary emitter whose sidewalls are coated with a Siox thin film.

実施例2と4においては、ストライプ状突起およびエミ
ッタ電極の側壁形成材料としてSiOx薄膜を用いてい
るが、エミッタ電極金属、ベース電極金属やHBT形成
材料に対して選択的に除去できる、SiNxやその他の
材料を用いることができる。
In Examples 2 and 4, a SiOx thin film is used as the material for forming the striped protrusions and the sidewalls of the emitter electrode, but SiNx or other materials that can be selectively removed with respect to the emitter electrode metal, base electrode metal, and HBT forming material are used. materials can be used.

実施例1ないし5においては、HB T形成材料として
GaAs−An!XGa、−XAs系のジンクブレンド
型材料を用いているが、これら以外のジンクブレンド型
材料にも実施例は適用できる。また、ジンクブレンド型
材料とGeやSiなどのダイヤモンド型材料からなる多
層構造材料を用いたHBTの製造にも本実施例の方法は
適用できる。
In Examples 1 to 5, GaAs-An! is used as the HBT forming material. Although XGa and -XAs-based zinc blend materials are used, the examples can also be applied to zinc blend materials other than these. Furthermore, the method of this embodiment can also be applied to the manufacture of an HBT using a multilayer structure material consisting of a zinc blend material and a diamond material such as Ge or Si.

実施例1ないし5ではエピタキシー形成した(100)
面上に、ストライプ状に突起したエミッタ領域を形成し
ているが、これ以外のエピタキシー形成した面でも用い
ることができる0例えば、ジンクブレンドまたはダイヤ
モンド構造型結晶の[2111面にエピタキシー形成し
て作成した多層構造材料の面内の<110>方向に、そ
の伸長方向が一敗するように、エミッタのストライプ状
突起を設けることができる。この場合には、一つの[1
111面がストライプに平行で面に垂直、一つのrll
 11面がストライプに平行で逆メサ状に位置するので
、伸長方向に沿った両側の片側が垂直、他の側が逆メサ
状になったストライプ状エミッタを形成できる。このた
め、実施例1ないし4に示した場合と同様に、カサ状の
エミッタ電極を形成することができる。このように、本
発明の製造方法では、実施例に示したような、(100
)成長した多層構造材料を用いて伸長方向に沿った両側
が実質的に垂直または逆メサとなったエミッタのストラ
イプ状突起を形成するだけでなく、種々の結晶方位に成
長した多層構造材料を用いて、ストライプの伸長方向の
両側が垂直、逆メサ、もしくは片側が垂直、他方が逆メ
サとなったストライプ状突起のエミッタ領域を形成して
、カサ状のエミッタ電極を形成する場合にも適用できる
In Examples 1 to 5, epitaxy was formed (100)
Although an emitter region protruding in a stripe shape is formed on the surface, it can also be used on surfaces formed by epitaxy other than this. The striped projections of the emitter can be provided in such a way that the elongation direction is uniform in the <110> direction within the plane of the multilayer structure material. In this case, one [1
111 plane is parallel to the stripe and perpendicular to the plane, one rll
Since the 11 planes are parallel to the stripes and located in an inverted mesa shape, it is possible to form a striped emitter in which one side on both sides along the extension direction is perpendicular and the other side is in an inverted mesa shape. Therefore, an umbrella-shaped emitter electrode can be formed similarly to the cases shown in Examples 1 to 4. As described above, in the manufacturing method of the present invention, (100
) Using grown multilayered materials to form emitter stripes with substantially vertical or inverted mesas on both sides along the elongation direction; It can also be applied to the case of forming an emitter region of a stripe-like protrusion in which both sides in the extending direction of the stripe are vertical and an inverted mesa, or one side is perpendicular and the other is an inverted mesa to form an umbrella-like emitter electrode. .

発明の効果 以上のように、本発明では、エミッタとコレクタのうち
少くともエミッタとしてベースよりバンドギャップの大
きい半導体材料を用い、エミッタを上方に設けたHBT
を、HBT形成のもとになるエピタキシー形成した多層
構造材料から形成するプロセスにおいて、エミッタ上部
に設けられた高ドープの半導体材料層もしくはエミッタ
と前記高ドープ層との層状構造からなるストライプ状の
突起であって、前記ストライプ状突起の伸長方向に沿っ
た側面の両側が実質的に垂直か、片方が実質的に垂直で
他方が逆メサ状か、もしくは両方が逆メサ状となり、か
つ、前記ストライプ状突起の上部の全面を覆い、かつ、
前記ストライプ状突起の少くとも伸長方向に沿った両側
にカサ状に突出したエミッタ電極金属を有する前記のス
トライプ状突起を形成する工程、もしくは、前記工程の
あと、前記材料の上面をエミッタ電極、ベース電極およ
び)IBT形成材料に対して選択的に除去できる材料か
らなる保護膜で覆い、かつ、異方性のドライエツチング
法を用いて、エミッタ電極金属の上面とベース電極取り
出し領域の上面を除去して、エミッタ電極金属の側壁と
前記上面に突出したエミッタ部分の側壁に前記材料から
なる保護膜を形成する工程と、外部ベース領域を形成す
る工程と、上方向からベース電極金属を蒸着し、前記エ
ミッタ電極金属のカサもしくはエミッタ電極金属と前記
側壁からなるカサの直下の周辺部にベース電極を形成す
る工程とを少くとも有することを特徴とする製造方法を
用いる。
Effects of the Invention As described above, in the present invention, a semiconductor material having a larger band gap than the base is used for at least the emitter of the emitter and the collector, and the HBT is provided with the emitter above.
In the process of forming the HBT from a multilayer structure material formed by epitaxy, which is the source of HBT formation, a highly doped semiconductor material layer provided on the top of the emitter or a striped protrusion made of a layered structure of the emitter and the highly doped layer is formed. Both sides of the striped protrusion along the extending direction are substantially vertical, one side is substantially vertical and the other side is in an inverted mesa shape, or both sides are in an inverted mesa shape, and the stripe covering the entire upper part of the protrusion, and
A step of forming the stripe-like protrusion having an emitter electrode metal protruding like a umbrella on at least both sides along the extension direction of the stripe-like protrusion, or after the step, forming the upper surface of the material as an emitter electrode and a base. The upper surface of the emitter electrode metal and the upper surface of the base electrode extraction area are covered with a protective film made of a material that can be selectively removed with respect to the electrode and IBT forming material, and an anisotropic dry etching method is used to remove the upper surface of the emitter electrode metal and the upper surface of the base electrode extraction area. forming a protective film made of the material on the sidewalls of the emitter electrode metal and the sidewalls of the emitter portion protruding from the upper surface; forming an external base region; depositing the base electrode metal from above; A manufacturing method is used, which comprises at least the step of forming a base electrode on the emitter electrode metal umbrella or on the periphery immediately below the emitter electrode metal and the sidewall umbrella.

これにより、ベース電極が、微細な外部ベース領域でも
セルファライン的に容易に形成できるので、プロセス状
のメリットが極めて大きい、また、ベース電極が、エミ
ッタ・ベース接合部の極めて近距離に形成できるため、
HBTの外部ベース抵抗を著しく低減でき、これにより
fmの大きいHBTを作製できる。
As a result, the base electrode can be easily formed in a self-aligned manner even in a minute external base region, which has extremely large process advantages.Also, the base electrode can be formed extremely close to the emitter-base junction. ,
The external base resistance of the HBT can be significantly reduced, thereby making it possible to manufacture an HBT with a large fm.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ないし第5図は本発明のHB Tの製造方法を示
す工程図、第6図は従来のHBTの製造方法を示す工程
図である。 1・・・・・・71.2・・・・・・コレクタのオーミ
ックコンタクトの形成を容易にするための高ドープ層、
2−a・・・・・・コレクタ電極取り出し領域、3・・
・・・・コレクタ領域を形成するための半導体材料層、
3−a・・・・・・コレクタ領域、4・・・・・・ベー
ス領域を形成するための半導体材料層、4−a・・・・
・・ベース領域、4−b・・・・・・ベース電極を取り
出すための外部ベース領域、5・・・・・・エミッタ領
域を形成するための半導体材料層、5−a・・・・・・
エミッタ領域、6・旧・・エミッタのオーミックコンタ
クトの形成を容易にするための高ドープ層、5−a・・
・・・・エミッタ上部のエミンタキャフブ層、7・・・
・・・エピタキシー形成した多層構造材料、8・・・・
・・エミッタ電極、9・・・・・・へ−スミ極、10・
・・・・・コレクタ電極、11・旧・・仮のエミッタを
形成するための保護膜層、12・・・・・・仮のエミッ
タの部分の金属層、13・・・・・・仮のエミッタ、1
4・・・・・・フォトレジスト、15・・・・・・フォ
トレジスト14中にエミッタ部分に形成された凹み、1
6・・・・・・エミッタ電極およびエミッタ領域の側壁
を形成するための保護、16−a・・・・・・保護膜1
6より形成されたエミッタ電極およびエミッタ領域の側
壁。 代理人の氏名 弁理士 中尾敏男 ほか1名第1図 !−一一基板 16cL−一一便J2壁 第 2 図 第3図 第4図 8−m−エミ・ソ9膚I極玉べ蔦 嬉 5 図 弔6図
1 to 5 are process diagrams showing the HBT manufacturing method of the present invention, and FIG. 6 is a process diagram showing the conventional HBT manufacturing method. 1...71.2... Highly doped layer to facilitate formation of collector ohmic contact,
2-a... Collector electrode extraction area, 3...
・・・Semiconductor material layer for forming a collector region,
3-a... Collector region, 4... Semiconductor material layer for forming base region, 4-a...
... Base region, 4-b ... External base region for taking out the base electrode, 5 ... Semiconductor material layer for forming the emitter region, 5-a ...・
Emitter region, 6. Old... Highly doped layer to facilitate formation of emitter ohmic contact, 5-a...
...Emitter cap layer above the emitter, 7...
...Multilayer structure material formed by epitaxy, 8...
・・Emitter electrode, 9・・・・Sumi electrode, 10・
... Collector electrode, 11. Old... Protective film layer for forming temporary emitter, 12... Metal layer for temporary emitter part, 13... Temporary Emitter, 1
4... Photoresist, 15... Concavity formed in the emitter portion of the photoresist 14, 1
6... Protection for forming emitter electrode and sidewall of emitter region, 16-a... Protective film 1
The emitter electrode and the sidewall of the emitter region formed from 6. Name of agent: Patent attorney Toshio Nakao and one other person Figure 1! -11 board 16cL-11 flight J2 wall No. 2 Figure 3 Figure 4 Figure 8-m-Emi So9 skin I pole ball Tsuta happy 5 Figure 6

Claims (7)

【特許請求の範囲】[Claims] (1)バイポーラトランジスタのエミッタとコレクタの
うち、少くともエミッタとしてベースよりもバンドギャ
ップの大きい半導体材料を用い、エミッタを上方に設け
たヘテロ接合バイポーラトランジスタを、基板の上にエ
ピタキシー形成した多層構造材料から形成する製造方法
において、エミッタ上部に設けられた高ドープの半導体
材料層もしくはエミッタと前記高ドープ層との層状構造
からなるストライプ状の突起であって、前記ストライプ
状突起の伸長方向に沿った側面の両側が実質的に垂直か
、片方が実質的に垂直で他方が逆メサ状か、もしくは両
方が逆メサ状となり、かつ、前記ストライプ状突起の上
部の全面を覆い、かつ、前記ストライプ状突起の少くと
も伸長方向に沿った両側にカサ状に突出したエミッタ電
極金属を有する前記のストライプ状突起を形成する工程
もしくは前記工程のあと、前記材料の上面をエミッタ電
極、ベース電極およびヘテロ接合バイポーラトランジス
タ形成材料に対して選択的に除去できる材料からなる保
護膜で覆い、かつ、異方性のドライエッチング法を用い
て、エミッタ電極金属の上面とベース電極取り出し領域
の上面を除去して、エミッタ電極金属の側壁と前記上面
に突出したエミッタ部分の側壁に前記材料からなる保護
膜を形成する工程と、外部ベース領域を形成する工程と
、上方向からベース電極金属を蒸着し、前記エミッタ電
極金属のカサもしくはエミッタ電極金属と前記側壁から
なるカサの直下の周辺部にベース電極を形成する工程と
を少くとも有することを特徴とするヘテロ接合バイポー
ラトランジスタの製造方法。
(1) A multilayer structure material in which a heterojunction bipolar transistor in which the emitter and collector of a bipolar transistor are formed using a semiconductor material with a larger bandgap than the base at least as the emitter, and the emitter is provided above by epitaxy on a substrate. A highly doped semiconductor material layer provided on the top of the emitter or a striped protrusion formed of a layered structure of the emitter and the highly doped layer, the striped protrusion extending along the extending direction of the striped protrusion. Both sides of the side surface are substantially vertical, one side is substantially vertical and the other side is in an inverted mesa shape, or both sides are in an inverted mesa shape, and the striped projection covers the entire upper part of the striped protrusion, and After the step of forming the striped protrusion having the emitter electrode metal protruding like a umbrella on both sides of the protrusion at least along the extension direction, or after the step, the upper surface of the material is formed into an emitter electrode, a base electrode and a heterojunction bipolar. The emitter is covered with a protective film made of a material that can be selectively removed with respect to the transistor forming material, and the upper surface of the emitter electrode metal and the upper surface of the base electrode extraction area are removed using an anisotropic dry etching method. forming a protective film made of the material on the sidewalls of the electrode metal and the sidewalls of the emitter portion protruding from the upper surface; forming an external base region; depositing the base electrode metal from above; 1. A method for manufacturing a heterojunction bipolar transistor, comprising at least the step of forming a base electrode in a peripheral area immediately below the umbrella or emitter electrode metal and the side wall.
(2)エミッタ電極金属を、エミッタの大きさにリフト
オフ形成するか、もしくはエミッタ電極金属を全面に蒸
着しエミッタ周辺部分をエッチングにより除去して形成
し、前記エミッタ電極をマスクとしてエッチングし、ス
トライプ状突起領域を形成することを特徴とする特許請
求の範囲第(1)項記載のヘテロ接合バイポーラトラン
ジスタの製造方法。
(2) The emitter electrode metal is formed by lift-off to the size of the emitter, or the emitter electrode metal is deposited on the entire surface and the surrounding area of the emitter is removed by etching, and the emitter electrode is etched using the emitter electrode as a mask to form a striped shape. A method for manufacturing a heterojunction bipolar transistor according to claim 1, characterized in that a protruding region is formed.
(3)多層構造材料として、<001>方向にエピタキ
シー成長したジンクブレンド型材料もしくはジンクブレ
ンド型材料とダイヤモンド型材料からなる多層構造材料
を用い、ストライプ状突起の伸長方向を前記多層構造材
料の面内の <100>方向または<110>方向に設け、かつ、側
壁を形成する保護膜として酸化シリコンもしくは窒化シ
リコン薄膜を用いることを特徴とする特許請求の範囲第
(2)項記載のヘテロ接合バイポーラトランジスタの製
造方法。
(3) As the multilayer structure material, use a zinc blend type material epitaxially grown in the <001> direction or a multilayer structure material consisting of a zinc blend type material and a diamond type material, and align the extension direction of the striped protrusions with the surface of the multilayer structure material. The heterojunction bipolar according to claim (2), characterized in that a silicon oxide or silicon nitride thin film is used as a protective film provided in the <100> direction or <110> direction and forming the side walls. Method of manufacturing transistors.
(4)エミッタ領域となる部分に前記ヘテロ接合バイポ
ーラトランジスタ形成材料に対して選択的に除去でき、
かつ、下地材料のエッチング液に実質的に侵されない材
料からなる仮のエミッタを設け、前記仮のエミッタをマ
スクとしてエッチングしたあと、フォトレジストで全面
を覆いドライエッチングにより仮のエミッタ上部を露出
せしめ、ついで、仮のエミッタを除去し、除去したあと
にエミッタ電極金属をリフトオフ形成することを特徴と
する特許請求の範囲第(1)項記載のヘテロ接合バイポ
ーラトランジスタの製造方法。
(4) selectively removing the material for forming the heterojunction bipolar transistor in a portion that will become an emitter region;
and providing a temporary emitter made of a material that is not substantially corroded by the etching solution of the underlying material, etching the temporary emitter as a mask, and then covering the entire surface with photoresist and exposing the upper part of the temporary emitter by dry etching; The method for manufacturing a heterojunction bipolar transistor according to claim 1, wherein the temporary emitter is removed, and after the removal, the emitter electrode metal is formed by lift-off.
(5)多層構造材料として<001>方向にエピタキシ
ー成長したジンクブレンド型材料もしくはジンクブレン
ド型材料とダイヤモンド型材料からなる多層構造材料を
用い、ストライプ状突起の伸長方向を前記多層構造材料
の面内の <100>方向または<110>方向に設け、かつ、側
壁を形成する保護膜として酸化シリコンもしくは窒化シ
リコンを用いることを特徴とする特許請求の範囲第(4
)項記載のヘテロ接合バイポーラトランジスタの製造方
法。
(5) As a multilayer structure material, use a zinc blend material epitaxially grown in the <001> direction or a multilayer structure material consisting of a zinc blend material and a diamond material, and align the extension direction of the striped protrusions within the plane of the multilayer structure material. Claim (4) characterized in that silicon oxide or silicon nitride is used as a protective film provided in the <100> direction or <110> direction and forming the sidewall.
) A method for manufacturing a heterojunction bipolar transistor according to item 1.
(6)多層構造材料として、<001>方向にエピタキ
シー成長したジンクブレンド型材料もしくはジンクブレ
ンド型材料とダイヤモンド型材料からなる多層構造材料
を用い、ストライプ状突起の伸長方向を前記多層構造材
料の面内の <110>方向または<100>方向に設けることを特
徴とする特許請求の範囲第(1)項記載のヘテロ接合バ
イポーラトランジスタの製造方法。
(6) As the multilayer structure material, use a zinc blend type material epitaxially grown in the <001> direction or a multilayer structure material consisting of a zinc blend type material and a diamond type material, and set the extension direction of the striped projections to the surface of the multilayer structure material. The method for manufacturing a heterojunction bipolar transistor according to claim (1), wherein the heterojunction bipolar transistor is provided in the <110> direction or the <100> direction.
(7)側壁を形成する保護膜として、酸化シリコンもし
くは窒化シリコン薄膜を用いることを特徴とする特許請
求の範囲第(1)項記載のヘテロ接合バイポーラトラン
ジスタの製造方法。
(7) A method for manufacturing a heterojunction bipolar transistor according to claim (1), characterized in that a silicon oxide or silicon nitride thin film is used as the protective film forming the sidewall.
JP19329486A 1986-04-01 1986-08-19 Manufacture of heterojunction bipolar transistor Pending JPS6348863A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP19329486A JPS6348863A (en) 1986-08-19 1986-08-19 Manufacture of heterojunction bipolar transistor
DE3751972T DE3751972T2 (en) 1986-04-01 1987-03-31 Bipolar transistor
DE87302784T DE3788527T2 (en) 1986-04-01 1987-03-31 Bipolar transistor and its manufacturing process.
EP87302784A EP0240307B1 (en) 1986-04-01 1987-03-31 Bipolar transistor and method of producing the same
EP93107043A EP0558100B1 (en) 1986-04-01 1987-03-31 Bipolar transistor
US07/420,656 US4965650A (en) 1986-04-01 1989-10-11 Bipolar transistor and method of producing the same
US07/549,589 US5166081A (en) 1986-04-01 1990-06-27 Method of producing a bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19329486A JPS6348863A (en) 1986-08-19 1986-08-19 Manufacture of heterojunction bipolar transistor

Publications (1)

Publication Number Publication Date
JPS6348863A true JPS6348863A (en) 1988-03-01

Family

ID=16305520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19329486A Pending JPS6348863A (en) 1986-04-01 1986-08-19 Manufacture of heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JPS6348863A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235342A (en) * 1989-03-08 1990-09-18 Matsushita Electric Ind Co Ltd Hetero junction bipolar transistor and its manufacture
JPH09102504A (en) * 1995-06-06 1997-04-15 He Holdings Inc Dba Hughes Electron Self alignment submicron heterojunction bipolar transistor and its preparation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039076A (en) * 1973-08-08 1975-04-10
JPS59210669A (en) * 1982-09-17 1984-11-29 フランス国 Hetero junction bipolar semiconductor device and method of producing same
JPS61147571A (en) * 1984-12-21 1986-07-05 Toshiba Corp Manufacture of hetero junction bipolar transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039076A (en) * 1973-08-08 1975-04-10
JPS59210669A (en) * 1982-09-17 1984-11-29 フランス国 Hetero junction bipolar semiconductor device and method of producing same
JPS61147571A (en) * 1984-12-21 1986-07-05 Toshiba Corp Manufacture of hetero junction bipolar transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02235342A (en) * 1989-03-08 1990-09-18 Matsushita Electric Ind Co Ltd Hetero junction bipolar transistor and its manufacture
JPH09102504A (en) * 1995-06-06 1997-04-15 He Holdings Inc Dba Hughes Electron Self alignment submicron heterojunction bipolar transistor and its preparation

Similar Documents

Publication Publication Date Title
US4965650A (en) Bipolar transistor and method of producing the same
JPS6348863A (en) Manufacture of heterojunction bipolar transistor
JPS63202067A (en) Manufacture of semiconductor device
JPS63202963A (en) Heterojunction bipolar transistor and manufacture thereof
JPH04275433A (en) Manufacture of semiconductor device
JPH0654780B2 (en) Heterojunction bipolar transistor
JPS6348862A (en) Manufacture of heterojunction bipolar transistor
JPH10178021A (en) Heterobipolar transistor and manufacture thereof
JPS62232159A (en) Heterojunction bipolar transistor and manufacture thereof
JPH10303214A (en) Hetero bipolar type semiconductor device and its manufacture
JPS63138774A (en) Manufacture of hetero junction bipolar transistor
JPH031542A (en) Manufacture of bipolar transistor
JPH0648687B2 (en) Method of manufacturing heterojunction bipolar transistor
JPH0571171B2 (en)
JPH02188964A (en) Semiconductor device and manufacture thereof
JPH0648688B2 (en) Method of manufacturing heterojunction bipolar transistor
JPS62264664A (en) Hetero junction bipolar transistor and manufacture thereof
JPS63138775A (en) Manufacture of hetero junction bipolar transistor
JPH07120659B2 (en) Method for manufacturing heterojunction bipolar transistor
JPH0645345A (en) Emitter electrode lead-out wiring and its manufacture
JPH02235340A (en) Hetero junction bipolar transistor and its manufacture
JPH0897229A (en) Manufacture of semiconductor device
JPH07120660B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPS62264665A (en) Manufacture of hetero junction bipolar transistor
JPS60226177A (en) Manufacture of heterojunction bipolar transistor