JPH0648688B2 - Method of manufacturing heterojunction bipolar transistor - Google Patents

Method of manufacturing heterojunction bipolar transistor

Info

Publication number
JPH0648688B2
JPH0648688B2 JP19329286A JP19329286A JPH0648688B2 JP H0648688 B2 JPH0648688 B2 JP H0648688B2 JP 19329286 A JP19329286 A JP 19329286A JP 19329286 A JP19329286 A JP 19329286A JP H0648688 B2 JPH0648688 B2 JP H0648688B2
Authority
JP
Japan
Prior art keywords
collector
forming
mask
layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19329286A
Other languages
Japanese (ja)
Other versions
JPS6348861A (en
Inventor
雅紀 稲田
和生 江田
順道 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19329286A priority Critical patent/JPH0648688B2/en
Publication of JPS6348861A publication Critical patent/JPS6348861A/en
Publication of JPH0648688B2 publication Critical patent/JPH0648688B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ヘテロ接合バイポーラトランジスタ(以下HBTと称
す)の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a heterojunction bipolar transistor (hereinafter referred to as HBT), which is promising as an ultra-high speed / ultra high frequency transistor.

従来の技術 近年、バイポーラトランジスタ(以下BTと称す)のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたHBTは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。
2. Description of the Related Art In recent years, HBT using a semiconductor material having a bandgap larger than that of a base as an emitter of a bipolar transistor (hereinafter referred to as BT) has been extensively studied as one of the promising candidates for an ultra-high speed / ultra high frequency transistor. I am sorry.

第2図は従来のHBTの製造方法を示す。FIG. 2 shows a conventional HBT manufacturing method.

1は基板、2はエミッタのオーミックコンタクトの形成
を容易にするためのエミッタと同型の高ドープの半導体
材料層、2−aはエミッタ電極取り出し領域、3はエミ
ッタ領域を形成するための半導体材料層、3−aはエミ
ッタ領域、3−bはエミッタ周辺部の半絶縁性領域、4
はベース領域を形成するための半導体材料層、4−aは
ベース領域、4−bはベース電極を取り出すための外部
ベース領域、5はコレクタ領域を形成するための半導体
材料層、5−aはコレクタ領域、6はコレクタのオーミ
ックコンタクトの形成を容易にするためのコレクタと同
型の高ドープの半導体材料層、6−aはコレクタ領域上
部のキャップ層、7はHBTを形成するもとになるエピ
タキシ−形成した多層構造材料、8はコレクタ電極、9
はベース電極、10はエミッタ電極、16はエミッタを
形成するための層に不純物を導入して微小なエミッタを
形成するためのマスク層である。
1 is a substrate, 2 is a highly-doped semiconductor material layer of the same type as the emitter for facilitating formation of an ohmic contact of the emitter, 2-a is an emitter electrode extraction region, and 3 is a semiconductor material layer for forming the emitter region , 3-a is an emitter region, 3-b is a semi-insulating region around the emitter, 4
Is a semiconductor material layer for forming a base region, 4-a is a base region, 4-b is an external base region for taking out a base electrode, 5 is a semiconductor material layer for forming a collector region, and 5-a is A collector region, 6 is a highly doped semiconductor material layer of the same type as the collector for facilitating the formation of an ohmic contact of the collector, 6-a is a cap layer above the collector region, and 7 is an epitaxy from which HBT is formed. -Formed multilayer structure material, 8 is collector electrode, 9
Is a base electrode, 10 is an emitter electrode, and 16 is a mask layer for introducing impurities into a layer for forming an emitter to form a minute emitter.

基板1の上にエピタキシー形成した多層構造材料7(第
2図(a))を用いて、第2図(b)のようにエミッタを形成
する層に不純物を導入し微小なエミッタを形成する。つ
いで、フオトリソグラフィーとエッチングにより、第2
図(c)に示すように、6−aと5−aからなるコレクタ
領域、4−aと4−bからなるベース領域、エミッタ領
域3−b、エミッタ電極取り出し領域2−aを有する構
造とする。ついで、第2図(d)のように、コレクタ電極
8,ベース電極9,エミッタ電極10を形成する。
Using the multilayer structure material 7 (FIG. 2 (a)) epitaxially formed on the substrate 1, impurities are introduced into the layer forming the emitter as shown in FIG. 2 (b) to form a minute emitter. Then, by photolithography and etching, the second
As shown in FIG. 2C, a structure having a collector region composed of 6-a and 5-a, a base region composed of 4-a and 4-b, an emitter region 3-b, and an emitter electrode extraction region 2-a. To do. Then, as shown in FIG. 2D, a collector electrode 8, a base electrode 9, and an emitter electrode 10 are formed.

以上のように構成されたHBTについて、その動作につ
いて説明する。
The operation of the HBT configured as above will be described.

HBTの高速動作の指標であるfおよびfは次のよ
うに表わされる。
The f t and f m, which are indexes of the high-speed operation of the HBT, are expressed as follows.

ここに、τ(エミッタ空乏層走向時間)=y(C
BC+CEB+CPB)、τ(ベース走向時間)=W
/πD、τ(コレクタ空乏層走向時間)=W
/2Vs、τCC(コレクタ空乏層充電時間)=(R
EE+R)(CBC+CPC)、Rはベース抵抗、
BCはベース・コレクタ間容量、CEBはベース・エ
ミッタ間容量、CPBはベース層浮遊容量、CPCはコ
レクタ層浮遊容量、Wはベース層の厚さ、Dはベー
ス層拡散係数、Wはコレクタ空乏層の厚さ、Vsはコ
レクタ走向速度、REEはエミッタコンタクト抵抗、R
はコレクタ抵抗である。
Where τ B (emitter depletion layer strike time) = y E (C
BC + C EB + C PB ), τ B (base running time) = W
B 2 / πD B , τ C (collector depletion layer strike time) = W C
2 / 2Vs, τ CC (collector depletion layer charging time) = (R
EE + R C ) (C BC + C PC ), R B is the base resistance,
C BC is the base-collector capacitance, C EB is the base-emitter capacitance, C PB base layer stray capacitance, C PC is the collector layer stray capacitance, W B is the base layer thickness, D B is the base layer diffusion coefficient , W C is the thickness of the collector depletion layer, Vs is the collector strike speed, R EE is the emitter contact resistance, R
C is a collector resistance.

HBTはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク(npn型の場合)がおさえられる
ので、通常のBTと反対にベースを高ドープ、エミッタ
とコレクタを低ドープにすることができる。このことに
よりトランジスタの高速・高周波化にとって重要なベー
ス抵抗Rの低減をはかることができるのでfが大き
くなる。さらに、一般にBTにおいてはCEB,CBC
は接合容量のドーピングによる因子CEB(n,h),
BC(n,h)と接合面積AEB,ABCとの積で表
わされる。HBTでは、エミッタとコレクタが低ドー
プ、ベースが高ドープとなっているため、CEB(n,
h)、CBC(n,h)は、エミッタ・コレクタのドー
ピングにのみ依存しCEB,CBCは次のようになる。
The HBT suppresses the leakage of holes from the base to the emitter (in the case of npn type) by using a semiconductor material having a bandgap larger than that of the base as an emitter. The collector can be lightly doped. This makes it possible to reduce the base resistance R B , which is important for increasing the speed and frequency of the transistor, and thus f m becomes large. Furthermore, in general, in BT, C EB , C BC
Is the factor C EB (n, h) due to the doping of the junction capacitance,
It is represented by the product of C BC (n, h) and the junction areas A EB and A BC . In HBT, since the emitter and collector are lightly doped and the base is heavily doped, C EB (n,
h) and C BC (n, h) depend only on the emitter-collector doping, and C EB and C BC are as follows.

従って、HBTでは通常のBTに比べてCEB,CBC
が小さくなるのでτ,τCCが小さくなり、fの増
大が可能となる。また、CEBが小さくなるので前記し
たRが小さいことと合わせてfを大きくすることが
可能となる。
Therefore, in HBT, C EB and C BC are higher than those in normal BT .
Becomes smaller, τ E and τ CC become smaller, and f t can be increased. Further, since C EB is small, it is possible to increase f m together with the fact that R B is small.

このように、HBTはヘテロ構造に基づく理由により本
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかることが重要となる。たとえば、従来例
のように、コレクタを上側にした構造にして、微小なコ
レクタを形成し、ベース・コレクタ間接合面積ABC
小さくすることによりCBCを小さくし、これによりf
の増大をはかること、さらに、エミッタを形成する層
に不純物を導入して微小エミッタを形成してベース・エ
ミッタ接合面積AEBを小さくしてCEBを小さくし、
これによりfを大きくし、ひいてはfを大きくする
ことが非常に重要となる。
Thus, HBTs are inherently advantageous for speed-up due to their heterostructure-based reasons. However, in order to further increase the speed, in addition to this, it is important to miniaturize the device structure. For example, as in the conventional example, a structure in which the collector is on the upper side is formed, a minute collector is formed, and the junction area A BC between the base and the collector is reduced to reduce C BC.
In order to increase m , further, impurities are introduced into the layer forming the emitter to form a minute emitter to reduce the base-emitter junction area A EB to reduce C EB ,
This makes it very important to increase f t , and thus f m .

発明が解決しようとする問題点 しかしながら、第2図のような製造方法では、微細なマ
スクを用いてコレクタを形成する層に不純物を導入する
ことにより微細なエミッタを形成し、CBCを小さくす
ることができるが、このマスクをのぞいて微小なコレク
タ部分に別の微細な二枚のマスクを用いてコレクタとコ
レクタ電極を形成する必要があるため、プロセスが極め
て難しく、かつ、マスク合わせの難しさから歩留りが悪
くなるという問題点があった。
Problems to be Solved by the Invention However, in the manufacturing method as shown in FIG. 2, a fine mask is used to introduce impurities into a layer forming a collector to form a fine emitter to reduce C BC . However, except for this mask, it is necessary to form the collector and the collector electrode by using another two fine masks on the minute collector part, so that the process is extremely difficult and the mask alignment is difficult. Therefore, there is a problem that the yield is deteriorated.

本発明は、上記問題点に鑑み、一枚のマスクを用いて、
エミッタを形成する層に不純物を導入して微細なエミッ
タを形成することと、コレクタ電極の形成がセルフアラ
インで行うことのできる、プロセス上極めて有効なHB
Tの新しい製造方法を提供しようとするものである。
In view of the above problems, the present invention uses one mask,
An extremely effective HB in which a fine emitter can be formed by introducing impurities into a layer forming an emitter and a collector electrode can be formed by self-alignment.
It is intended to provide a new manufacturing method of T.

問題点を解決するための手段 上記問題点を解決するために、本発明のHBTの製造方
法では、HBT形成のもとになるエピタキシー形成した
多層構造材料の上に保護層を形成し、前記保護層の上に
コレクタに対応する部分にマスク材料層を形成し、か
つ、前記マスク材料層をマスクとしてマスクされた部分
の周辺部の前記保護層を除去するかもしくはうすくし
て、前記保護層を少くとも含む仮のコレクタを形成する
工程と、前記仮のコレクタをマスクとして、不純物をエ
ミッタを形成するための材料層に導入して前記仮のコレ
クタの下部のエミッタ領域外の領域のキャリア濃度を減
少する工程と、前記仮のコレクタをマスクとしてベース
電極取り出し領域を形成する工程と、ついで、全面をフ
ォトレジストでコートし、ドライエッチングにより前記
フォトレジストをエッチングして前記コレクタの上部に
形成された仮のコレクタの頭出しを行ったのち、前記仮
のコレクタをエッチングにより除去し、コレクタ周辺部
に残されたフォトレジストを用いてコレクタ電極を蒸着
とリフトオフにより形成する工程、とを少くとも用い
て、微細なエミッタとコレクタ電極の形成が一枚のマス
クによりセルフアラインで形成できるようにする。
Means for Solving the Problems In order to solve the above problems, in the method for manufacturing an HBT according to the present invention, a protective layer is formed on an epitaxy-formed multilayer structure material which is a source of HBT formation, and the protection is performed. A mask material layer is formed on a portion of the layer corresponding to the collector, and the protective layer around the masked portion is removed or thinned by using the mask material layer as a mask to form the protective layer. Forming a temporary collector that includes at least, and using the temporary collector as a mask, introducing impurities into the material layer for forming the emitter to reduce the carrier concentration in a region outside the emitter region below the temporary collector. And a step of forming a base electrode take-out region using the temporary collector as a mask. Then, the entire surface is coated with photoresist and dry etching is performed. After the photoresist is etched to locate the temporary collector formed on the collector, the temporary collector is removed by etching, and the photoresist remaining on the periphery of the collector is used to collect the collector. By using at least the step of forming electrodes by vapor deposition and lift-off, fine emitter and collector electrodes can be formed in a self-aligned manner with a single mask.

作用 本発明のHBTの製造方法では、微細なサイズのHBT
でも微細なエミッタの形成とコレクタ電極の形成が一枚
のマスクを用いてセルフアラインにより形成できる。こ
のため、従来、微細なエミッタの形成とコレクタおよび
コレクタ電極の形成を別々のマスクを用いて行っていた
プロセスが著しく容易になる。また、この発明ではコレ
クタ電極がコレクタ上部の全面を覆うため、従来と同じ
サイズのコレクタでも電極とコレクタとの接触面積が著
しく増加し、これにより電極のコンタクト抵抗が従来に
比べて小さくなる。このため、fが大きくなり、かつ
大きくなるfと微小なエミッタの形成による小さなC
BCとからfを著しく大きくすることができる。
Action In the method for producing HBT of the present invention, HBT having a fine size is used.
However, the fine emitter and collector electrodes can be formed by self-alignment using a single mask. For this reason, the process which has conventionally been performed using separate masks for forming a fine emitter and forming a collector and a collector electrode becomes remarkably easy. Further, in the present invention, since the collector electrode covers the entire surface of the upper part of the collector, the contact area between the electrodes is significantly increased even in the collector having the same size as the conventional one, and the contact resistance of the electrode becomes smaller than that in the conventional one. Therefore, f t is increased, and larger f t and a small C due to formation of minute emitters
It is possible to significantly increase the f m and a BC.

実施例 以下本発明の一実施例のヘテロ接合バイポーラトランジ
スタ(HBT)の製造方法について図面を参照しながら
説明する。
Example A method for manufacturing a heterojunction bipolar transistor (HBT) according to an example of the present invention will be described below with reference to the drawings.

第1図は、本発明のHBTの製造方法の一例である。第
1図(a)に示すように、(001)GaAs基板1の上
に、エミッタのオーミックコンタクトの形成を容易にす
るためのエミッタと同型の高ドープのGaAs(n
GaAs)層2、エミッタ領域を形成するためのn型の
AlGa1−xAs(N−AlGa1−xAs)層
3、ベース領域を形成するためのP型のGaAs(p−
GaAs)層4、コレクタ領域を形成するためのn型の
GaAs(n−GaAs)層5、コレクタのオーミック
コンタクトの形成を容易にするための高ドープのn型の
GaAs(n−GaAs)層6をこの順序にエピタキ
シー形成し、多層構造材料7を形成する。ついで、第1
図(b)に示すように、SiOxからなる保護層を設け、
その上にコレクタに対応する部分にAlからなるマスク
層12をリフトオフもしくはエッチングにより形成す
る。ついで、マスク層12をマスクとして保護層12を
ドライエッチングし、保護層11とマスク層12からな
る仮のコレクタ13を第1図(c)のように形成する。つ
いで、仮のコレクタをマスクとして、第1図(d)のよう
に、酸素イオンをエミッタを形成するための層3にイオ
ン注入し、仮のコレクタ13の下部の領域外3−bを半
絶縁性化し、仮のコレクタと実質的に同じサイズの微小
なエミッタ3−aを形成し、ついで、熱処理を行ってイ
オン注入によって損傷を受けた外部ベース領域4−bの
結晶性の回復を行う。ついで、第1図(e)に示すよう
に、仮のコレクタ13をマスクとしてエッチングし外部
ベース領域4−bを露出する。ついで、第1図(f)のよ
うにフォトレジストでコートし、第1図(g)のようにド
ライエッチングにより仮のコレクタ13の頭出しを行
う。ついで、第1図(h)のように、仮のコレクタ13を
エッチングにより除去し、コレクタのキャップ層6−a
を露出し、凹み15を形成する。ついで、第1図(i)の
ように、コレクタ電極金属を蒸着とリフトオフにより形
成する。ついで、第1図(j)のように、フォトリソグラ
フィーとエッチングにより、HBTデバイス構造を形成
し、コレクタ電極8、ベース電極9、エミッタ電極10
を形成する。
FIG. 1 is an example of a method for manufacturing the HBT of the present invention. As shown in FIG. 1 (a), a highly doped GaAs (n + −) of the same type as the emitter for facilitating the formation of the ohmic contact of the emitter is formed on the (001) GaAs substrate 1.
GaAs) layer 2, the n-type to form the emitter region Al x Ga 1-x As ( N-Al x Ga 1-x As) layer 3, the P-type for forming the base region GaAs (p-
GaAs) layer 4, n-type GaAs (n-GaAs) layer 5 for forming a collector region, and highly-doped n-type GaAs (n + -GaAs) layer for facilitating the formation of a collector ohmic contact. 6 is epitaxially formed in this order to form a multilayer structure material 7. Then, the first
As shown in FIG. (B), a protective layer made of SiOx is provided,
A mask layer 12 made of Al is formed on the portion corresponding to the collector by lift-off or etching. Then, the protective layer 12 is dry-etched using the mask layer 12 as a mask, and a temporary collector 13 composed of the protective layer 11 and the mask layer 12 is formed as shown in FIG. 1 (c). Then, using the temporary collector as a mask, oxygen ions are ion-implanted into the layer 3 for forming the emitter as shown in FIG. 1 (d), and the outside of the temporary collector 13 outside the region 3-b is semi-insulated. The micro emitters 3a are formed to be substantially the same size as the temporary collector, and then heat treatment is performed to recover the crystallinity of the external base region 4-b damaged by the ion implantation. Then, as shown in FIG. 1 (e), the external base region 4-b is exposed by etching using the temporary collector 13 as a mask. Then, as shown in FIG. 1 (f), a photoresist is coated, and as shown in FIG. 1 (g), the temporary collector 13 is tentatively found by dry etching. Then, as shown in FIG. 1 (h), the temporary collector 13 is removed by etching, and the cap layer 6-a of the collector is removed.
Is exposed to form a recess 15. Then, as shown in FIG. 1 (i), a collector electrode metal is formed by vapor deposition and lift-off. Then, as shown in FIG. 1 (j), an HBT device structure is formed by photolithography and etching, and a collector electrode 8, a base electrode 9, and an emitter electrode 10 are formed.
To form.

実施例においては、保護層としてSiOxを用いている
がこれに限るものではない。要は、イオン注入後の熱処
理により下地の半導体材料と反応せず、下地の半導体材
料に対して選択的に除去できる材料であればよい。実施
例に示したSiOxやSiNxは下地の種々の半導体材
料に対して用いることができる。実施例に示したよう
な、下地がGaAsの場合には、AlGa1−x
s,Ge,Siなどを保護層として用いることができ
る。これらの保護層は、下地が化合物半導体材料の場合
にはかなり広く用いることができる。下地がGeやSi
などの半導体材料の場合には、化合物半導体材料を保護
層としてかなり広く用いることができる。
In the embodiment, SiOx is used as the protective layer, but the protective layer is not limited to this. In short, any material that does not react with the underlying semiconductor material by the heat treatment after ion implantation and can be selectively removed with respect to the underlying semiconductor material may be used. The SiOx and SiNx shown in the examples can be used for various semiconductor materials of the base. In the case where the underlying layer is GaAs as shown in the examples, Al x Ga 1-x A
s, Ge, Si, etc. can be used as the protective layer. These protective layers can be used quite widely when the base is a compound semiconductor material. The base is Ge or Si
In the case of a semiconductor material such as, a compound semiconductor material can be widely used as a protective layer.

実施例においては、マスク層としてAlを用いている
が、これ以外にも種々の金属を用いることができる。マ
スク層は、イオン注入のマスクとして働くとともに、保
護層からなる仮のコレクタを形成する際のマスクとし
て、また、保護層材料が下地の半導体材料のエッチング
液に侵される材料の場合には、下地材料のエッチングに
おけるマスクとしての役割を果すので、下地材料と保護
層材料に合った材料を選ぶ必要がある。たとえば、Au
系材料は、種々の材料の場合にも適用できる。また、マ
スク材料としては、金属だけでなく、上記条件を満たす
材料であればよい。
Although Al is used as the mask layer in the examples, various metals other than this can be used. The mask layer serves as a mask for ion implantation, as a mask for forming a temporary collector made of a protective layer, and when the protective layer material is a material that is attacked by an etching solution of the underlying semiconductor material, Since it plays a role as a mask in etching the material, it is necessary to select a material suitable for the base material and the protective layer material. For example, Au
The system material can also be applied to various materials. Further, the mask material is not limited to metal, and any material satisfying the above conditions may be used.

実施例においては、仮のコレクタの周辺部のSiOxを
すべて除いているが、必ずしもその必要はない。周辺部
のSiOxを少し残しておいて、イオン注入やその後の
熱処理における表面保護層として利用し、その後取り除
くことも勿論できる。
In the embodiment, all SiOx in the peripheral portion of the temporary collector is removed, but it is not always necessary. It is of course possible to leave a small amount of SiOx in the peripheral portion, use it as a surface protective layer in ion implantation and subsequent heat treatment, and then remove it.

実施例においては、多層構造材料7の状態でイオン注入
を行っているが、これに限るものではない。コレクタを
形成するための層5の一部もしくは全体が残っている状
態、もしくはベースを形成するための層4を露出した状
態でイオン注入を行うこともできる。コレクタを形成す
るための層5の一部もしくは全体が残っている状態でイ
オン注入を行う場合には、注入後にコレクタを形成する
ための層5をエッチングにより除去するか、もしくは、
コレクタを形成するための層5に仮のコレクタをマスク
としてマスク周辺部に不純物を導入してベースと同型の
キャリアを有する領域にかえればよい。
In the embodiment, the ion implantation is performed in the state of the multilayer structure material 7, but it is not limited to this. Ion implantation can also be performed with part or all of the layer 5 for forming the collector remaining, or with the layer 4 for forming the base exposed. When the ion implantation is performed with part or all of the layer 5 for forming the collector remaining, the layer 5 for forming the collector is removed by etching after the implantation, or
In the layer 5 for forming the collector, impurities may be introduced into the peripheral portion of the mask using the temporary collector as a mask to replace the region with carriers of the same type as the base.

実施例においては、不純物の導入法としてイオン注入法
を用いているが、拡散法を用いることもできる。
In the embodiment, the ion implantation method is used as the impurity introduction method, but the diffusion method can also be used.

発明の効果 以上のように、本発明のHBTの製造方法では、HBT
形成のもとになるエピタキシー形成した多層構造材料の
上に保護層を形成し、前記保護層の上にコレクタに対応
する部分にマスク材料層を形成し、かつ、前記マスク材
料層をマスクとしてマスクされた部分の周辺部の保護層
を除去するかもしくはうすくして、前記保護層を少くと
も含む仮のコレクタを形成する工程と、前記仮のコレク
タをマスクとして、不純物をエミッタを形成するための
材料層に導入して前記仮のコレクタを形成するための材
料層に導入して前記仮のコレクタの下部のエミッタ領域
外のキャリア濃度を減少する工程と、前記仮のコレクタ
をマスクとしてベース電極取り出し領域を形成する工程
と、ついで、全面をフォトレジストでコートし、ドライ
エッチングにより前記フォトレジストをエッチングして
前記コレクタの上部に形成された仮のコレクタの頭出し
を行ったのち、前記仮のコレクタをエッチングにより除
去し、コレクタ周辺部に残されたフォトレジストを用い
てコレクタ電極を蒸着とリフトオフにより形成する工
程、とを少くとも用いて、微細なエミッタとコレクタ電
極の形成が一枚のマスクによりセルフアラインで形成で
きるようになっている。
EFFECTS OF THE INVENTION As described above, according to the method for producing an HBT of the present invention, the HBT
A protective layer is formed on the epitaxy-formed multi-layered structure material, which is the source of the formation, a mask material layer is formed on the protective layer at a portion corresponding to the collector, and the mask material layer is used as a mask. Removing or thinning the protective layer in the peripheral portion of the exposed portion to form a temporary collector including at least the protective layer; and using the temporary collector as a mask to form an emitter of impurities. Introducing into the material layer to form the temporary collector to reduce the carrier concentration outside the emitter region below the temporary collector, and with the temporary collector as a mask The step of forming a region, and then coating the entire surface with a photoresist and etching the photoresist by dry etching to form an area above the collector. After the cueing of the provisional collector formed in step 1) is performed, the provisional collector is removed by etching, and the collector electrode is formed by vapor deposition and lift-off using the photoresist left in the peripheral portion of the collector. At least the fine emitter and collector electrodes can be formed in a self-aligned manner using a single mask.

これにより、従来、微小なエミッタの形成とコレクタお
よびコレクタ電極の形成を別々の三枚のマスクを用いて
行っていたために、マスク合わせが難しく、歩留りが悪
かったプロセスが、一枚のマスクで行えるためにプロセ
スが著しく容易になり、かつ、歩留りが著しく向上す
る。これにより、エミッタ,コレクタともに微小なHB
Tが形成でき、HBTのf,fの増大に著しく効果
がある。
As a result, conventionally, the formation of the minute emitter and the formation of the collector and the collector electrode have been performed using three separate masks, so that mask alignment is difficult and the process with poor yield can be performed with one mask. Therefore, the process is remarkably facilitated and the yield is remarkably improved. As a result, both the emitter and collector have a small HB
T can be formed, which is remarkably effective in increasing f t and f m of HBT.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のHBTの製造方法を示す工程図、第2
図は従来のHBTの製造方法を示す工程図である。 1……基板、2……エミッタのオーミックコンタクトの
形成を容易にするための高ドープ層、2−a……エミッ
タ電極取り出し領域、3……エミッタ領域を形成するた
めの半導体材料層、3−a……エミッタ領域、3−b…
…エミッタ周辺部の半絶縁性領域、4……ベース領域を
形成するための半導体材料層、4−a……ベース領域、
4−b……ベース電極を取り出すための外部ベース領
域、5……コレクタ領域を形成するための半導体材料
層、5−a……コレクタ領域、6……コレクタのオーミ
ックコンタクトの形成を容易にするための高ドープ層、
6−a……コレクタ上部のコレクタキャップ層、7……
エピタキシー形成した多層構造材料、8……コレクタ電
極、9……ベース電極、10……エミッタ電極、11…
…仮のコレクタを形成するための保護層、12……仮の
コレクタの部分のマスク層、13……仮のコレクタ、1
4……フォトレジスト、15……フォトレジスト14中
にコレクタ部分に形成された凹み、16……従来法にお
ける微小エミッタを形成するためのマスク層。
FIG. 1 is a process drawing showing the method for producing an HBT of the present invention, FIG.
The drawings are process diagrams showing a conventional method of manufacturing an HBT. 1 ... Substrate, 2 ... Highly doped layer for facilitating formation of emitter ohmic contact, 2-a ... Emitter electrode extraction region, 3 ... Semiconductor material layer for forming emitter region, 3- a: emitter region, 3-b ...
... Semi-insulating region around emitter, 4 ... Semiconductor material layer for forming base region, 4-a ... Base region,
4-b ... external base region for taking out base electrode, 5 ... semiconductor material layer for forming collector region, 5-a ... collector region, 6 ... facilitating formation of collector ohmic contact Highly doped layer for
6-a ... collector cap layer on top of collector, 7 ...
Multilayer structure material formed by epitaxy, 8 ... Collector electrode, 9 ... Base electrode, 10 ... Emitter electrode, 11 ...
... Protective layer for forming a temporary collector, 12 ... Mask layer in the part of the temporary collector, 13 ... Temporary collector, 1
4 ... Photoresist, 15 ... Recesses formed in the photoresist 14 in the collector portion, 16 ... Mask layer for forming minute emitters in the conventional method.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−210669(JP,A) Extended Abstracts of the 18th(1986 Inte rnational)Conferenc e on SOLID STATE DE VICES AND MATERIALS P.769〜770 1986−8−20 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-59-210669 (JP, A) Extended Abstracts of the 18th (1986 Integrated) Conference on SOLID STATE DE VICES AND MATERIALS P. 769 ~ 770 1986-8-20

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】エミッタとコレクタのうち少くともエミッ
タとしてベースよりもバンドギャップの大きい半導体材
料を用い、前記コレクタを上側に設けたヘテロ接合バイ
ポーラトランジスタを、エミッタを形成するためのバン
ドギャップの大きい半導体材料層、前記ベースを形成す
るための半導体材料層および前記コレクタを形成するた
めの半導体材料層を少くとも含み、この順にエピタキシ
ー形成した多層構造材料から形成する製造方法におい
て、前記多層構造の上に保護層を形成し、前記保護層の
上にコレクタに対応する部分にマスク材料層を形成し、
かつ、前記マスク材料層をマスクとしてマスクされた部
分の周辺部の前記保護層をエッチングして、前記保護層
を含む仮のコレクタを形成する工程と、前記仮のコレク
タをマスクとして前記多層構造材料をエッチングしてベ
ースを形成するための材料層を露出するか、もしくはコ
レクタを形成するための材料層のついた状態で、前記仮
のコレクタをマスクとして不純物をエミッタを形成する
ための層に導入して前記仮のコレクタ下部のエミッタ領
域外の領域のキャリア濃度を減少する工程と、前記コレ
クタを形成するための材料層を残している場合には前記
コレクタ材料層を前記仮のコレクタをマスクとしてエッ
チングして前記ベース材料層を露出するか、もしくは前
記コレクタ材料層を前記仮のコレクタをマスクとして不
純物を導入して前記ベース材料層と同型のキャリアを有
する領域に変える工程と、ついで全面をフォトレジスト
でコートし、ドライエッチングにより前記フォトレジス
トをエッチングして前記コレクタの上部に形成された仮
のコレクタの頭出しを行ったのち、前記仮のコレクタを
エッチングにより除去し、コレクタ周辺部に残されたフ
ォトレジストを用いてコレクタ電極を蒸着とリフトオフ
により形成する工程、とを少くとも有することを特徴と
するヘテロ接合バイポーラトランジスタの製造方法。
1. A semiconductor having a large bandgap for forming an emitter of a heterojunction bipolar transistor in which a semiconductor material having a bandgap larger than that of a base is used as at least one of an emitter and a collector, and the collector is provided on the upper side. In the manufacturing method, which comprises at least a material layer, a semiconductor material layer for forming the base, and a semiconductor material layer for forming the collector, and forming from a multilayer structure material epitaxially formed in this order, A protective layer is formed, and a mask material layer is formed on the protective layer at a portion corresponding to the collector.
And a step of etching the protective layer around the masked portion using the mask material layer as a mask to form a temporary collector including the protective layer; and the multilayer structure material using the temporary collector as a mask. To expose the material layer for forming the base, or with the material layer for forming the collector attached, impurities are introduced into the layer for forming the emitter using the temporary collector as a mask. Then, the step of reducing the carrier concentration in the region outside the emitter region below the temporary collector, and when the material layer for forming the collector is left, the collector material layer is used as a mask for the temporary collector. Before the base material layer is exposed by etching or impurities are introduced into the collector material layer using the temporary collector as a mask. A step of changing to a region having a carrier of the same type as the base material layer, then coating the entire surface with a photoresist, and etching the photoresist by dry etching to locate a temporary collector formed on the collector. After that, the heterojunction bipolar transistor is characterized by at least the steps of removing the temporary collector by etching and forming a collector electrode by vapor deposition and lift-off using the photoresist left in the peripheral portion of the collector. Manufacturing method.
JP19329286A 1986-08-19 1986-08-19 Method of manufacturing heterojunction bipolar transistor Expired - Lifetime JPH0648688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19329286A JPH0648688B2 (en) 1986-08-19 1986-08-19 Method of manufacturing heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19329286A JPH0648688B2 (en) 1986-08-19 1986-08-19 Method of manufacturing heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
JPS6348861A JPS6348861A (en) 1988-03-01
JPH0648688B2 true JPH0648688B2 (en) 1994-06-22

Family

ID=16305488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19329286A Expired - Lifetime JPH0648688B2 (en) 1986-08-19 1986-08-19 Method of manufacturing heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JPH0648688B2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ExtendedAbstractsofthe18th(1986International)ConferenceonSOLIDSTATEDEVICESANDMATERIALSP.769〜7701986−8−20

Also Published As

Publication number Publication date
JPS6348861A (en) 1988-03-01

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US5012318A (en) Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor
JP3137661B2 (en) Method for manufacturing hetero bipolar transistor
JP2851044B2 (en) Method for manufacturing semiconductor device
JPH0648688B2 (en) Method of manufacturing heterojunction bipolar transistor
JPH0648687B2 (en) Method of manufacturing heterojunction bipolar transistor
JPH04275433A (en) Manufacture of semiconductor device
JP2506074B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JP2918275B2 (en) Semiconductor device
JPH0654779B2 (en) Heterojunction bipolar transistor
JPH09246281A (en) Hetero-junction bipolar transistor
JP2841380B2 (en) Heterojunction bipolar transistor
JPH0654780B2 (en) Heterojunction bipolar transistor
JPH031542A (en) Manufacture of bipolar transistor
JPS6381977A (en) Hetero junction bipolar transistor
JP2615983B2 (en) Method for manufacturing heterojunction bipolar transistor
JPS6348863A (en) Manufacture of heterojunction bipolar transistor
JPH0571171B2 (en)
JPH0563012B2 (en)
JPH07120658B2 (en) Method for manufacturing heterojunction bipolar transistor
JPS63107066A (en) Heterojunction type bipolar semiconductor
JPH06291134A (en) Fabrication of heterojunction bipolar transistor
JPH02159037A (en) Manufacture of bipolar transistor
JPH0575169B2 (en)
JPS6182474A (en) Manufacture of hetero junction bipolar transistor