JPH0648687B2 - Method of manufacturing heterojunction bipolar transistor - Google Patents
Method of manufacturing heterojunction bipolar transistorInfo
- Publication number
- JPH0648687B2 JPH0648687B2 JP19329186A JP19329186A JPH0648687B2 JP H0648687 B2 JPH0648687 B2 JP H0648687B2 JP 19329186 A JP19329186 A JP 19329186A JP 19329186 A JP19329186 A JP 19329186A JP H0648687 B2 JPH0648687 B2 JP H0648687B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- mask
- collector
- forming
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ヘテロ接合バイポーラトランジスタ(以下HBTと称
す)の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a heterojunction bipolar transistor (hereinafter referred to as HBT), which is promising as an ultra-high speed / ultra high frequency transistor.
従来の技術 近年、バイポーラトランジスタ(以下BTと称す)のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたHBTは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。2. Description of the Related Art In recent years, HBT using a semiconductor material having a bandgap larger than that of a base as an emitter of a bipolar transistor (hereinafter referred to as BT) has been extensively studied as one of the promising candidates for an ultra-high speed / ultra high frequency transistor. I am sorry.
第2図は従来のHBTの製造方法を示す。FIG. 2 shows a conventional HBT manufacturing method.
1は基板、2はコレクタのオーミックコンタクトの形成
を容易にするためのコレクタと同型の高ドープの半導体
材料層、2−aはコレクタ電極取り出し領域、3はコレ
クタ領域を形成するための半導体材料層、3−aはコレ
クタ領域、3−bはコレクタ周辺部の半絶縁性領域、4
はベース領域を形成するための半導体材料層、4−aは
ベース領域、4−bはベース電極を取り出すための外部
ベース領域、5はエミッタ領域を形成するための半導体
材料層、5−aはエミッタ領域、6はエミッタのオーミ
ックコンタクトの形成を容易にするためのエミッタと同
型の高ドープの半導体材料層、6−aはエミッタ領域上
部のキャップ層、7はHBTを形成するもとになるエピ
タキシ−形成した多層構造材料、8はエミッタ電極、9
はベース電極、10はコレクタ電極、16はコレクタを
形成するための層に不純物を導入して微小なコレクタを
形成するためのマスク層である。1 is a substrate, 2 is a highly doped semiconductor material layer of the same type as the collector for facilitating the formation of an ohmic contact of the collector, 2-a is a collector electrode extraction region, and 3 is a semiconductor material layer for forming the collector region. , 3-a is a collector region, 3-b is a semi-insulating region around the collector, 4
Is a semiconductor material layer for forming a base region, 4-a is a base region, 4-b is an external base region for taking out a base electrode, 5 is a semiconductor material layer for forming an emitter region, 5-a is An emitter region, 6 is a highly-doped semiconductor material layer of the same type as the emitter for facilitating the formation of an ohmic contact of the emitter, 6-a is a cap layer above the emitter region, and 7 is an epitaxy from which HBT is formed. -Formed multilayer structure material, 8 is an emitter electrode, 9
Is a base electrode, 10 is a collector electrode, and 16 is a mask layer for introducing impurities into a layer for forming a collector to form a minute collector.
基板1の上にエピタキシー形成した多層構造材料7(第
2図(a))を用いて、第2図(b)のようにコレクタ形成す
る層に不純物を導入し微小なコレクタを形成する。つい
で、フオトリソグラフィーとエッチングにより、第2図
(c)に示すように、6−aと5−aからなるエミッタ領
域、4−aと4−bからなるベース領域、コレクタ領域
3−b、コレクタ電極取り出し領域2−aを有する構造
とする。ついで、第2図(d)のように、エミッタ電極
8,ベース電極9,コレクタ電極10を形成する。Using the multilayer structure material 7 (FIG. 2 (a)) epitaxially formed on the substrate 1, impurities are introduced into the collector forming layer as shown in FIG. 2 (b) to form a minute collector. Then, by photolithography and etching, as shown in FIG.
As shown in (c), the structure has an emitter region composed of 6-a and 5-a, a base region composed of 4-a and 4-b, a collector region 3-b, and a collector electrode extraction region 2-a. . Then, as shown in FIG. 2D, the emitter electrode 8, the base electrode 9, and the collector electrode 10 are formed.
以上のように構成されたHBTについて、その動作につ
いて説明する。The operation of the HBT configured as above will be described.
HBTの高速動作の指標であるftおよびfmは次のよ
うに表わされる。The f t and f m, which are indexes of the high-speed operation of the HBT, are expressed as follows.
ここに、τB(エミッタ空乏層走向時間)=γE(C
BC+CEB+CPB)、τB(ベース走向時間)=W
B 2/πDB、τC(コレクタ空乏層走向時間)=WC
2/2Vs、τCC(コレクタ空乏層充電時間)=(R
EE+RC)(CBC+CPC)、RBはベース抵抗、
CBCはベース・コレクタ間容量、CEBはベース・エ
ミッタ間容量、CPBはベース層浮遊容量、CPCはコ
レクタ層浮遊容量、WBはベース層の厚さ、DBはベー
ス層拡散係数、WCはコレクタ空乏層の厚さ、Vsはコ
レクタ走向速度、REEはエミッタコンタクト抵抗、R
Cはコレクタ抵抗である。 Here, τ B (emitter depletion layer strike time) = γ E (C
BC + C EB + C PB ), τ B (base running time) = W
B 2 / πD B , τ C (collector depletion layer strike time) = W C
2 / 2Vs, τ CC (collector depletion layer charging time) = (R
EE + R C ) (C BC + C PC ), R B is the base resistance,
C BC is the base-collector capacitance, C EB is the base-emitter capacitance, C PB base layer stray capacitance, C PC is the collector layer stray capacitance, W B is the base layer thickness, D B is the base layer diffusion coefficient , W C is the thickness of the collector depletion layer, Vs is the collector strike speed, R EE is the emitter contact resistance, R
C is a collector resistance.
HBTはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク(npn型の場合)がおさえられる
ので、通常のBTと反対にベースを高ドープ、エミッタ
とコレクタを低ドープにすることができる。このことに
よりトランジスタの高速・高周波化にとって重要なベー
ス抵抗RBの低減をはかることができるのでfmが大き
くなる。さらに、一般にBTにおいてはCEB,CBC
は接合容量のドーピングによる因子CEB(n,h),
CBC(n,h)と接合面積AEB,ABCとの積で表
わされる。HBTでは、エミッタとコレクタが低ドー
プ、ベースが高ドープとなっているため、CEB(n,
h)、CBC(n,h)は、エミッタ・コレクタのドー
ピングにのみ依存しCEB,CBCは次のようになる。The HBT suppresses the leakage of holes from the base to the emitter (in the case of npn type) by using a semiconductor material having a bandgap larger than that of the base as an emitter. The collector can be lightly doped. This makes it possible to reduce the base resistance R B , which is important for increasing the speed and frequency of the transistor, and thus f m becomes large. Furthermore, in general, in BT, C EB , C BC
Is the factor C EB (n, h) due to the doping of the junction capacitance,
It is represented by the product of C BC (n, h) and the junction areas A EB and A BC . In HBT, since the emitter and collector are lightly doped and the base is heavily doped, C EB (n,
h) and C BC (n, h) depend only on the emitter-collector doping, and C EB and C BC are as follows.
従って、HBTでは通常のBTに比べてCEB,CBC
が小さくなるのでτE,τCCが小さくなり、ftの増
大が可能となる。また、CEBが小さくなるので前記し
たRBが小さいことを合わせてfmを大きくすることが
可能となる。 Therefore, in HBT, C EB and C BC are higher than those in normal BT .
Becomes smaller, τ E and τ CC become smaller, and f t can be increased. Further, it is possible to increase the f m together that C EB is smaller R B mentioned above becomes smaller.
このように、HBTはヘテロ構造に基づく理由により本
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかることが重要となる。たとえば、従来例
に示すように、ベース・コレクタ間接合面積ABCを不
純物をコレクタを形成するための層に導入して微小なコ
レクタを形成することで小さくすることによりCBCを
小さくし、これによりfmの増大をはかることが非常に
重要となる。Thus, HBTs are inherently advantageous for speed-up due to their heterostructure-based reasons. However, in order to further increase the speed, in addition to this, it is important to miniaturize the device structure. For example, as shown in the conventional example, the base-collector junction area A BC is reduced by introducing impurities into a layer for forming a collector to form a minute collector, thereby reducing C BC. Therefore, it is very important to increase f m .
発明が解決しようとする問題点 しかしながら、第2図のような製造方法では、微細なマ
スクを用いてコレクタを形成する層に不純物を導入する
ことにより微細なコレクタを形成し、CBCを小さくす
ることができるが、このマスクをのぞいて微小なエミッ
タ部分に別の微細な二枚のマスクを用いてエミッタとエ
ミッタ電極を形成する必要があるため、プロセスが極め
て難しく、かつ、マスク合わせの難しさから歩留りが悪
くなるという問題点があった。Problem to be Solved by the Invention However, in the manufacturing method as shown in FIG. 2, a fine mask is used to introduce impurities into a layer forming the collector to form a fine collector, thereby reducing C BC . However, except for this mask, it is necessary to form the emitter and the emitter electrode by using two other minute masks on the minute emitter part, so the process is extremely difficult and it is difficult to align the mask. Therefore, there is a problem that the yield is deteriorated.
本発明は、上記問題点に鑑み、一枚のマスクを用いて、
コレクタを形成する層に不純物を導入して微細なコレク
タを形成することと、エミッタ電極の形成がセルフアラ
インで行うことのできる、プロセス上極めて有効なHB
Tの新しい製造方法を提供しようとするものである。In view of the above problems, the present invention uses one mask,
An HB that is extremely effective in a process, in which impurities can be introduced into a layer forming a collector to form a fine collector and an emitter electrode can be formed by self-alignment.
It is intended to provide a new manufacturing method of T.
問題点を解決するための手段 上記問題点を解決するために、本発明のHBTの製造方
法では、HBT形成のもとになるエピタキシー形成した
多層構造材料の上に保護層を形成し、前記保護層の上に
エミッタに対応する部分にマスク材料層を形成し、か
つ、前記マスク材料層をマスクとしてマスクされた部分
の周辺部の前記保護層を除去するかもしくはうすくし
て、前記保護層を少くとも含む仮のエミッタを形成する
工程と、前記仮のエミッタをマスクとして、不純物をコ
レクタを形成するための材料層に導入して前記仮のエミ
ッタの下部のコレクタ領域外の領域のキャリア濃度を減
少する工程と、前記仮のエミッタをマスクとしてベース
電極取り出し領域を形成する工程と、ついで、全面をフ
ォトレジストでコートし、ドライエッチングにより前記
フォトレジストをエッチングして前記エミッタの上部に
形成された仮のエミッタの頭出しを行ったのち、前記仮
のエミッタをエッチングにより除去し、エミッタ周辺部
に残されたフォトレジストを用いてエミッタ電極を蒸着
とリフトオフにより形成する工程とを少くとも用いて、
微細なコレクタとエミッタ電極の形成が一枚のマスクに
よりセルフアラインで形成できるようにする。Means for Solving the Problems In order to solve the above problems, in the method for manufacturing an HBT according to the present invention, a protective layer is formed on an epitaxy-formed multilayer structure material which is a source of HBT formation, and the protection is performed. A mask material layer is formed on the layer in a portion corresponding to the emitter, and the protective layer in the peripheral portion of the masked portion is removed or thinned by using the mask material layer as a mask to form the protective layer. Forming a temporary emitter including at least, and using the temporary emitter as a mask, introducing impurities into a material layer for forming a collector to reduce a carrier concentration in a region outside the collector region below the temporary emitter. And a step of forming a base electrode take-out region using the temporary emitter as a mask, followed by coating the entire surface with photoresist and dry etching. After the photoresist is etched to locate the temporary emitter formed on the emitter, the temporary emitter is removed by etching, and the photoresist remaining on the periphery of the emitter is used to form the emitter. Using at least the process of forming electrodes by vapor deposition and lift-off,
Fine collector and emitter electrodes can be formed in a self-aligned manner with a single mask.
作用 本発明のHBTの製造方法では、微細なサイズのHBT
でも微細なコレクタの形成とエミッタ電極の形成が一枚
のマスクを用いてセルフアラインにより形成できる。こ
のため、従来、微細なコレクタの形成とエミッタおよび
エミッタ電極の形成を別々のマスクを用いて行っていた
プロセスが著しく容易になる。また、この発明ではエミ
ッタ電極がエミッタ上部の全面を覆うため、従来と同じ
サイズのエミッタでも電極とエミッタとの接触面積が著
しく増加し、これにより電極のコンタクト抵抗が従来に
比べて小さくなる。このため、ftが大きくなり、かつ
大きくなるftと微小なコレクタの形成による小さなC
BCとからfmを著しく大きくすることができる。Action In the method for producing HBT of the present invention, HBT having a fine size is used.
However, the fine collector and emitter electrodes can be formed by self-alignment using a single mask. Therefore, the process in which the fine collector and the emitter and the emitter electrode are conventionally formed by using different masks is remarkably facilitated. Further, according to the present invention, the emitter electrode covers the entire upper surface of the emitter, so that the contact area between the electrode and the emitter remarkably increases even in the case of an emitter having the same size as the conventional one, and the contact resistance of the electrode becomes smaller than that of the conventional one. Therefore, f t is increased, and larger f t and a small C due to the formation of very small collector
It is possible to significantly increase the f m and a BC.
実施例 以下本発明の一実施例のヘテロ接合バイポーラトランジ
スタ(HBT)の製造方法について図面を参照しながら
説明する。Example A method for manufacturing a heterojunction bipolar transistor (HBT) according to an example of the present invention will be described below with reference to the drawings.
第1図は、本発明のHBTの製造方法の一例である。第
1図(a)に示すように、(001)GaAs基板1の上
に、コレクタのオーミックコンタクトの形成を容易にす
るためのコレクタと同型の高ドープのGaAs(n+−
GaAs)層2、コレクタ領域を形成するためのn型の
GaAs(n−GaAs)層3、ベース領域を形成する
ためのP型のGaAs(p−GaAs)層4、エミッタ
領域を形成するためのn型のAlxGa1−xAs(A
lxGa1−xAs)層5、エミッタのオーミックコン
タクトの形成を容易にするための高ドープのn型のGa
As(n+−GaAs)層6をこの順序にエピタキシー
形成し、多層構造材料7を形成する。ついで、第1図
(b)に示すように、SiOxからなる保護層を設け、そ
の上にエミッタに対応する部分にAlからなるマスク層
12をリフトオフもしくはエッチングにより形成する。
ついで、マスク層12をマスクとして保護層12をドラ
イエッチングし、保護層11とマスク層12からなる仮
のエミッタ13を第1図(c)のように形成する。つい
で、仮のエミッタをマスクとして、第1図(d)のよう
に、酸素イオンをコレクタを形成するための層3にイオ
ン注入し、仮のエミッタ13の下部の領域外3−bを半
絶縁性化し、仮のエミッタと実質的に同じサイズの微小
なコレクタ3−aを形成し、ついで、熱処理を行ってイ
オン注入によって損傷を受けた外部ベース領域4−bの
結晶性の回復を行う。ついで、第1図(e)に示すよう
に、仮のエミッタ13をマスクとしてエッチングし外部
ベース領域4−bを露出する。ついで、第1図(f)のよ
うにフォトレジストでコートし、第1図(g)のようにド
ライエッチングにより仮のエミッタ13の頭出しを行
う。ついで、第1図(h)のように、仮のエミッタ13を
エッチングにより除去し、エミッタのキャップ層6−a
を露出し、凹み15を形成する。ついで、第1図(i)の
ように、エミッタ電極金属を蒸着とリフトオフにより形
成する。ついで、第1図(j)のように、フォトリソグラ
フィーとエッチングにより、HBTデバイス構造を形成
し、エミッタ電極8、ベース電極9、コレクタ電極10
を形成する。FIG. 1 is an example of a method for manufacturing the HBT of the present invention. As shown in FIG. 1 (a), a highly doped GaAs (n + −) of the same type as the collector for facilitating the formation of the ohmic contact of the collector is formed on the (001) GaAs substrate 1.
GaAs) layer 2, n-type GaAs (n-GaAs) layer 3 for forming a collector region, P-type GaAs (p-GaAs) layer 4 for forming a base region, and emitter region n-type Al x Ga 1-x As ( a
1 x Ga 1-x As) layer 5, highly doped n-type Ga for facilitating the formation of ohmic contact of the emitter.
An As (n + -GaAs) layer 6 is epitaxially formed in this order to form a multilayer structure material 7. Then, Fig. 1
As shown in (b), a protective layer made of SiOx is provided, and a mask layer 12 made of Al is formed on the portion corresponding to the emitter by lift-off or etching.
Then, the protective layer 12 is dry-etched by using the mask layer 12 as a mask to form a temporary emitter 13 composed of the protective layer 11 and the mask layer 12 as shown in FIG. 1 (c). Then, using the temporary emitter as a mask, oxygen ions are ion-implanted into the layer 3 for forming the collector as shown in FIG. After activating, a minute collector 3-a having substantially the same size as the temporary emitter is formed, and then heat treatment is performed to recover the crystallinity of the external base region 4-b damaged by the ion implantation. Next, as shown in FIG. 1 (e), the external base region 4-b is exposed by etching using the temporary emitter 13 as a mask. Then, as shown in FIG. 1 (f), a photoresist is coated, and as shown in FIG. 1 (g), the temporary provision of the emitter 13 is performed by dry etching. Then, as shown in FIG. 1 (h), the temporary emitter 13 is removed by etching, and the cap layer 6-a of the emitter is removed.
Is exposed to form a recess 15. Then, as shown in FIG. 1 (i), the emitter electrode metal is formed by vapor deposition and lift-off. Then, as shown in FIG. 1 (j), an HBT device structure is formed by photolithography and etching, and the emitter electrode 8, the base electrode 9, and the collector electrode 10 are formed.
To form.
実施例においては、保護層としてSiOxを用いている
がこれに限るものではない。要は、イオン注入後の熱処
理により下地の半導体材料と反応せず、下地の半導体材
料に対して選択的に除去できる材料であればよい。実施
例に示したSiOxやSiNxは下地の種々の半導体材
料に対して用いることができる。実施例に示したよう
な、下地がGaAsの場合には、AlxGa1−xA
s,Ge,Siなどを保護層として用いることができ
る。これらの保護層は、下地が化合物半導体材料の場合
にはかなり広く用いることができる。下地がGeやSi
などの半導体材料の場合には、化合物半導体材料を保護
層としてかなり広く用いることができる。In the embodiment, SiOx is used as the protective layer, but the protective layer is not limited to this. In short, any material that does not react with the underlying semiconductor material by the heat treatment after ion implantation and can be selectively removed with respect to the underlying semiconductor material may be used. The SiOx and SiNx shown in the examples can be used for various semiconductor materials of the base. In the case where the underlying layer is GaAs as shown in the examples, Al x Ga 1-x A
s, Ge, Si, etc. can be used as the protective layer. These protective layers can be used quite widely when the base is a compound semiconductor material. The base is Ge or Si
In the case of a semiconductor material such as, a compound semiconductor material can be widely used as a protective layer.
実施例においては、マスク層としてAlを用いている
が、これ以外にも種々の金属を用いることができる。マ
スク層は、イオン注入のマスクとして働くとともに、保
護層からなる仮のエミッタを形成する際のマスクとし
て、また、保護層材料が下地の半導体材料のエッチング
液に侵される材料の場合には、下地材料のエッチングに
おけるマスクとしての役割を果すので、下地材料と保護
層材料に合った材料を選ぶ必要がある。たとえば、Au
系材料は、種々の材料の場合にも適用できる。また、マ
スク材料としては、金属だけでなく、上記条件を満たす
材料であればよい。Although Al is used as the mask layer in the examples, various metals other than this can be used. The mask layer functions as a mask for ion implantation, as a mask for forming a temporary emitter made of a protective layer, and when the protective layer material is a material that is attacked by the etching solution of the underlying semiconductor material, Since it plays a role as a mask in etching the material, it is necessary to select a material suitable for the base material and the protective layer material. For example, Au
The system material can also be applied to various materials. Further, the mask material is not limited to metal, and any material satisfying the above conditions may be used.
実施例においては、仮のエミッタの周辺部のSiOxを
すべて除いているが、必ずしもその必要はない。周辺部
のSiOxを少し残しておいて、イオン注入やその後の
熱処理における表面保護層として利用し、その後取り除
くことも勿論できる。In the embodiment, all SiOx in the peripheral portion of the temporary emitter is removed, but it is not always necessary. It is of course possible to leave a small amount of SiOx in the peripheral portion, use it as a surface protective layer in ion implantation and subsequent heat treatment, and then remove it.
実施例においては、多層構造材料7の状態でイオン注入
を行っているが、これに限るものではない。エミッタを
形成するための層5の一部もしくは全体が残っている状
態、もしくはベースを形成するための層4を露出した状
態でイオン注入を行うこともできる。エミッタを形成す
るための層5の一部もしくは全体が残っている状態でイ
オン注入を行う場合には、注入後にエミッタを形成する
ための層5をエッチングにより除去するか、もしくは、
エミッタを形成するための層5に仮のエミッタをマスク
としてマスク周辺部に不純物を導入してベースと同型の
キャリアを有する領域にかえればよい。In the embodiment, the ion implantation is performed in the state of the multilayer structure material 7, but it is not limited to this. Ion implantation can also be performed with part or all of the layer 5 for forming the emitter remaining, or with the layer 4 for forming the base exposed. When ion implantation is performed with part or all of the layer 5 for forming the emitter remaining, the layer 5 for forming the emitter is removed by etching after the implantation, or
The layer 5 for forming the emitter may be replaced with a region having carriers of the same type as the base by introducing impurities into the peripheral portion of the mask using the temporary emitter as a mask.
実施例においては、不純物の導入法としてイオン注入法
を用いているが、拡散法を用いることもできる。In the embodiment, the ion implantation method is used as the impurity introduction method, but the diffusion method can also be used.
発明の効果 以上のように、本発明のHBTの製造方法では、HBT
形成のもとになるエピタキシー形成した多層構造材料の
上に保護層を形成し、前記保護層の上にエミッタに対応
する部分にマスク材料層を形成し、かつ、前記マスク材
料層をマスクとしてマスクされた部分の周辺部の保護層
を除去するかもしくはうすくして、前記保護層を少くと
も含む仮のエミッタを形成する工程と、前記仮のエミッ
タをマスクとして、不純物をコレクタを形成するための
材料層に導入して前記仮のエミッタを形成するための材
料層に導入して前記仮のエミッタの下部のコレクタ領域
外のキャリア濃度を減少する工程と、前記仮のエミッタ
をマスクとしてベース電極取り出し領域を形成する工程
と、ついで、全面をフォトレジストでコートし、ドライ
エッチングにより前記フォトレジストをエッチングして
前記エミッタの上部に形成された仮のエミッタの頭出し
を行ったのち、前記仮のエミッタをエッチングにより除
去し、エミッタ周辺部に残されたフォトレジストを用い
てエミッタ電極を蒸着とリフトオフにより形成する工
程、とを少くとも用いて、微細なコレクタとエミッタ電
極の形成が一枚のマスクによりセルフアラインで形成で
きるようになっている。EFFECTS OF THE INVENTION As described above, according to the method for producing an HBT of the present invention, the HBT
A protective layer is formed on the epitaxy-formed multi-layer structure material that is the basis of the formation, a mask material layer is formed on the protective layer at a portion corresponding to the emitter, and the mask material layer is used as a mask. Removing or thinning the protective layer in the peripheral portion of the formed portion to form a temporary emitter including at least the protective layer; and using the temporary emitter as a mask to form an impurity collector. Introducing into the material layer to form the temporary emitter to reduce the carrier concentration outside the collector region below the temporary emitter; and taking out the base electrode using the temporary emitter as a mask. The step of forming a region, and then coating the entire surface with a photoresist and etching the photoresist by dry etching to form an area above the emitter. After cueing the temporary emitter formed in step 1, the temporary emitter is removed by etching, and the emitter electrode is formed by vapor deposition and lift-off using the photoresist left on the periphery of the emitter. At least the fine collector and emitter electrodes can be formed in a self-aligned manner with a single mask.
これにより、従来、微小なコレクタの形成とエミッタお
よびエミッタ電極の形成を別々の三枚のマスクを用いて
行っていたために、マスク合わせが難しく、歩留りが悪
かったプロセスが、一枚のマスクで行えるためにプロセ
スが著しく容易になり、かつ、歩留りが著しく向上す
る。これにより、エミッタ,コレクタともに微小なHB
Tが形成でき、HBTのft,fmの増大に著しく効果
がある。As a result, since the formation of the minute collector and the formation of the emitter and the emitter electrode have conventionally been performed using three separate masks, it is difficult to align the masks, and the process with poor yield can be performed with one mask. Therefore, the process is remarkably facilitated and the yield is remarkably improved. As a result, both the emitter and collector have a small HB
T can be formed, which is remarkably effective in increasing f t and f m of HBT.
第1図は本発明のHBTの製造方法を示す工程図、第2
図は従来のHBTの製造方法を示す工程図である。 1……基板、2……コレクタのオーミックコンタクトの
形成を容易にするための高ドープ層、2−a……コレク
タ電極取り出し領域、3……コレクタ領域を形成するた
めの半導体材料層、3−a……コレクタ領域、3−b…
…コレクタ周辺部の半絶縁性領域、4……ベース領域を
形成するための半導体材料層、4−a……ベース領域、
4−b……ベース電極を取り出すための外部ベース領
域、5……エミッタ領域を形成するための半導体材料
層、5−a……エミッタ領域、6……エミッタのオーミ
ックコンタクトの形成を容易にするための高ドープ層、
6−a……エミッタ上部のエミッタキャップ層、7……
エピタキシー形成した多層構造材料、8……エミッタ電
極、9……ベース電極、10……コレクタ電極、11…
…仮のエミッタを形成するための保護層、12……仮の
エミッタの部分のマスク層、13……仮のエミッタ、1
4……フォトレジスト、15……フォトレジスト14中
にエミッタ部分に形成された凹み、16……従来法にお
ける微小コレクタを形成するためのマスク層。FIG. 1 is a process drawing showing the method for producing an HBT of the present invention, FIG.
The drawings are process diagrams showing a conventional method of manufacturing an HBT. 1 ... Substrate, 2 ... Highly doped layer for facilitating formation of collector ohmic contact, 2-a ... Collector electrode extraction region, 3 ... Semiconductor material layer for forming collector region, 3- a: collector area, 3-b ...
... semi-insulating region around collector, 4 ... semiconductor material layer for forming base region, 4-a ... base region,
4-b ... External base region for taking out base electrode, 5 ... Semiconductor material layer for forming emitter region, 5-a ... Emitter region, 6 ... Facilitating formation of emitter ohmic contact Highly doped layer for
6-a ... Emitter cap layer on the upper part of the emitter, 7 ...
Multilayer structure material formed by epitaxy, 8 ... Emitter electrode, 9 ... Base electrode, 10 ... Collector electrode, 11 ...
... a protective layer for forming a temporary emitter, 12 ... a mask layer for a portion of the temporary emitter, 13 ... a temporary emitter, 1
4 ... Photoresist, 15 ... Recesses formed in the photoresist 14 in the emitter portion, 16 ... Mask layer for forming a minute collector in the conventional method.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−210669(JP,A) Extended Abstracts of the 18th(1986 Inte rnational)Conferenc e on SOLID STATE DE VICES AND MATERIALS P.769〜770 1986−8−20 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-59-210669 (JP, A) Extended Abstracts of the 18th (1986 Integrated) Conference on SOLID STATE DE VICES AND MATERIALS P. 769 ~ 770 1986-8-20
Claims (1)
タとしてベースよりもバンドギャップの大きい半導体材
料を用い、前記エミッタを上側に設けたヘテロ接合バイ
ポーラトランジスタを、前記コレクタを形成するための
半導体材料層、前記ベースを形成するための半導体材料
層および前記エミッタを形成するためのバンドギャップ
の大きい半導体材料層を少くとも含み、この順にエピタ
キシー形成した多層構造材料から形成する製造方法にお
いて、前記多層構造材料の上に保護層を形成し、前記保
護層の上にエミッタに対応する部分にマスク材料層を形
成し、かつ、前記マスク材料層をマスクとしてマスクさ
れた部分の周辺部の前記保護層をエッチングして、前記
保護層を少くとも含む仮のエミッタを形成する工程と、
前記仮のエミッタをマスクとして前記多層構造材料をエ
ッチングしてベースを形成するための材料層を露出する
か、もしくはエミッタを形成するための材料層のついた
状態で、前記仮のエミッタをマスクとして不純物をコレ
クタを形成するための材料層に導入して前記仮のエミッ
タの下部のコレクタ領域外の領域のキャリア濃度を減少
する工程と、前記エミッタを形成するための材料層を残
している場合には前記エミッタ材料層を前記仮のエミッ
タをマスクとしてエッチングして前記ベース材料層を露
出するか、もしくは前記エミッタ材料層を前記仮のエミ
ッタをマスクとして不純物を導入し、前記ベース材料層
と同型のキャリアを有する領域に変える工程と、ついで
全面をフォトレジストでコートし、ドライエッチングに
より前記フォトレジストをエッチングして前記エミッタ
の上部に形成された仮のエミッタの頭出しを行ったの
ち、前記仮のエミッタをエッチングにより除去し、エミ
ッタ周辺部に残されたフォトレジストを用いてエミッタ
電極を蒸着とリフトオフにより形成する工程とを少くと
も有することを特徴とするヘテロ接合バイポーラトラン
ジスタの製造方法。1. A semiconductor material layer for forming a collector of a heterojunction bipolar transistor in which a semiconductor material having a band gap larger than that of a base is used as at least one of an emitter and a collector, and the emitter is provided on the upper side. A manufacturing method comprising at least a semiconductor material layer for forming the base and a semiconductor material layer having a large band gap for forming the emitter, wherein the multilayer structure material is epitaxially formed in this order. A protective layer is formed thereon, a mask material layer is formed on the protective layer in a portion corresponding to the emitter, and the protective layer around the masked portion is etched using the mask material layer as a mask. And forming a temporary emitter including at least the protective layer,
Using the temporary emitter as a mask, the multilayer structure material is etched to expose a material layer for forming a base, or with the temporary emitter as a mask, the temporary emitter is used as a mask. Introducing impurities into the material layer for forming the collector to reduce the carrier concentration in the region outside the collector region below the temporary emitter; and leaving the material layer for forming the emitter. Etches the emitter material layer with the temporary emitter as a mask to expose the base material layer, or introduces an impurity into the emitter material layer with the temporary emitter as a mask to obtain the same type as the base material layer. The process of changing to a region having carriers, then coating the entire surface with a photoresist, and performing dry etching to obtain the photoresist Of the temporary emitter formed above the emitter by etching the strike, the temporary emitter is removed by etching, and the emitter electrode is vapor-deposited using the photoresist left on the peripheral portion of the emitter. And a step of forming by lift-off at least, a method of manufacturing a heterojunction bipolar transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19329186A JPH0648687B2 (en) | 1986-08-19 | 1986-08-19 | Method of manufacturing heterojunction bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19329186A JPH0648687B2 (en) | 1986-08-19 | 1986-08-19 | Method of manufacturing heterojunction bipolar transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6348860A JPS6348860A (en) | 1988-03-01 |
JPH0648687B2 true JPH0648687B2 (en) | 1994-06-22 |
Family
ID=16305471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19329186A Expired - Lifetime JPH0648687B2 (en) | 1986-08-19 | 1986-08-19 | Method of manufacturing heterojunction bipolar transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0648687B2 (en) |
-
1986
- 1986-08-19 JP JP19329186A patent/JPH0648687B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
ExtendedAbstractsofthe18th(1986International)ConferenceonSOLIDSTATEDEVICESANDMATERIALSP.769〜7701986−8−20 |
Also Published As
Publication number | Publication date |
---|---|
JPS6348860A (en) | 1988-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5166081A (en) | Method of producing a bipolar transistor | |
JP2851044B2 (en) | Method for manufacturing semiconductor device | |
JPH0648687B2 (en) | Method of manufacturing heterojunction bipolar transistor | |
JPH04275433A (en) | Manufacture of semiconductor device | |
JP2506074B2 (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JPH0648688B2 (en) | Method of manufacturing heterojunction bipolar transistor | |
JPH0654779B2 (en) | Heterojunction bipolar transistor | |
JPH09246281A (en) | Hetero-junction bipolar transistor | |
JPS6348863A (en) | Manufacture of heterojunction bipolar transistor | |
JP2841380B2 (en) | Heterojunction bipolar transistor | |
JPH0654780B2 (en) | Heterojunction bipolar transistor | |
JPH02188964A (en) | Semiconductor device and manufacture thereof | |
JPS6381977A (en) | Hetero junction bipolar transistor | |
JP2615983B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
JPH031542A (en) | Manufacture of bipolar transistor | |
JPH0571171B2 (en) | ||
JP3201024B2 (en) | Method for manufacturing semiconductor device | |
JPH02159037A (en) | Manufacture of bipolar transistor | |
JPH07120658B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
JPH0563012B2 (en) | ||
JPH0575169B2 (en) | ||
JPS63107066A (en) | Heterojunction type bipolar semiconductor | |
JPS6348862A (en) | Manufacture of heterojunction bipolar transistor | |
JPH0824124B2 (en) | Method for manufacturing bipolar transistor | |
JPH07120659B2 (en) | Method for manufacturing heterojunction bipolar transistor |