JPS6348862A - Manufacture of heterojunction bipolar transistor - Google Patents

Manufacture of heterojunction bipolar transistor

Info

Publication number
JPS6348862A
JPS6348862A JP19329386A JP19329386A JPS6348862A JP S6348862 A JPS6348862 A JP S6348862A JP 19329386 A JP19329386 A JP 19329386A JP 19329386 A JP19329386 A JP 19329386A JP S6348862 A JPS6348862 A JP S6348862A
Authority
JP
Japan
Prior art keywords
collector
base
forming
electrode
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19329386A
Other languages
Japanese (ja)
Inventor
Masaki Inada
稲田 雅紀
Kazuo Eda
江田 和生
Toshimichi Oota
順道 太田
Atsushi Nakagawa
敦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19329386A priority Critical patent/JPS6348862A/en
Publication of JPS6348862A publication Critical patent/JPS6348862A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To form a base electrode readily even in a minute external base region in a self-aligning method, by forming the base electrode at a part very close to the junction part of a collector and a base, thereby reducing the resistance of the external base to a remarkably small value. CONSTITUTION:With a temporary collector 13 as a mask, etching is performed to a layer 4 for forming a base by a wet etching method. A collector region comprising a collector 5-a and a cap layer 6-a is formed. Both sides of the region along the extending direction of a stripe are formed in an inverted mesa shape. The entire surface of the upper part of the collector region is covered with a collector electrode 8. The collector electrode has an umbrella shape, i.e., an undercut part, which is formed by etching at the lower part of the collector electrode. A mask is applied on a part other than parts including both ends of the stripe and a base-electrode forming part. Base electrode metal is evaporated and lift-off is performed. Thus a base electrode 9 is formed. In this way, the base electrode 9 is formed at a part very close to the collector electrode at the peripheral part directly beneath the umbrella of the collector electrode metal.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ヘテロ接合バイポーラトランジスタ(以下HBTと称す
)の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a heterojunction bipolar transistor (hereinafter referred to as HBT), which is promising as an ultra-high speed and ultra-high frequency transistor.

従来の技術 近年、バイポーラトランジスタ(以下BTと称す)のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたH B Tは超高速・超高周波トランジ
スタの有力候補の一つとして研究がさかんに行われるに
いたっている。
Conventional technology In recent years, HBT, which uses a semiconductor material with a larger bandgap than the base as the emitter of a bipolar transistor (hereinafter referred to as BT), has been actively researched as one of the promising candidates for ultra-high speed and ultra-high frequency transistors. It's getting worse.

第6図は従来のHBTの構造と製造方法を示す。FIG. 6 shows the structure and manufacturing method of a conventional HBT.

1は基板、2はエミッタのオーミックコンタクトの形成
を容易にするためのエミッタと同型の高ドープの半導体
材料層、2−aはエミッタ電極取り出し領域、3はエミ
ッタ領域を形成するための半導体材料層、3−aはエミ
ッタ領域、4はベース領域を形成するための半導体材料
層、4−aはベース領域、4−bはベース電極を取り出
すための外部ベース領域、5はコレクタ領域を形成する
ための半導体材料層、5−aはコレクタ領域、6はコレ
クタのオーミックコンタクトの形成を容易にするための
、コレクタと同型の高ドープの半導体材料層、5−aは
コレクタ領域上部のコレククキャップ層、7は工ないし
6の半導体材料層から形成される多層構造材料、8はコ
レクタ電極、9はベース電極、10はエミッタ電極であ
る。基板1の上にエピタキシー形成した多層構造材料7
 (第6図(a))を用いて、フォトリソグラフィーと
エツチングにより、第6図fblに示すように、6−a
と5−bからなるコレクタ領域、4−aと4−bからな
るベース領域、エミッタ領域3−b、エミフ夕電極取り
出し領域2−aを有する構造とする。
1 is a substrate, 2 is a highly doped semiconductor material layer of the same type as the emitter to facilitate the formation of an ohmic contact with the emitter, 2-a is an emitter electrode extraction region, and 3 is a semiconductor material layer for forming the emitter region. , 3-a is an emitter region, 4 is a semiconductor material layer for forming a base region, 4-a is a base region, 4-b is an external base region for taking out a base electrode, and 5 is for forming a collector region. 5-a is a collector region; 6 is a highly doped semiconductor material layer of the same type as the collector to facilitate the formation of an ohmic contact with the collector; 5-a is a collector cap layer above the collector region; , 7 is a multilayer structure material formed from the semiconductor material layers 6 to 6, 8 is a collector electrode, 9 is a base electrode, and 10 is an emitter electrode. Multilayer structure material 7 epitaxially formed on substrate 1
(FIG. 6(a)), by photolithography and etching, as shown in FIG. 6fbl, 6-a
and 5-b, a base region 4-a and 4-b, an emitter region 3-b, and an emitter electrode extraction region 2-a.

ついで、第6図(C1のように、コレクタ電極8、ベー
ス電極9、エミッタ電B110を形成する。
Then, as shown in FIG. 6 (C1), a collector electrode 8, a base electrode 9, and an emitter electrode B110 are formed.

以上のように構成されたHBTについて、その動作につ
いて説明する。
The operation of the HBT configured as above will be explained.

HBTの高速動作の指標であるf、およびf。f, which is an indicator of high-speed operation of HBT, and f.

は次のように表わされる。is expressed as follows.

’t”1/2π(τ8+τ8+τ0+τ。。)ここに、
τB (エミッタ空乏層走向時間)−)’E  (CB
 (”CB B 十〇p B ) 、τB (ベース走
向時間)−W82 /πDB、τ。(コレクタ空乏層走
向時間)−W。/2■s、τ。。(コレクタ空乏層充電
時間)−(R88+Ro)(cB。
't''1/2π(τ8+τ8+τ0+τ..)Here,
τB (emitter depletion layer travel time)-)'E (CB
("CB B 10p B), τB (Base strike time) - W82 /πDB, τ. (Collector depletion layer strike time) - W./2■s, τ. (Collector depletion layer charging time) - ( R88+Ro) (cB.

+CPC)’R8はベース抵抗、CF3cはベース・コ
レクタ間容量、C,38はベース・エミッタ間容量、C
PBはベース層浮遊容量、C2゜はコレクタ層浮遊容量
、WBはベース層の厚さ、DBはベース層拡散係数、W
Cはコレクタ空乏層の厚さ、Vsはコレクタ走向速度、
R8Bはエミッタコンタクト抵抗、Roはコレクタ電極
である。
+CPC)'R8 is the base resistance, CF3c is the base-collector capacitance, C, 38 is the base-emitter capacitance, C
PB is the base layer stray capacitance, C2゜ is the collector layer stray capacitance, WB is the base layer thickness, DB is the base layer diffusion coefficient, W
C is the thickness of the collector depletion layer, Vs is the collector strike velocity,
R8B is an emitter contact resistance, and Ro is a collector electrode.

HBTはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク (n p n型の場合)がおさえ
られるので、通常のBTと反対にベースを高ドープ、エ
ミッタとコレクタを低ドープにすることができる。この
ことによりトランジスタの高速・高周波化にとって重要
なベース抵抗RBの低減をはかることができるのでfI
llが大きくなる。さらに、一般にBTにおいては魁。
HBT uses a semiconductor material with a larger bandgap than the base as the emitter to suppress leakage of holes from the base to the emitter (in the case of n p n type). The emitter and collector can be lightly doped. This makes it possible to reduce the base resistance RB, which is important for increasing the speed and frequency of transistors, so fI
ll becomes larger. Furthermore, in general in BT, Kai.

。 C8oは接合容量のドーピングによる因子08B(n、
h)、CB(、(n、h)と接合面積AEB。
. C8o is a factor 08B(n,
h), CB(, (n, h) and junction area AEB.

ABCとの積で表わされる。HBTでは、エミッタとコ
レクタが低ドープ、ベースが高ドープとなっているため
、CE8 (n、h)、C8C(n。
It is expressed as a product of ABC. In HBT, the emitter and collector are lightly doped and the base is highly doped, so CE8 (n, h), C8C (n.

h)は、エミッタ・コレクタのドーピングにのみ依存し
CBB、CBoは次のようになる。
h) depends only on the emitter-collector doping, and CBB and CBo are as follows.

従って、HBTでは通常のBTに比べてCP、8゜CB
Cが小さくなるのでτ8.τCGが小さくなりftの増
大が可能となる。また、CEBが小さくなるので前記し
たR8が小さいことと合わせてf、nを大きくすること
が可能となる。
Therefore, HBT has CP and 8° CB compared to normal BT.
Since C becomes smaller, τ8. As τCG becomes smaller, it becomes possible to increase ft. Furthermore, since CEB becomes small, it becomes possible to increase f and n in combination with the above-mentioned small R8.

このように、HBTはヘテロ構造に基づく理由により本
質的に高速化にとって存利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかることが重要となる。たとえば、ベース
・コレクタ間接合面積ABCを小さくすることによりC
BCを小さくし、これによりf。の増大をはかること、
外部ベース領域の抵抗(外部ベース抵抗)を小さくして
f、の増大をはかることなどが非常に重要となる。
Thus, HBTs are inherently advantageous for higher speeds due to their heterostructure. However, in order to further increase the speed, it is important to miniaturize the device structure in addition to this. For example, by reducing the base-collector junction area ABC, C
Decrease BC, thereby f. to increase the
It is very important to increase f by reducing the resistance of the external base region (external base resistance).

発明が解決しようとする問題点 しかしながら、第6図のような構造と製造方法では、ト
ランジスタのサイズを小さくシ、とくに08Gを小さく
するためにベースTtFit取り出し領域4−bの面積
を小さくすると、その上にベースift掻9を形成する
のが極めて難しかった。また、外部ベース抵抗を小さく
するために、ベース電極をコレクタ・ベース接合部分に
対し数千人の近距離に形成することは、通常のマスク合
わせでは不可能に近かった。
Problems to be Solved by the Invention However, with the structure and manufacturing method as shown in FIG. It was extremely difficult to form the base ift scratches 9 on top. Furthermore, in order to reduce the external base resistance, it is nearly impossible to form the base electrode several thousand people close to the collector-base junction using normal mask alignment.

本発明は、上記問題点に鑑み、ベース電極9がコレクタ
・ベース接合部と極めて近距離に形成でき、これにより
、外部ベース抵抗を著しく小さくしてrmの大きいHB
Tを作製することのできる、HBTの新しい製造方法を
提供しようとするものである。
In view of the above-mentioned problems, the present invention allows the base electrode 9 to be formed extremely close to the collector-base junction, thereby significantly reducing the external base resistance and increasing the rm.
The present invention aims to provide a new method for manufacturing HBT that can produce T.

問題点を解決するための手段 上記問題点を解決するために、本発明のHBTでは、H
BT形成のちとになるエピタキシー形成した多層構造を
用いて、コレクタの上部に設けた高ドープのキャンプ層
もしくはコレクタとコレクタのキャップ層の層状構造か
らなるストライプ状の突起を設け、前記ストライプ状突
起の伸長方向に沿った側面の両側が実質的に垂直か、片
方が実質的に垂直で他方が逆メサ状、もしくは両方が逆
メサ状となり、かつ、前記ストライプ状突起の少くとも
伸長方向の両側にカサ状に突き出したコレクタ電極金属
を有する前記のストライプ状突起を形成する工程もしく
は前記工程のあと前記材料の上面をコレクタ電極、ベー
ス電極およびヘテロ接合バイポーラトランジスタ形成材
料に対して選択的に除去できる材料からなる保護膜で覆
い、かつ異方性ドライエツチング法を用いて、コレクタ
電極金属の上面とベース電極取り出し領域の上面を除去
して、コレクタ電極の側壁と前記のストライプ状に突出
したコレクタ側壁部分に前記材料からなる保護膜からな
る側壁を形成する工程と、外部ベース領域を形成する工
程と、上方向からベース電極金属を蒸着し、前記コレク
タ電極金属のカサ、もしくは前記側壁を有するコレクタ
電極金属のカサの直下の周辺部にベース電極を形成する
工程とを少くとも用いて、ベース電極をコレクタ・ベー
ス接合部に対して極めて近距離に形成する。
Means for Solving the Problems In order to solve the above problems, in the HBT of the present invention, H
Using a multilayer structure formed by epitaxy after BT formation, a striped protrusion consisting of a highly doped camp layer provided on the top of the collector or a layered structure of a collector and a collector cap layer is provided, and the striped protrusion is Both sides of the side surfaces along the direction of extension are substantially vertical, one side is substantially vertical and the other side is in the shape of an inverted mesa, or both sides are in the shape of an inverted mesa, and at least on both sides of the striped projection in the direction of extension. A material whose upper surface can be selectively removed with respect to the collector electrode, the base electrode, and the heterojunction bipolar transistor forming material after the step of forming the striped protrusion having the collector electrode metal protruding in an umbrella-like manner or after the step. The upper surface of the collector electrode metal and the upper surface of the base electrode extraction area are removed using an anisotropic dry etching method to remove the side wall of the collector electrode and the collector side wall portion protruding in the striped form. a step of forming a side wall made of a protective film made of the above material, a step of forming an external base region, and a step of depositing a base electrode metal from above to form a cap of the collector electrode metal or a collector electrode metal having the side wall. The base electrode is formed very close to the collector-base junction by at least the step of forming the base electrode on the periphery directly under the umbrella.

作用 本発明のHBTの製造方法では、微小なサイズのHBT
でもベース電極がセルファライン的にコレクタ・ベース
接合部に対して極めて近距離に容易に形成できる。この
ため、外部ベース抵抗が著しく小さくなり、ベース抵抗
R8の低減に極めて効果がある。これにより、f、の増
大に著しい効果を発揮する。
Function: In the method for producing HBT of the present invention, HBT of minute size is produced.
However, the base electrode can be easily formed very close to the collector-base junction in a self-aligned manner. Therefore, the external base resistance becomes extremely small, which is extremely effective in reducing the base resistance R8. This has a remarkable effect on increasing f.

実施例 以下本発明の一実施例のヘテロ接合バイポーラトランジ
スタ(HBT)の製造方法について図面を参照しながら
説明する。
EXAMPLE Hereinafter, a method for manufacturing a heterojunction bipolar transistor (HBT) according to an example of the present invention will be described with reference to the drawings.

実施例1 第1図は、本発明のHBTの製造方法の一例である。第
1図(a)に示すように、(001)GaAs基板1の
上に、エミッタのオーミックコンタクトの形成を容易に
するためのエミッタと同型の高ドープのGaAs  (
n”−GaAs)層2、エミッタ領域を形成するための
n型のA I XGa、、 As(N−AIXGal−
XAs)1i3、ベース領域を形成するだめのP型のQ
aAs  (p−GaAs)層4、コレクタ領域を形成
するためのn型のGaAs  (n−GaAs)層5、
コレクタのオーミックコンタクトの形成を容易にするた
めの高ドープのn型のGaAs  (n”−GaAs)
層6をこの順序にエピタキシー形成し、多層構造材料7
を形成し、ついでその上に、湿式エツチングにより下地
の04″−GaAsに対し選択的に除去でき、かつ、湿
式エツチングによって実質的に侵されない材料からなる
SiOx保護膜11を設け、その上にコレクタ領域に対
応する部分に金属A1の仮のコレクタをストライプの伸
長方向が<110>方向となるように設定して設け、つ
いで前記仮の金属コレクタをマスクとして異方性のドラ
イエツチングを行って、第1図中)に示すように、S 
iox保護膜11と金属Al12からなる仮のコレクタ
13を形成する。ついで、第1図(elのように、仮の
コレクタ13をマスクとして湿式エツチングによりベー
スを形成するための層4までエツチングし、ストライプ
の伸長方向に沿った両側が逆メサ状になった、コレクタ
5−aとキャップJi 6− aとからなるコレクタ領
域を形成する。ついで、第1図[dlのように、全面を
フォトレジスト14でコートし、ドライエツチングによ
り、仮のコレクタ13の頭出しを行い、仮のコレクタを
エツチング除去し、第1図(e)のように凹み15を形
成し、ついで、コレクタ電極金属を蒸着リフト・オフし
、第1図+flのように、コレクタ電極8がコレクタ領
域の上部の全面を覆い、かつ、コレクタ1Iisの下部
にエツチングによるアンダーカット部分を有するカサ状
のコレクタ電極を形成する。ついで、第1図(g)のよ
うに、フォトリソグラフィーとエツチングによりベース
メサとエミッタ領域を形成し、エミッタ電極を形成する
。ついで、前記のストライプの両端を含む部分とベース
電極形成部分を除いてマスクし、ベース電極金属を蒸着
リフト・オフし、第1図fhlのようにベース電極9を
形成する。
Example 1 FIG. 1 shows an example of the method for manufacturing an HBT of the present invention. As shown in FIG. 1(a), on a (001) GaAs substrate 1, a highly doped GaAs (
n''-GaAs) layer 2, n-type AIXGa,, As(N-AIXGal-
XAs) 1i3, P-type Q forming the base region
an aAs (p-GaAs) layer 4, an n-type GaAs (n-GaAs) layer 5 for forming a collector region,
Highly doped n-type GaAs (n”-GaAs) to facilitate the formation of collector ohmic contacts
The layers 6 are epitaxially formed in this order to form the multilayer structure material 7.
Then, a SiOx protective film 11 made of a material that can be selectively removed with respect to the underlying 04''-GaAs by wet etching and is not substantially attacked by wet etching is provided thereon, and a collector is formed on it. A temporary collector of metal A1 is provided in a portion corresponding to the area so that the stripe extension direction is in the <110> direction, and then anisotropic dry etching is performed using the temporary metal collector as a mask. As shown in Figure 1), S
A temporary collector 13 made of an iox protective film 11 and metal Al 12 is formed. Next, as shown in FIG. 1 (el), using the temporary collector 13 as a mask, the layer 4 for forming the base is etched by wet etching to form a collector with an inverted mesa shape on both sides along the extending direction of the stripes. 5-a and a cap Ji 6-a. Next, as shown in FIG. The temporary collector is removed by etching, and a recess 15 is formed as shown in FIG. An umbrella-shaped collector electrode is formed which covers the entire upper part of the region and has an undercut part by etching at the lower part of the collector 1Iis.Then, as shown in FIG. 1(g), a base mesa and a base mesa are formed by photolithography and etching. An emitter region is formed, and an emitter electrode is formed.Then, a portion including both ends of the stripe and a base electrode forming portion are masked, and the base electrode metal is evaporated and lifted off, as shown in FIG. A base electrode 9 is formed.

これによりベース電極9が、コレクタ1ilt極金属の
カサの直下の周辺部に、コレクタ・ベース接合部分に対
し極めて近距離に形成される。また、ストライプの伸長
方向に沿った側壁は逆メサ状になっているために、直線
性の良い蒸着ビームを用いる場合には、ベース電極がコ
レクタと短絡することはない。
As a result, the base electrode 9 is formed at the periphery immediately below the cap of the collector 1ilt metal at a very close distance to the collector-base junction. Further, since the sidewalls along the extending direction of the stripes have an inverted mesa shape, when a vapor deposition beam with good linearity is used, the base electrode will not be short-circuited with the collector.

実施例2 第2図は、実施例1に示した第2図(幻の構造を形成後
、ストライプ状の突出部にsloxl)1gの側壁15
−aを設け、ベース電極形成時の蒸着により蒸着金属が
コレクタの側壁部分に回り込むのを防ぎ、短絡を防止す
る方法である。まず、全面をうすい5tyx薄膜16で
第2図ta+のように覆い、ついで、異方性のドライエ
ンチングによりコレクタの上部とベース電橿取り出し部
分のS ioxを除去し、第2図(blのようなS i
oxからなる側壁16−aを形成する。ついで、実施例
1に示した方法によりベース電極9を形成し、ついで、
側壁の5iOxL6−aをエツチングにより除去して、
コレクタ側壁部に回り込んで付着してベース電極金属を
除去し、コレクタとベース電極との短絡を防ぐ、この方
法により、直線性の悪い蒸着ビームの場合でも、ベース
電極が問題なく形成され実施例3 第3図は、第1図ta+に示した多層構造材料7におい
て、ストライプ状の仮のコレクタ13の伸長方向を<1
00>方向となるように設定した場合を示す、この場合
には、ストライプの伸長方向に沿った両側の壁およびス
トライプの両端の壁が、仮のコレクタ13をマスクとし
て湿式エツチングすることにより第3図Fa+に示すよ
うにほぼ垂直となったストライプ状突起が形成される。
Example 2 FIG. 2 shows the side wall 15 of 1g shown in Example 1 (after forming the phantom structure, sloxl is formed on the striped protrusion).
-a is provided to prevent the vapor-deposited metal from wrapping around the side wall portion of the collector due to vapor deposition during the formation of the base electrode, thereby preventing short circuits. First, cover the entire surface with a thin 5tyx thin film 16 as shown in Figure 2 (ta+), then remove Siox from the upper part of the collector and the part where the base wire is taken out by anisotropic dry etching. Like S i
A side wall 16-a made of ox is formed. Next, the base electrode 9 is formed by the method shown in Example 1, and then,
5iOxL6-a on the side wall was removed by etching,
By this method, the base electrode metal is removed by wrapping around and adhering to the side wall of the collector, thereby preventing a short circuit between the collector and the base electrode. Even in the case of a evaporation beam with poor linearity, the base electrode can be formed without any problem. 3 In FIG. 3, the extension direction of the striped temporary collector 13 is set to <1 in the multilayer structure material 7 shown in FIG.
00> direction. In this case, the walls on both sides along the extending direction of the stripe and the walls at both ends of the stripe are etched by wet etching using the temporary collector 13 as a mask. As shown in Figure Fa+, substantially vertical striped protrusions are formed.

ついで、実施例1と同様の方法を用いて仮のコレクタを
コレクタ電極に変換することにより、ストライプ状コレ
クタ領域の上部に形成したコレクタ電極が、湿式エツチ
ングによるアンダーカットにより、ストライプの周辺部
分に突き出したカサ状のコレクタ電極が第3図(′b)
のように形成される。これを用いて、実施例1と同様の
方法により第3図+C1のようにベース電極9を形成す
る。ただし、この場合には、ストライプの周辺部の全域
にコレクタ電極のカサが形成されているので、実施例1
の場合のようにストライプの両端部分を覆うことは必ず
しも必要でない。
Next, by converting the temporary collector into a collector electrode using the same method as in Example 1, the collector electrode formed on the upper part of the striped collector region protrudes into the peripheral part of the stripe by undercutting by wet etching. The umbrella-shaped collector electrode is shown in Figure 3 ('b).
It is formed as follows. Using this, the base electrode 9 is formed as shown in FIG. 3+C1 by the same method as in Example 1. However, in this case, since the bulk of the collector electrode is formed in the entire peripheral area of the stripe, Example 1
It is not necessary to cover both ends of the stripe as in the case of .

実施例4 第5図は、実施例3に示した第3図(blの構造を形成
した後、第2図の場合と同様にして、まず、第4図(a
l〕ように、SiOx薄H15で第3図(alの構造の
材料の表面を覆い、ついで異方性のドライエツチングに
よりSiOx¥i[からなる側壁16−aを第4図(ト
))のように形成する。これを用いて、ベース電極金属
を蒸着・リフトオフにより形成し、ついで、5tyx¥
i4膜の側壁16−aをエツチングにより除去しコレク
タ側壁部についた金属を除去し、ベース電極がコレクタ
と短絡するのを防止する。実施例4の場合でも直線性の
良い蒸着ビームを用いる場合には、ベース電極がコレク
タと短絡することはないが、本実施例の場合には、蒸着
ビームの直線性の良(ない場合でも極めて有効となる。
Example 4 FIG. 5 shows that after forming the structure of FIG. 3 (bl) shown in Example 3, the structure of FIG.
The surface of the material having the structure shown in FIG. 3 (al) is covered with SiOx thin H15 as shown in FIG. Form it like this. Using this, base electrode metal is formed by vapor deposition and lift-off, and then 5tyx¥
The side wall 16-a of the i4 film is removed by etching to remove the metal attached to the collector side wall to prevent the base electrode from shorting with the collector. Even in the case of Example 4, if a deposition beam with good linearity is used, the base electrode will not be short-circuited with the collector. It becomes effective.

実施例5 実施例1において、多層構造材料7の上に仮のコレクタ
を形成する代りに、A u G e / A uからな
るコレクタ電極8を第5図fatのように形成し、これ
をマスクとしてベースを形成するためのN4までエツチ
ングし、ストライプの伸長方向に沿ったストライプの両
サイドが逆メサ状となり、ストライプの上面の全面を覆
い、かつ、ストライプの伸長方向に沿った側面よりカサ
状につき出したコレクタ電極8を第5図(blのように
形成する。以下、実施例1と同様の方法を用いてベース
電極を形成する。
Example 5 In Example 1, instead of forming a temporary collector on the multilayer structure material 7, a collector electrode 8 made of A u G e / A u is formed as shown in FIG. 5 fat, and this is masked. Etching is performed up to N4 to form a base, and both sides of the stripe along the direction of stripe extension form an inverted mesa shape, covering the entire upper surface of the stripe, and forming a cap from the sides along the direction of extension of the stripe. The protruding collector electrode 8 is formed as shown in FIG. 5 (bl).The base electrode is then formed using the same method as in Example 1.

コレクタ電極金属8をマスクとしてエツチングする方式
として一例を示したが、実施例2ないし4に対応する場
合にも本実施例を適用できる。
Although an example has been shown as a method of etching using the collector electrode metal 8 as a mask, this example can also be applied to cases corresponding to Examples 2 to 4.

実施例1ないし4に示した仮のコレクタをマスクとする
方式では、下地の半導体材料に接触したマスクとしてS
iOxを用いているが、下地の半導体材料に対して選択
的に除去できる材料として、S ioxや3 iNxは
一般性のある材料として用いることができる。また、下
地が化合物半導体材料の場合には、GeやSi、下地の
半導体材料がGeやSiの場合には化合物半導体材料を
仮のコレクタとして用いることができる。この方式では
、仮のコレクタとして、熱処理時に下地材料と反応しな
い5i0x、SiNxやその他の材料を選ぶことにより
、イオン注入などの熱処理を必要とするプロセスと結合
できるメリットがある。
In the method of using the temporary collector as a mask shown in Examples 1 to 4, S is used as a mask in contact with the underlying semiconductor material.
Although iOx is used, S iox and 3 iNx can be used as general materials that can be selectively removed with respect to the underlying semiconductor material. Further, when the base is a compound semiconductor material, Ge or Si can be used as the temporary collector, and when the base semiconductor material is Ge or Si, the compound semiconductor material can be used as the temporary collector. This method has the advantage of being able to be combined with processes that require heat treatment, such as ion implantation, by selecting 5i0x, SiNx, or other materials that do not react with the underlying material during heat treatment as the temporary collector.

実施例5に示したコレクタ電極をマスクとする方式では
、下地の半導体材料の湿式エツチング時にエツチング液
に侵されない金属材料を選ぶ必要がある。また、これに
加えて熱処理時に下地の半導体材料と反応しない金属材
料を選ぶことにより熱処理を必要とするイオン注入など
のプロセスと結合できる。
In the method of using the collector electrode as a mask shown in Example 5, it is necessary to select a metal material that will not be corroded by the etching solution during wet etching of the underlying semiconductor material. In addition, by selecting a metal material that does not react with the underlying semiconductor material during heat treatment, it can be combined with processes such as ion implantation that require heat treatment.

実施例1ないし4では、仮のコレクタ13をマスクとし
てベースを形成するFi4までエツチングしているが、
コレクタを形成する層の途中までエツチングし、イオン
注入などの熱処理をともなうプロセスを実施後、コレク
タ電極8を形成し、ついで、エツチングにより外部ベー
ス層を露出せしめた後、実施例の方法を適用することも
できる。
In Examples 1 to 4, the temporary collector 13 is used as a mask to etch down to Fi4, which forms the base.
After etching the layer forming the collector halfway and performing a process involving heat treatment such as ion implantation, the collector electrode 8 is formed, and then, after exposing the external base layer by etching, the method of the embodiment is applied. You can also do that.

また、仮のコレクタ13をマスクとして、コレクタを形
成する層までエツチングして、主に高ドープのキャップ
層からなるストライプ状突起を形成し、ついで、イオン
注入によりコレクタを形成する層の外部ベース領域に対
応する部分をイオン注入により外部ベース領域に変えた
後、コレクタ電極を形成し、実施例の方法を適用するこ
ともできる。
Using the temporary collector 13 as a mask, etching is performed to the layer that will form the collector to form striped protrusions mainly consisting of a highly doped cap layer, and then ion implantation is performed to form the external base region of the layer that will form the collector. It is also possible to transform the portion corresponding to the region into an external base region by ion implantation, form the collector electrode, and apply the method of the embodiment.

実施例1ないし4では、仮のコレクタをコレクタ電極に
変えた後、ベース電極を形成しているが、仮のコレクタ
のついた状態で、仮のコレクタのカサもしくは、仮のコ
レクタとストライプ状コレクタの側壁にSiOx薄膜を
そなえた仮のコレクタのカサを利用して、ベース電極を
形成することもできる。
In Examples 1 to 4, the base electrode is formed after changing the temporary collector to the collector electrode, but with the temporary collector attached, the temporary collector's umbrella or the temporary collector and the striped collector are formed. It is also possible to form a base electrode by using a temporary collector whose sidewalls are provided with a SiOx thin film.

実施例2と4においては、ストライプ状突起およびコレ
クタ電極の側壁形成材料としてSiOx薄膜を用いてい
るが、コレクタ電極金属、ベース1を種金属やHBT形
成材料に対して選択的に除去できる、SiNxやその他
の材料を用いることができる。
In Examples 2 and 4, a SiOx thin film is used as the material for forming the striped protrusions and the sidewalls of the collector electrode. and other materials can be used.

実施例1ないし5においては、HBT形成材料としてG
 a A s  A I! X G a I−X A 
s系のジンクブレンド型材料を用いているが、これら以
外のジンクブレンド型材料にも実施例は適用できる。ま
た、ジンクブレンド型材料とGeやStなどのダイヤモ
ンド型材料からなる多層構造材料を用いたHBTの製造
にも本実施例の方法は通用できる。
In Examples 1 to 5, G was used as the HBT forming material.
a As A I! X G a I-X A
Although s-based zinc blend materials are used, the examples can also be applied to other zinc blend materials. Furthermore, the method of this embodiment can also be applied to the production of an HBT using a multilayer structure material consisting of a zinc blend material and a diamond material such as Ge or St.

実施例1ないし5ではエピタキシー形成した(100)
面上に、ストライプ状に突起したコレクタ領域を形成し
ているが、これ以外のエピタキシー形成した面でも用い
ることができる。たとえば、ジンクブレンドまたはダイ
ヤモンド構造型結晶の(211)面にエピタキシー形成
して作成した多層構造材料の面内の<110>方向に、
その伸長方向が一致するように、コレクタのストライプ
状突起を設けることができる。この場合には、一つの(
11k)面がストライプに平行で面に垂直、一つの(1
11)面がストライプに平行で逆メサ状に位置するので
、伸長方向に沿った両側の片側が垂直、他の側か逆メサ
状になったストライプ状コレクタ形成できる。このため
実施例工ないし4に示した場合と同様に、カサ状のコレ
クタ電極を形成することができる。このように、本発明
の製造方法では、実施例に示したような、(100)成
長した多層構造材料を用いて伸長方向に沿った両側が実
質的に垂直または逆メサとなったコレクタのストライプ
状突起を形成するだけでなく、種々の結晶方位に成長し
た多層構造材料を用いて、ストライプの伸長方向の両側
が垂直、逆メサ、もしくは片側が垂直、他方が逆メサと
なったストライプ状突起のコレクタ領域を形成して、カ
サ状のコレクタ電極を形成する場合にも適用できる。
In Examples 1 to 5, epitaxy was formed (100)
Although a striped collector region is formed on the surface, other epitaxially formed surfaces can also be used. For example, in the in-plane <110> direction of a multilayer structure material created by epitaxial formation on the (211) plane of a zinc blend or diamond structure type crystal,
The striped protrusions of the collector can be provided so that their extending directions coincide. In this case, one (
11k) plane parallel to the stripe and perpendicular to the plane, one (1
11) Since the planes are parallel to the stripes and are located in an inverted mesa shape, it is possible to form a striped collector in which one side on both sides along the extension direction is perpendicular and the other side is in an inverted mesa shape. Therefore, an umbrella-shaped collector electrode can be formed in the same way as in the cases shown in Embodiments A to 4. As described above, in the manufacturing method of the present invention, as shown in the examples, a stripe of a collector with substantially vertical or reverse mesas on both sides along the elongation direction is produced using a (100) grown multilayer structure material. In addition to forming protrusions, we also use multilayered materials grown in various crystal orientations to create striped protrusions that are perpendicular on both sides in the direction of stripe extension, inverted mesa, or in which one side is perpendicular and the other is an inverted mesa. The present invention can also be applied to the case where a collector region is formed to form an umbrella-shaped collector electrode.

発明の効果 以上のように、本発明では、エミッタとコレクタのうち
少くともエミッタとしてベースよりバンドギャップの大
きい半導体材料を用い、コレクタを上方に設けたHBT
を、HBT形成のもとになるエピタキシー形成した多層
構造材料から形成するプロセスにおいて、コレクタ上部
に設けられた高ドープの半導体材料層もしくはコレクタ
と前記高ドープ層との層状構造からなるストライプ状の
突起であって、前記ストライプ状突起の伸長方向に沿っ
た側面の両側が実質的に垂直か、片方が実質的に垂直で
他方が逆メサ状か、もしくは両方が逆メサ状となり、か
つ、前記ストライプ状突起の上部の全面を覆い、かつ、
前記ストライプ状突起の少くとも伸長方向に沿った両側
にカサ状に突出したコレクタ電極金属を有する前記のス
トライプ状突起を形成する工程、もしくは、前記工程の
あと、前記材料の上面をコレクタ電極、ベース電極およ
びHBT形成材料に対して遺灰的に除去できる材料から
なる保護膜で覆い、かつ、異方性のドライエツチング法
を用いて、コレクタ電極金属の上面とベース電極取り出
し領域の上面を除去して、コレクタ電極金属の側壁と前
記上面に突出したコレクタ部分の側壁に前記材料からな
る保護膜を形成する工程と、外部ベース領域を形成する
工程と、上方向からベース電極金属を蒸着し、前記コレ
クタ電極金属のカサもしくはコレクタ電極金属と前記側
壁からなるカサの直下のm辺部にベース1を極を形成す
る工程とを少くとも有することを特徴とする製造方法を
用いる。
Effects of the Invention As described above, the present invention provides an HBT in which a semiconductor material having a larger band gap than the base is used for at least the emitter and the collector, and the collector is provided above.
In the process of forming the HBT from a multilayer structure material formed by epitaxy, which is the source of HBT formation, a highly doped semiconductor material layer provided on the upper part of the collector or a striped protrusion made of a layered structure of the collector and the highly doped layer is formed. Both sides of the striped protrusion along the extending direction are substantially vertical, one side is substantially vertical and the other side is in an inverted mesa shape, or both sides are in an inverted mesa shape, and the stripe covering the entire upper part of the protrusion, and
A step of forming the stripe-like protrusion having a collector electrode metal protruding like an umbrella on at least both sides along the extension direction of the stripe-like protrusion, or after the step, forming the upper surface of the material as a collector electrode and a base. The electrode and HBT forming material are covered with a protective film made of a material that can be removed in ashes, and the upper surface of the collector electrode metal and the upper surface of the base electrode extraction area are removed using an anisotropic dry etching method. a step of forming a protective film made of the material on the side wall of the collector electrode metal and a side wall of the collector portion protruding from the upper surface; a step of forming an external base region; depositing the base electrode metal from above; A manufacturing method is used which is characterized by having at least the step of forming the base 1 as a pole on the m-side portion directly under the umbrella of the collector electrode metal or the collector electrode metal and the side wall.

これにより、ベース電極が、微細な外部ベース領域でも
セルファライン的に容易に形成できるので、プロセス状
のメリットが極めて大きい、また、ベース電極が、コレ
クタ・ベース接合部の掻めて近距離に形成できるため、
HBTの外部ベース抵抗を著しく低減でき、これにより
r。の大きいHBTを作製できる。
As a result, the base electrode can be easily formed in a self-aligned manner even in the minute external base region, which has extremely large process advantages.In addition, the base electrode can be formed very close to the collector-base junction. Because you can
The external base resistance of the HBT can be significantly reduced, thereby r. A large HBT can be produced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ないし第5図は本発明の1(BTの製造方法を示
す工程図、第6図は従来のHBTの製造方法を示す工程
図である。 ■・・・・・・基板、2・・・・・・エミッタのオーミ
ンクコンタクトの形成を容易にするための高ドープ層、
2−a・・・・・・エミッタ電掻取り出し領域、3・・
・・・・エミッタ領域を形成するための半導体材料層、
3−a・・・・・・エミッタ領域、4・・・・・・ベー
ス領域を形成するための半導体材料層、4−a・・・・
・・ベース領域、4−b・・・・・・ベース電極を取り
出すための外部ベースM域、5・・・・・・コレクタ領
域を形成するための半導体材料層、5−a・・・・・・
コレクタ領域、6・・・・・・コレクタのオーミックコ
ンタクトの形成を容易にするための高ドープ層、6−a
・旧・・コレクタ上部のコレクタキャップ層、7・・・
・・・エピタキシー形成した多層構造材料、8・・・・
・・コレクタ電極、9・・・・・・ベース電極、10・
・・・・・エミンタフタ、11・・・・・・仮のコレク
タを形成するための保護膜層、12・・・・・・仮のコ
レクタの部分の金属層、13・・・・・・仮のコレクタ
、14・・・・・・フォトレジスト、15・・・・・・
フォトレジスト14中にコレクタ部分に形成された凹み
、16・・・・・・コレクタ電極およびコレクタ領域の
側壁を形成するための保護、16−a・・・・・・保護
膜16より形成されたコレクタ電極およびコレクタ領域
の側壁。 代理人の氏名 弁理士 中尾敏男 はか1名1g1図 
        1一基板 第 1 図 15    ノ4      3久 ・−・ エミッタ
′8障滅/6−−−側壁形朗保寝瞑 第3図 第4図 8−一一コレクダ電極 第5図 ε 第6図
1 to 5 are process diagrams showing the manufacturing method of 1 (BT) of the present invention, and FIG. 6 is a process diagram showing the conventional HBT manufacturing method. ■...Substrate, 2.・・・Highly doped layer to facilitate formation of emitter ohmink contact,
2-a...Emitter electric scraping area, 3...
...semiconductor material layer for forming an emitter region,
3-a... Emitter region, 4... Semiconductor material layer for forming base region, 4-a...
... Base region, 4-b ... External base M region for taking out the base electrode, 5 ... Semiconductor material layer for forming the collector region, 5-a ...・・・
Collector region, 6...Highly doped layer for facilitating formation of collector ohmic contact, 6-a
・Old...Collector cap layer at the top of the collector, 7...
...Multilayer structure material formed by epitaxy, 8...
... Collector electrode, 9 ... Base electrode, 10.
... Emyn taffeta, 11 ... Protective film layer for forming a temporary collector, 12 ... Metal layer for the temporary collector portion, 13 ... Temporary Collector, 14...Photoresist, 15...
A recess formed in the collector portion of the photoresist 14, 16... Protection for forming a collector electrode and a side wall of the collector region, 16-a... Formed from the protective film 16. Collector electrode and sidewall of collector region. Name of agent: Patent attorney Toshio Nakao 1 person 1g 1 diagram
11 Substrate 1 Fig. 15 No. 4 3 - Emitter '8 failure/6 - Side wall type reverberation Fig. 3 Fig. 4 Fig. 8-11 Collector electrode Fig. 5 ε Fig. 6

Claims (7)

【特許請求の範囲】[Claims] (1)バイポーラトランジスタのエミッタとコレクタの
うち、少くともエミッタとしてベースよりもバンドギャ
ップの大きい半導体材料を用い、コレクタを上方に設け
たヘテロ接合バイポーラトランジスタを、基板の上にエ
ピタキシー形成した多層構造材料から形成する製造方法
であって、コレクタ上部に設けられた高ドープの半導体
材料層もしくはコレクタと前記高ドープ層との層状構造
からなるストライプ状の突起であって、前記ストライプ
状突起の伸長方向に沿った側面の両側が実質的に垂直か
、片方が実質的に垂直で他方が逆メサ状か、もしくは両
方が逆メサ状となり、かつ、前記ストライプ状突起の上
部の全面を覆い、かつ、前記ストライプ状突起の少なく
とも伸長方向に沿った両側にカサ状に突出したコレクタ
電極金属を有する前記のストライプ状突起を形成する工
程もしくは前記工程のあと、前記材料の上面をコレクタ
電極、ベース電極およびヘテロ接合バイポーラトランジ
スタ形成材料に対して選択的に除去できる材料からなる
保護膜で覆い、かつ、異方性のドライエッチング法を用
いて、コレクタ電極金属の上面とベース電極取り出し領
域の上面を除去して、コレクタ電極金属の側壁と前記上
面に突出したコレクタ部分の側壁に前記材料からなる保
護膜を形成する工程と、外部ベース領域を形成する工程
と、上方向からベース電極金属を蒸着し、前記コレクタ
電極金属のカサもしくはコレクタ電極金属と前記側壁か
らなるカサの直下の周辺部にベース電極を形成する工程
とを少くとも有することを特徴とするヘテロ接合バイポ
ーラトランジスタの製造方法。
(1) A multilayer structure material in which a heterojunction bipolar transistor is epitaxially formed on a substrate, using a semiconductor material with a larger band gap than the base for at least the emitter of the bipolar transistor, and the collector is provided above. A highly doped semiconductor material layer provided on the upper part of the collector or a striped protrusion made of a layered structure of the collector and the highly doped layer, the striped protrusion being formed in the direction in which the striped protrusion extends. Both sides of the side surface along the stripe are substantially vertical, one side is substantially vertical and the other side is in an inverted mesa shape, or both sides are in an inverted mesa shape, and the stripe-like protrusion covers the entire upper part of the striped protrusion, and After the step of forming the striped protrusion having collector electrode metal protruding like an umbrella on at least both sides of the striped protrusion along the extension direction, or after the step, the upper surface of the material is formed into a collector electrode, a base electrode and a heterojunction. The bipolar transistor forming material is covered with a protective film made of a material that can be selectively removed, and the upper surface of the collector electrode metal and the upper surface of the base electrode extraction region are removed using an anisotropic dry etching method. forming a protective film made of the material on the side walls of the collector electrode metal and the side walls of the collector portion protruding from the upper surface; forming an external base region; depositing the base electrode metal from above; 1. A method for manufacturing a heterojunction bipolar transistor, comprising at least the step of forming a base electrode in a peripheral area immediately below the umbrella consisting of a metal umbrella or collector electrode metal and the side wall.
(2)コレクタ電極金属を、コレクタの大きさにリフト
オフ形成するか、もしくはコレクタ電極金属を全面に蒸
着しコレクタ周辺部分をエッチングにより除去して形成
し、前記コレクタ電極をマスクとしてエッチングし、ス
トライプ状突起領域を形成することを特徴とする特許請
求の範囲第(1)項記載のヘテロ接合バイポーラトラン
ジスタの製造方法。
(2) The collector electrode metal is formed by lift-off to the size of the collector, or by vapor-depositing the collector electrode metal on the entire surface and removing the peripheral part of the collector by etching, and etching using the collector electrode as a mask to form a striped shape. A method for manufacturing a heterojunction bipolar transistor according to claim 1, characterized in that a protruding region is formed.
(3)多層構造材料として、<001>方向にエピタキ
シー成長したジンクブレンド型材料もしくはジンクブレ
ンド型材料とダイヤモンド型材料からなる多層構造材料
を用い、ストライプ状突起の伸長方向を前記多層構造材
料の面内の <100>方向または<110>方向に設け、かつ、側
壁を形成する保護膜として酸化シリコンもしくは窒化シ
リコン薄膜を用いることを特徴とする特許請求の範囲第
(2)項記載のヘテロ接合バイポーラトランジスタの製
造方法。
(3) As the multilayer structure material, use a zinc blend type material epitaxially grown in the <001> direction or a multilayer structure material consisting of a zinc blend type material and a diamond type material, and align the extension direction of the striped protrusions with the surface of the multilayer structure material. The heterojunction bipolar according to claim (2), characterized in that a silicon oxide or silicon nitride thin film is used as a protective film provided in the <100> direction or <110> direction and forming the side walls. Method of manufacturing transistors.
(4)コレクタ領域となる部分に前記ヘテロ接合バイポ
ーラトランジスタ形成材料に対して選択的に除去でき、
かつ、下地材料のエッチング液に実質的に侵されない材
料からなる仮のコレクタを設け、前記仮のコレクタをマ
スクとしてエッチングしたあと、フォトレジストで全面
を覆いドライエッチングにより仮のコレクタ上部を露出
せしめ、ついで、仮のコレクタを除去し、除去したあと
にコレクタ電極金属をリフトオフ形成することを特徴と
する特許請求の範囲第(1)項記載のヘテロ接合バイポ
ーラトランジスタの製造方法。
(4) selectively removing the material for forming the heterojunction bipolar transistor in a portion that will become the collector region;
and providing a temporary collector made of a material that is not substantially corroded by the etching solution of the underlying material, etching the temporary collector using the temporary collector as a mask, and then covering the entire surface with photoresist and exposing the upper part of the temporary collector by dry etching, The method for manufacturing a heterojunction bipolar transistor according to claim 1, wherein the temporary collector is then removed, and after the removal, a collector electrode metal is formed by lift-off.
(5)多層構造材料として<001>方向にエピタキシ
ー成長したジンクブレンド型材料もしくはジンクブレン
ド型材料とダイヤモンド型材料からなる多層構造材料を
用い、ストライプ状突起の伸長方向を前記多層構造材料
の面内の<100>方向または<110>方向に設け、
かつ、側壁を形成する保護膜として酸化シリコンもしく
は窒化シリコンを用いることを特徴とする特許請求の範
囲第(4)項記載のヘテロ接合バイポーラトランジスタ
の製造方法。
(5) As a multilayer structure material, use a zinc blend material epitaxially grown in the <001> direction or a multilayer structure material consisting of a zinc blend material and a diamond material, and align the extension direction of the striped protrusions within the plane of the multilayer structure material. provided in the <100> direction or <110> direction of
The method for manufacturing a heterojunction bipolar transistor according to claim (4), further comprising using silicon oxide or silicon nitride as the protective film forming the sidewall.
(6)多層構造材料として、<001>方向にエピタキ
シー成長したジンクブレンド型材料もしくはジンクブレ
ンド型材料とダイヤモンド型材料からなる多層構造材料
を用い、ストライプ状突起の伸長方向を前記多層構造材
料の面内の <110>方向または<100>方向に設けることを特
徴とする特許請求の範囲第(1)項記載のヘテロ接合バ
イポーラトランジスタの製造方法。
(6) As the multilayer structure material, use a zinc blend type material epitaxially grown in the <001> direction or a multilayer structure material consisting of a zinc blend type material and a diamond type material, and set the extension direction of the striped projections to the surface of the multilayer structure material. The method for manufacturing a heterojunction bipolar transistor according to claim (1), wherein the heterojunction bipolar transistor is provided in the <110> direction or the <100> direction.
(7)側壁を形成する保護膜として、酸化シリコンもし
くは窒化シリコン薄膜を用いることを特徴とする特許請
求の範囲第(1)項記載のヘテロ接合バイポーラトラン
ジスタの製造方法。
(7) A method for manufacturing a heterojunction bipolar transistor according to claim (1), characterized in that a silicon oxide or silicon nitride thin film is used as the protective film forming the sidewall.
JP19329386A 1986-08-19 1986-08-19 Manufacture of heterojunction bipolar transistor Pending JPS6348862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19329386A JPS6348862A (en) 1986-08-19 1986-08-19 Manufacture of heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19329386A JPS6348862A (en) 1986-08-19 1986-08-19 Manufacture of heterojunction bipolar transistor

Publications (1)

Publication Number Publication Date
JPS6348862A true JPS6348862A (en) 1988-03-01

Family

ID=16305504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19329386A Pending JPS6348862A (en) 1986-08-19 1986-08-19 Manufacture of heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JPS6348862A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039076A (en) * 1973-08-08 1975-04-10
JPS59210669A (en) * 1982-09-17 1984-11-29 フランス国 Hetero junction bipolar semiconductor device and method of producing same
JPS61147571A (en) * 1984-12-21 1986-07-05 Toshiba Corp Manufacture of hetero junction bipolar transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039076A (en) * 1973-08-08 1975-04-10
JPS59210669A (en) * 1982-09-17 1984-11-29 フランス国 Hetero junction bipolar semiconductor device and method of producing same
JPS61147571A (en) * 1984-12-21 1986-07-05 Toshiba Corp Manufacture of hetero junction bipolar transistor

Similar Documents

Publication Publication Date Title
US5166081A (en) Method of producing a bipolar transistor
US5344786A (en) Method of fabricating self-aligned heterojunction bipolar transistors
JPH03108339A (en) Heterojunction bipolar transistor and manufacture thereof
KR0174538B1 (en) Method of fabricating a heaterojunction bipolar transistor
JPH06302610A (en) High gain mis transistor
US5471078A (en) Self-aligned heterojunction bipolar transistor
JPS6348862A (en) Manufacture of heterojunction bipolar transistor
US5037769A (en) Method of manufacturing semiconductor device
JPH0654779B2 (en) Heterojunction bipolar transistor
JPS6348863A (en) Manufacture of heterojunction bipolar transistor
JPH0654780B2 (en) Heterojunction bipolar transistor
JPS6249656A (en) Heterojunction bipolar transistor and manufacture thereof
JPH0571171B2 (en)
JP2841380B2 (en) Heterojunction bipolar transistor
JPH03159135A (en) Semiconductor device and its manufacture
JPH0648687B2 (en) Method of manufacturing heterojunction bipolar transistor
JPH07120658B2 (en) Method for manufacturing heterojunction bipolar transistor
JPH0737900A (en) Semiconductor device and its manufacturing method
JPH031542A (en) Manufacture of bipolar transistor
JPH01233767A (en) Heterojunction bipolar transistor and manufacture thereof
JPH0897229A (en) Manufacture of semiconductor device
KR950000138B1 (en) Manufacturing method of self-aligned bipolar transistor with double side wall
JPS6378571A (en) Manufacture of bipolar transistor
JPH0648688B2 (en) Method of manufacturing heterojunction bipolar transistor
JPS62264664A (en) Hetero junction bipolar transistor and manufacture thereof