JPS63138774A - Manufacture of hetero junction bipolar transistor - Google Patents

Manufacture of hetero junction bipolar transistor

Info

Publication number
JPS63138774A
JPS63138774A JP28632486A JP28632486A JPS63138774A JP S63138774 A JPS63138774 A JP S63138774A JP 28632486 A JP28632486 A JP 28632486A JP 28632486 A JP28632486 A JP 28632486A JP S63138774 A JPS63138774 A JP S63138774A
Authority
JP
Japan
Prior art keywords
emitter
collector
forming
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28632486A
Other languages
Japanese (ja)
Inventor
Masaki Inada
稲田 雅紀
Manabu Yanagihara
学 柳原
Toshimichi Ota
順道 太田
Atsushi Nakagawa
敦 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28632486A priority Critical patent/JPS63138774A/en
Publication of JPS63138774A publication Critical patent/JPS63138774A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To facilitate processes markedly by a method wherein a fine collector as well as an emitter and an emitter electrode are formed in self alignment using the same mask. CONSTITUTION:A temporary emitter 13 is removed by etching process to expose a cap layer 6a of emitter forming a recession 15. First, an emitter electrode metal is formed by evaporation and lift off process. Second, hydrogen ion is implanted in a layer 3 using an emitter electrode 8 as a mask to form a collector while an outer region 3b below the emitter electrode 8 is semiinsulated to form a fine collector region 3a in substantially the sane size as that of emitter electrode 8. Through these procedures, the processes can be facilitated markedly to improve the yield thereof notably.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ヘテロ接合バイポーラトランジスタ(以下HBTと称す
)の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for manufacturing a heterojunction bipolar transistor (hereinafter referred to as HBT), which is promising as an ultra-high speed and ultra-high frequency transistor.

従来の技術 近年、バイポーラトランジスタ(以下BTと称す)のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたHBTは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。
Background of the Invention In recent years, HBTs, which use a semiconductor material with a larger bandgap than the base as the emitter of bipolar transistors (hereinafter referred to as BT), have been actively researched as one of the promising candidates for ultra-high speed and ultra-high frequency transistors. It's happening.

第2図は従来のエミッタを上側に設けた正常型のHBT
の製造方法を示す、lはGaAs基板、2はコレクタの
オーミックコンタクトの形成を容易にするための高ドー
プのn型のGaAs、2aはコレクタ電極取り出し領域
、3はコレクタ領域を形成するためのn型のGaAs、
3aはコレクタ領域、3bはコレクタ周辺部の半絶縁性
領域、4はベース領域を形成するためのp型のGaAs
Figure 2 shows a normal HBT with a conventional emitter installed on the top.
1 is a GaAs substrate, 2 is a highly doped n-type GaAs to facilitate the formation of an ohmic contact of the collector, 2a is a collector electrode extraction region, and 3 is an n-type substrate for forming a collector region. type of GaAs,
3a is a collector region, 3b is a semi-insulating region around the collector, and 4 is p-type GaAs for forming a base region.
.

4aはベース領域、4bはベース電極を取り出すための
外部ベース領域、5はエミッタ領域を形成するためのn
型のA IX G a l−X A s、5aはエミッ
タ領域、6はエミッタのオーミンクコンタクトの形成を
容易にするための高ドープのn型のGaAs、6aはエ
ミッタ領域上部のキャンプ層、7はHBTを形成するも
とになるエピタキシー形成した多層構造材料、8はエミ
ッタ電極、9はベース電極、10はコレクタ電極、16
はコレクタを形成するための層に不純物を導入して微小
なコレクタを形成するためのマスク層である。
4a is a base region, 4b is an external base region for taking out the base electrode, and 5 is n for forming an emitter region.
5a is an emitter region, 6 is highly doped n-type GaAs to facilitate the formation of an emitter ohmink contact, 6a is a camp layer above the emitter region, 7 8 is an emitter electrode, 9 is a base electrode, 10 is a collector electrode, and 16
is a mask layer for forming a minute collector by introducing impurities into the layer for forming the collector.

基板1の上にエピタキシー形成した多層構造材料7 (
第2図(a))を用いて、第2図[blのようにコレク
タを形成する層に不純物を導入し微小なコレクタを形成
する。ついで、フォトリソグラフィーとエツチングによ
り、第2図tc>に示すように、6aと53からなるエ
ミッタ領域、4aと4bからなるベース領域、コレクタ
領域3a、コレクタ電極取り出し領域2aを有する構造
とする。ついで、第2図+dlのように、エミフタ電橿
8、ベース電極9、コレクタ電極10を形成する。コレ
クタを上側に設けた倒置型のHBTは、第2図において
、エミッタを形成する材料層を3、コレクタを形成する
材料層を5とした多層構造を用いて、同様の方法により
形成される。
A multilayer structure material 7 epitaxially formed on a substrate 1 (
Using FIG. 2(a), impurities are introduced into the layer forming the collector to form a minute collector as shown in FIG. 2[bl]. Then, by photolithography and etching, a structure having an emitter region 6a and 53, a base region 4a and 4b, a collector region 3a, and a collector electrode lead-out region 2a is formed as shown in FIG. Then, as shown in FIG. 2+dl, an emitter electrode 8, a base electrode 9, and a collector electrode 10 are formed. An inverted HBT with a collector provided on the upper side is formed by the same method as shown in FIG. 2, using a multilayer structure with 3 material layers forming the emitter and 5 material layers forming the collector.

以上のように構成されたHBTについて、その動作につ
いて説明する。
The operation of the HBT configured as above will be explained.

HBTの高速動作の指標であるftおよびfmは次のよ
うに表わされる。
ft and fm, which are indicators of high-speed operation of HBT, are expressed as follows.

Jt−1/2π(τ8+τe + r c + r c
 c )fm−Jt  /  、/’i西1西回7厘匹
に、τB (エミッタ空乏層走向時間)−TE  (C
BC”caa ”CPB) 、τB (ベース走同時間
)−W82/πDB、τ。(コレクタ空乏層走向時間)
−W。2/2vs、τ。。(コレクタ空乏層充電時間)
−(R8F:+R,)(CBC+CPC)’RBはベー
ス抵抗、Cacハヘーベーコレクタ間容1、CEBはベ
ース・エミッタ間容量、CPBはベース層浮遊容量、C
1゜はコレクタ層浮遊容量、WBはベース層の厚さ、D
Bはベース層拡散係数、Woはコレクタ空乏層の厚さ、
V5はコレクタ走向速度、RI:Il:はエミッタコン
タクト抵抗、Roはコレクタ抵抗である。
Jt-1/2π(τ8+τe + r c + r c
c) fm-Jt /, /'i West 1 West 7 times, τB (emitter depletion layer strike time) - TE (C
BC"caa"CPB), τB (base running time) - W82/πDB, τ. (Collector depletion layer travel time)
-W. 2/2 vs, τ. . (Collector depletion layer charging time)
-(R8F:+R,)(CBC+CPC)'RB is base resistance, Cac hahebe collector capacitance 1, CEB is base-emitter capacitance, CPB is base layer stray capacitance, C
1° is the collector layer stray capacitance, WB is the base layer thickness, D
B is the base layer diffusion coefficient, Wo is the thickness of the collector depletion layer,
V5 is collector running velocity, RI:Il: is emitter contact resistance, and Ro is collector resistance.

HBTはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク(npn型の場合)がおさえられる
ので、通常のBTと反対にベースを高ドープ、エミッタ
とコレクタを低ドープにすることができる。このことに
よりトランジスタの高速・高周波化にとって重要なベー
ス抵抗RBの低減をはかることができるQでjmが大き
くなる。さらに、一般にBTにおいてはCBBlCBc
は接合容量のドーピングによる因子CBB(n、h> 
、CB、(n、h) 、と接合面積AEB%ABCとの
積で表わされる。HBTでは、エミッタとコレクタが低
ドープ、ベースが高ドープとなっているため、CBB 
(n、h)、CB。
HBT uses a semiconductor material with a larger bandgap than the base as the emitter, which suppresses hole leakage from the base to the emitter (in the case of npn type). The collector can be lightly doped. As a result, jm becomes large with a Q that can reduce the base resistance RB, which is important for increasing the speed and frequency of the transistor. Furthermore, in general in BT, CBBlCBc
is the junction capacitance doping factor CBB(n, h>
, CB, (n, h), and the junction area AEB%ABC. In HBT, the emitter and collector are lightly doped and the base is highly doped, so CBB
(n, h), CB.

(n、h)は、エミッタ・コレクタのドーピングにのみ
依存しCas”acは次のようになる。
(n, h) depends only on the emitter-collector doping, and Cas''ac is:

Cae”8 ”AHB ”B C”  ”C”B CB
B したがって、HBTでは通常のBTに比べてCIEB’
CBCが小さくなるのでτ8、τccが小さくなり、j
tの増大が可能となる。また、08Bが小さくなるので
前記したRBが小さいことと合わせて1mを大きくする
ことが可能となる。
Cae"8 "AHB "B C""C"B CB
B Therefore, in HBT, compared to normal BT, CIEB'
Since CBC becomes smaller, τ8 and τcc become smaller, and j
It becomes possible to increase t. Further, since 08B becomes smaller, it becomes possible to increase 1 m in combination with the above-described small RB.

このように、HBTはヘテロ構造に基づく理由により本
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化と電極のコンタクト抵抗の低減により浮遊要素
の低減をはかることが極めて重要となる。たとえば、従
来例に示すように、ベース・コレクタ間接合面積ABC
を不純物をコレクタを形成するための層に導入して微小
なコレクタを形成することにより小さくし、これにより
CBGを小さくLJmの増大をはかること、同様に倒置
型のHBTでは、ベース・エミッタ間の接合面積ABB
を小さくしてCB□を小さくし、これによりftを大き
くし、ひいてはfmの増大をはかることが重要となる。
Thus, HBTs are inherently advantageous for higher speeds due to their heterostructure. However, in order to further increase the speed, it is extremely important to reduce floating elements by miniaturizing the device structure and reducing the contact resistance of the electrodes. For example, as shown in the conventional example, base-collector junction area ABC
By introducing impurities into the layer for forming the collector to form a minute collector, the CBG can be reduced and LJm can be increased. Similarly, in an inverted HBT, the Joint area ABB
It is important to reduce CB□ by decreasing , thereby increasing ft, and thus increasing fm.

また、正常型では、前記のエミッタコンタクトの抵抗R
66、倒置型ではコレクタのコンタクト抵抗を低減する
ことが極めて大切である。
In addition, in the normal type, the resistance R of the emitter contact is
66. In the inverted type, it is extremely important to reduce the contact resistance of the collector.

発明が解決しようとする問題点 しかしながら、第2図のような正常型のHBTの製造方
法では、微細なマスクを用いてコレクタを形成する層に
不純物を導入することにより微細なコレクタを形成し、
CaCを小さくすることができるが、このマスクをのぞ
いて微小なエミッタ部分に別の微細な三枚のマスクを用
いてエミッタ、エミック電極とエミッタiit極配線を
形成する必要があるため、プロセスが極めて難しく、か
つ、マスク合わせの難しさから歩留りが悪くなるという
問題点があった。また、倒置型のHBTでも同様に、微
小なコレクタ、コレクタ電極およびコレクタ電極配線を
形成することが極めて難しかった。
Problems to be Solved by the Invention However, in the manufacturing method of a normal HBT as shown in FIG. 2, a fine collector is formed by introducing impurities into the layer forming the collector using a fine mask.
Although CaC can be made smaller, the process is extremely complicated as it is necessary to look through this mask and use three other fine masks to form the emitter, emic electrode, and emitter IIT electrode wiring in the tiny emitter part. There was a problem in that it was difficult and the yield was poor due to the difficulty of mask alignment. Similarly, in the case of an inverted HBT, it is extremely difficult to form a minute collector, collector electrode, and collector electrode wiring.

本発明は、上記問題点に鑑み、一枚のマスクを用いてコ
レクタ(倒置型ではエミッタ)を形成する層に不純物を
導入して微細なコレクタ(倒置型ではエミッタ)を形成
することと、エミッタ(倒置型ではコレクタ)電極の形
成がセルファラインで行うことのできる、HBTの製造
方法を提供しようとするものである。
In view of the above-mentioned problems, the present invention aims to form a fine collector (emitter in the inverted type) by introducing impurities into a layer forming the collector (emitter in the inverted type) using a single mask, and to form a fine collector (emitter in the inverted type). The present invention aims to provide a method for manufacturing an HBT in which the electrode (collector in the case of an inverted type) can be formed in a self-aligned cell line.

問題点を解決するための手段 上記問題点を解決するために、本発明のHBTの製造方
法では、正常型もしくは倒置型のHBTの形成のもとに
なるエピタキシー形成した多層構造材料の上に保護層を
形成し、前記保護層の上にエミッタ(倒置型ではコレク
タ)に対応する部分にマスク材料層を形成し、かつ、前
記マスク材料層をマスクとしてエツチングし、少くとも
前記保護層からなる仮のエミッタ(倒置型ではコレクタ
)を形成する工程と、前記仮のエミッタをマスクとして
エツチングして外部ベース領域を露出する工程と、全面
をフォトレジストで覆い、前記フォトレジストをドライ
エツチングして前記エミッタ(倒置型ではコレクタ)の
上部に形成された仮のエミッタ(倒置型ではコレクタ)
の頭出しを行つたのち、前記仮のエミッタ(倒置型では
コレクタ)をエツチングにより除去し、エミッタ(倒置
型ではコレクタ)周辺部に残されたフォトレジストを用
いてエミッタ(倒置型ではコレクタ)電極を蒸着とリフ
トオフにより形成する工程と、前記エミッタ(倒置型で
はコレクタ)電極をマスクとして、不純物をコレクタ(
倒置型ではエミッタ)を形成するための材料層に導入し
て前記エミッタ(倒置型ではコレクタ)電極の下部のコ
レクタ(倒置型ではエミッタ)領域外の領域のキャリア
濃度の減少する工程と、を少くとも用いて、微細なエミ
ッタ(倒置型ではコレクタ)とエミッタ(倒置型ではコ
レクタ)電極および微細なコレクタ(倒置型ではエミッ
タ)の形成が実質状一枚のマスクを用いて行えるように
する。
Means for Solving the Problems In order to solve the above problems, in the HBT manufacturing method of the present invention, a protective layer is added on the epitaxially formed multilayer structure material from which the normal type or inverted type HBT is formed. forming a mask material layer on the protective layer at a portion corresponding to the emitter (collector in the case of an inverted type), and etching the mask material layer using the mask material layer as a mask; a step of forming an emitter (a collector in the case of an inverted type), a step of etching the temporary emitter as a mask to expose the external base region, and a step of covering the entire surface with a photoresist and dry etching the photoresist to remove the emitter. Temporary emitter (collector in inverted type) formed on top of (collector in inverted type)
After positioning the temporary emitter (collector in the inverted type), the temporary emitter (collector in the inverted type) is removed by etching, and the photoresist left around the emitter (collector in the inverted type) is used to form the emitter (collector in the inverted type) electrode. A process of forming impurities by vapor deposition and lift-off, and using the emitter (collector in the inverted type) electrode as a mask, impurities are removed from the collector (
A step of reducing the carrier concentration in a region outside the lower collector (emitter in the inverted type) region of the emitter (collector in the inverted type) electrode by introducing it into a material layer for forming the emitter (in the inverted type) electrode. By using both, a fine emitter (collector in the inverted type), an emitter (collector in the inverted type) electrode, and a fine collector (emitter in the inverted type) can be formed using essentially one mask.

作用 本発明のHBTの製造方法では、微細なサイズのHBT
でも微細なコレクタ(倒置型ではエミッタ)の形成とエ
ミッタ(倒置型ではコレクタ)およびエミッタ(倒置型
ではコレクタ)電極の形成が一枚のマスクを用いてセル
ファラインにより形成できる。このため、従来、微細な
コレクタ(倒置型ではエミ7り)の形成とエミッタ(倒
置型ではコレクタ)およびエミッタ(倒置型ではコレク
タ)電極の形成を別々のマスクを用いて行っていたプロ
セスが著しく容易になる。また、この発明ではエミッタ
(倒置型ではコレクタ)電極がエミッタ(倒置型ではコ
レクタ)上部の全面を覆うため、従来と同じサイズのエ
ミッタ(倒置型ではコレクタ)でも電極とエミッタ(倒
置型ではコレクタ)との接触面積が著しく増加し、これ
により電極のコンタクト抵抗が従来に比べて小さくなる
Function: In the HBT manufacturing method of the present invention, fine-sized HBT
However, formation of a fine collector (emitter in the inverted type) and formation of the emitter (collector in the inverted type) and emitter (collector in the inverted type) electrode can be performed by self-line using a single mask. For this reason, the conventional process of forming a fine collector (emitter 7 for an inverted type), emitter (collector for an inverted type), and emitter (collector for an inverted type) electrode using separate masks has significantly changed. becomes easier. In addition, in this invention, the emitter (collector in the inverted type) electrode covers the entire upper part of the emitter (collector in the inverted type), so even if the emitter is the same size as the conventional one (collector in the inverted type), the electrode and emitter (collector in the inverted type) The contact area with the electrode increases significantly, and as a result, the contact resistance of the electrode becomes smaller than in the past.

このため、ltを大きくするのに効果がある。Therefore, it is effective to increase lt.

実施例 以下本発明の一実施例のHBTの製造方法について図面
を参照しながら説明する。
EXAMPLE Hereinafter, a method for manufacturing an HBT according to an example of the present invention will be described with reference to the drawings.

第1図は、本発明のHBTの製造方法の一例である。FIG. 1 shows an example of the method for manufacturing the HBT of the present invention.

第1図talに示すように、(001)GaAs基板l
の上に、コレクタのオーミックコンタクトの形成を容易
にするためのコレクタと同型の高ドープのGaAs層2
、コレクタ領域を形成するためのn型のGaAs層3、
ベース領域を形成するためのp型のGaAs層4、エミ
ッタ領域を形成するためのn型のAlxGa1−XAs
層5、エミッタのオーミックコンタクトの形成を容易に
するための高ドープのn型のGaAs層6をこの順序に
エピタキシー形成し、多層構造材料7を形成する。
As shown in FIG. 1, a (001) GaAs substrate l
On top of this, a highly doped GaAs layer 2 of the same type as the collector to facilitate the formation of an ohmic contact to the collector.
, an n-type GaAs layer 3 for forming a collector region,
P-type GaAs layer 4 for forming the base region, n-type AlxGa1-XAs for forming the emitter region
A layer 5 and a highly doped n-type GaAs layer 6 to facilitate the formation of an emitter ohmic contact are epitaxially formed in this order to form a multilayer structure material 7.

ついで、第1図(blに示すように、SiOxからなる
保護層11を設け、その上にエミッタに対応する部分に
ANからなるマスク層12をリフトオフもしくはエツチ
ングにより形成する。ついで、マスク層12をマスクと
して保護層12をドライエツチングし、保護層11とマ
スク層12からなる仮のエミッタ13を第1図(clの
ように形成する。
Next, as shown in FIG. 1 (bl), a protective layer 11 made of SiOx is provided, and a mask layer 12 made of AN is formed thereon by lift-off or etching at a portion corresponding to the emitter. By dry etching the protective layer 12 as a mask, a temporary emitter 13 consisting of the protective layer 11 and the mask layer 12 is formed as shown in FIG.

ついで、第1図(1)に示すように、仮のエミッタ13
をマスクとしてエツチングし、外部ベース領域4bを露
出する。ついで、第1図(1)1のようにフォトレジス
トでコートし、第1図if)のようにドライエツチング
により仮のエミッタ13の頭出しを行う、ついで、第1
図(幻のように、仮のエミッタ13をエツチングにより
除去し、エミッタのキャップ層6aを露出し、凹み15
を形成する。ついで、第1図(hlのように、エミッタ
電極金属を蒸着とリフトオフにより形成する。ついで、
第1図(1)のように、フォトリソグラフィーとエツチ
ングにヨリ、HBTのデバイス構造を形成し、コレクタ
電極10を形成し、ついで、熱処理により、エミッタと
コレクタのオーミック電極を形成する。ついで、エミッ
タ電極をマスクとして、第1図01のように、水素イオ
ンをコレクタを形成するための層3にイオン注入し、エ
ミッタ電極8の下部の領域外3bを半絶縁性化し、エミ
ッタ電極8と実質的に同じサイズの微小なコレクタ領域
3aを形成する。ついで、ベース電極9を第1図0(+
のように形成する。
Next, as shown in FIG. 1 (1), a temporary emitter 13 is installed.
is used as a mask to expose the external base region 4b. Next, as shown in FIG. 1 (1) 1, the temporary emitter 13 is coated with a photoresist, and the temporary emitter 13 is located by dry etching as shown in FIG.
(As shown in the figure, the temporary emitter 13 is removed by etching, the emitter cap layer 6a is exposed, and the recess 15 is removed.
form. Then, as shown in FIG. 1 (hl), emitter electrode metal is formed by vapor deposition and lift-off.
As shown in FIG. 1(1), an HBT device structure is formed by photolithography and etching, a collector electrode 10 is formed, and then ohmic electrodes for the emitter and collector are formed by heat treatment. Next, using the emitter electrode as a mask, hydrogen ions are implanted into the layer 3 for forming the collector, as shown in FIG. A minute collector region 3a having substantially the same size is formed. Next, the base electrode 9 is connected to the base electrode 9 in FIG.
form like this.

実施例においては、保護層として5tyxを用いている
がこれに限るものではない、要は、イオン注入後の熱処
理により下地の半導体材料と反応せず、下地の半導体材
料に対して選択的に除去できる材料であればよい、実施
例に示したS ioxやSiNxは下地の種々の半導体
材料に対して用いることができる。実施例に示したよう
な、下地がGaAsの場合には、ANXGa、−XAs
In the example, 5tyx is used as the protective layer, but it is not limited to this.The point is that it does not react with the underlying semiconductor material by heat treatment after ion implantation, and is selectively removed with respect to the underlying semiconductor material. The Siox and SiNx shown in the examples can be used for various underlying semiconductor materials. When the base is GaAs as shown in the example, ANXGa, -XAs
.

Ge、、SLなどを保護層として用いることができる。Ge, SL, etc. can be used as the protective layer.

これらの保護層は、下地が化合物半導体材料の場合には
かなり広く用いることができる。下地がGeやSiなど
の半導体材料の場合には、化合物半導体材料を保護層と
してかなり広く用いることができる。
These protective layers can be used in a wide range of applications when the underlying material is a compound semiconductor material. When the underlying material is a semiconductor material such as Ge or Si, compound semiconductor materials can be used quite widely as the protective layer.

実施例においては、マスク層としてAiLを用いている
が、これ以外にも種々の金属を用いることができる。マ
スク層は、イオン注入のマスクとして働くとともに、保
護層からなる仮のエミッタを形成する際のマスクとして
、また、保護層材料が下地の半導体材料のエツチング液
に侵される材料の場合には、下地材料のエツチングにお
けるマスクとしての役割を果すので、下地材料と保護層
材料に合った材料を選ぶ必要がある。たとえば、Au系
材料は、種々の材料の場合にも適用できる。
In the embodiment, AiL is used as the mask layer, but various other metals can be used. The mask layer serves as a mask for ion implantation, and also as a mask when forming a temporary emitter made of a protective layer.If the protective layer material is a material that is eroded by the etching solution of the underlying semiconductor material, it can be used as a mask for the underlying semiconductor material. Since it serves as a mask during material etching, it is necessary to select a material that is compatible with the underlying material and the protective layer material. For example, Au-based materials can also be applied to various materials.

また、マスク材料としては、金属だけでなく、上記条件
を満たす材料であればよい、また、マスク層12は、1
1の仮のエミッタを形成した後は必ずしも必要でない。
In addition, the mask material may be not only metal but also any material that satisfies the above conditions.
It is not necessary after forming one temporary emitter.

実施例においては、仮のエミッタの周辺部のS iox
をすべて除いているが、必ずしもその必要はない0周辺
部のSiOxを少し残しておいて、イオン注入やその後
の熱処理における表面保護層として利用し、その後取り
除くことも勿論できる。
In the example, S iox at the periphery of the temporary emitter
However, it is of course possible to leave a small amount of SiOx around 0 and use it as a surface protective layer in ion implantation and subsequent heat treatment, and then remove it afterwards.

実施例においては、外部ベース領域を露出した状態でイ
オン注入を行っているが、これに限るものではない。エ
ミッタを形成するための層5の一部分が残っている状態
で注入し、注入後にエミッタ電極をマスクとしてエツチ
ングし、外部ベース領域を形成するための層を露出する
こともできる。
In the embodiment, ion implantation is performed with the external base region exposed, but the invention is not limited to this. It is also possible to implant while a portion of the layer 5 for forming the emitter remains, and after the implantation to perform etching using the emitter electrode as a mask to expose the layer for forming the extrinsic base region.

実施例においては、水素イオンを注入する方法を用いて
いるが、水素イオンの場合には、水素イオンの通過した
外部ベース領域の結晶性の回復をとくに行う必要がない
、水素イオン以外でも、イオン注入後に熱処理して、エ
ミッタとコレクタ電極に損傷を与えずに、外部ベース層
の活性化を可能とするイオンであれば何でも用いること
ができる。
In the examples, a method of implanting hydrogen ions is used, but in the case of hydrogen ions, it is not necessary to particularly restore the crystallinity of the external base region through which the hydrogen ions have passed. Any ion that can be heat treated after implantation to activate the extrinsic base layer without damaging the emitter and collector electrodes can be used.

実施例においては、エミッタを上側に設ける正常型につ
いて述べているが、第1図において、層3をエミッタ領
域するためのn型の AlxGa1.、XAs層、層5をコレクタ領域を形成
するためのn型のGaAsとした多層構造を形成し、以
下、実施例のプロセスにおいて、エミッタとコレクタに
関するプロセスとを置き換えることによって、コレクタ
を上側に設けた倒置型のHBTにも適用できる。
In the embodiment, a normal type in which the emitter is provided on the upper side is described, but in FIG. 1, an n-type AlxGa1. , a multilayer structure is formed in which the XAs layer and the layer 5 are n-type GaAs for forming the collector region, and hereinafter, in the process of the example, by replacing the process related to the emitter and the collector, the collector is provided on the upper side. It can also be applied to an inverted HBT.

実施例においては、GaAs −A ll 、 Ca1
−xAs系材料を用いたHBTについて示しているが、
他の材料系でも勿論可能である。また、コレクタを形成
する材料として、ベースよりもバンドギヤツブの大きい
半導体材料を用いることもできる。
In the example, GaAs-All, Ca1
- Although the HBT using As-based material is shown,
Of course, other material systems are also possible. Further, as a material for forming the collector, a semiconductor material having a larger band gear than the base can also be used.

発明の効果 以上のように、本発明のHBTの製造方法では、HBT
形成のちとになる多層構造材料の上に、エミッタ(倒置
型ではコレクタ)部分に仮のエミッタ(倒置型ではコレ
クタ)を設ける工程と、前記板のエミッタ(倒置型では
コレクタ)をマスクとしてエツチングし外部ベース領域
を露出する工程と、表面をフォトレジストで覆い、つづ
いて、ドライエツチングにより仮のエミッタ(倒置型で
はコレクタ)部分の頭出しを行い、ついで、仮のエミ7
り(倒置型ではコレクタ)をエツチング除去し、その部
分に蒸着とリフトオフにより、エミッタ(倒置型ではコ
レクタ)電極を形成する工程と、前記エミッタ(倒置型
ではコレクタ)!極をマスクとして、不純物をコレクタ
(倒置型ではエミッタ)を形成するための層に導入して
、前記エミッタ(倒置型ではコレクタ)電極の下部のコ
レクタ(倒置型ではエミッタ)領域外の領域のキャリア
濃度を減少する工程と、を少くとも用いて、微細なコレ
クタ(倒置型ではエミッタ)とエミッタ(倒置型ではコ
レクタ)とエミッタ(倒置型ではコレクタ)電極の形成
が一枚のマスクによりセルファラインで形成できるよう
になっている。
Effects of the Invention As described above, in the HBT manufacturing method of the present invention, HBT
There is a step of providing a temporary emitter (collector in the inverted type) on the emitter (collector in the inverted type) portion on the multilayer structure material to be formed, and etching using the emitter of the plate (collector in the inverted type) as a mask. After exposing the external base region and covering the surface with photoresist, dry etching is performed to locate the temporary emitter (collector in the case of the inverted type), and then the temporary emitter 7 is exposed.
A process of removing the emitter (collector in the inverted type) by etching and forming an emitter (collector in the inverted type) electrode on that part by vapor deposition and lift-off. Using the electrode as a mask, impurities are introduced into the layer for forming the collector (emitter in the inverted type) to remove carriers in the region outside the collector (emitter in the inverted type) area below the emitter (collector in the inverted type) electrode. Using at least the step of reducing the concentration, the formation of fine collector (emitter in the inverted type), emitter (collector in the inverted type), and emitter (collector in the inverted type) electrodes is performed using a single mask in the Selfa line. It is now possible to form.

これにより、従来、微小なコレクタ(倒置型ではエミッ
タ)形成とエミッタ(倒置型ではコレクタ)およびエミ
ッタ(倒置型ではコレクタ)電極の形成を別々の三枚の
マスクを用いて行っていたために、マスク合わせが難し
く、歩留りが悪かったプロセスが、一枚のマスクで行え
るためにプロセスが著しく容易になり、かつ、歩留りが
著しく向上する。また、エミッタ(倒置型ではコレクタ
)電極がエミッタ(倒置型ではコレクタ)の上面の全面
を覆うため、コンタクト抵抗が従来に比べて小さくなり
、jt、frnを大きくすることができる。
As a result, since conventionally, the formation of a minute collector (emitter for inverted type), emitter (collector for inverted type), and emitter (collector for inverted type) electrodes was performed using three separate masks, the mask A process that was previously difficult to align and had a low yield can now be performed using a single mask, making the process much easier and significantly improving the yield. Furthermore, since the emitter (collector in the inverted type) electrode covers the entire upper surface of the emitter (collector in the inverted type), the contact resistance becomes smaller than in the past, and jt and frn can be increased.

従来のHBTの製造方法を示す工程図である。FIG. 2 is a process diagram showing a conventional HBT manufacturing method.

1・・・・・・GaAs基板、2・・・・・・コレクタ
のオーミンクコンタクトの形成を容易にするための高ド
ープのn型GaAs層、2a・・・・・・コレクタ電極
取り出し領域、3・・・・・・コレクタ領域を形成する
ためのn型のGaAs層、3a・・・・・・コレクタ領
域、3b・・・・・・コレクタ周辺部の半絶縁性領域、
4・・・・・・ベース領域を形成するためのp型のGa
As層、4a・・・・・・ベース領域、4b・・・・・
・ベース電極を取り出すための外部ベース領域、5・・
・・・・エミッタ領域を形成するためのn型のAlXG
a1−XAs層、5a・・・・・・エミッタ領域、6・
・・・・・エミッタのオーミックコンタクトの形成を容
易にするための高ドープのn型のGaAs層、6a・・
・・・・エミッタ上部のエミッタキャンプ層、7・・・
・・・エピタキシー形成した多層構造材料、8・・・・
・・エミッタ電極、9・・・・・・ベース電極、lO・
・・・・・コレクタ電極、11・・・・・・仮のエミッ
タを形成するためのS i O2保護層、12・・・・
・・仮のエミッタの部分の金属マスク層、13・・・・
・・仮のエミッタ、14・・・・・・フォトレジスト、
15・・・・・・フォトレジスト14中にエミッタ部分
に形成された凹み、16・・・・・・従来法における微
小コレクタを形成するためのマスク層。
1...GaAs substrate, 2...Highly doped n-type GaAs layer for facilitating the formation of a collector ohmink contact, 2a...Collector electrode extraction region, 3...N-type GaAs layer for forming a collector region, 3a...Collector region, 3b...Semi-insulating region around the collector,
4...p-type Ga for forming the base region
As layer, 4a...Base region, 4b...
・External base area for taking out the base electrode, 5...
...N-type AlXG for forming the emitter region
a1-XAs layer, 5a... emitter region, 6.
...Highly doped n-type GaAs layer 6a to facilitate formation of emitter ohmic contact...
...Emitter camp layer above the emitter, 7...
...Multilayer structure material formed by epitaxy, 8...
...Emitter electrode, 9...Base electrode, lO.
... Collector electrode, 11 ... SiO2 protective layer for forming a temporary emitter, 12 ...
...Metal mask layer for temporary emitter part, 13...
...Temporary emitter, 14...Photoresist,
15... A recess formed in the emitter portion in the photoresist 14, 16... A mask layer for forming a micro collector in the conventional method.

Claims (4)

【特許請求の範囲】[Claims] (1)エミッタとしてベースよりもバンドギャップの大
きい半導体材料を用い、エミッタを上側に設けた正常型
のヘテロ接合バイポーラトランジスタを、コレクタを形
成するためのn型の半導体材料層、ベースを形成するた
めのp型の半導体材料層、およびエミッタを形成するた
めのバンドギャップの大きいn型の半導体材料層からな
るnpn接合を含む多層構造材料から形成する製造方法
において、前記多層構造材料の上に保護層を形成し、前
記保護層の上にエミッタに対応する部分にマスク材料層
を形成し、かつ、前記マスク材料層をマスクとしてマス
クされた部分の周辺部の前記保護層をエッチングして、
少くとも前記保護層からなる仮のエミッタを形成し、前
記仮のエミッタをマスクとして前記多層構造材料をエッ
チングして外部ベース領域を露出するか、もしくはエミ
ッタを形成するための材料層のついた状態で、表面をフ
ォトレジストで覆い、ついでドライエッチングにより前
記フォトレジストをエッチングして前記エミッタの上部
に形成された仮のエミッタの頭出しを行ったのち、前記
エミッタ周辺部に残されたフォトレジストを用いてエミ
ッタ電極を蒸着とリフトオフにより形成する工程と、前
記エミッタ電極をマスクとして不純物をコレクタを形成
するための材料層に導入して、前記エミッタの下部のコ
レクタ領域外の領域のキャリア濃度を減少する工程と、
前記エミッタを形成するための材料層を残している場合
には前記エミッタ材料層を前記エミッタ電極をマスクと
してエッチングして前記外部ベース領域を露出する工程
と、を少くとも有することを特徴とするヘテロ接合バイ
ポーラトランジスタの製造方法。
(1) To form a normal type heterojunction bipolar transistor in which a semiconductor material with a larger band gap than the base is used as the emitter and the emitter is provided on the upper side, an n-type semiconductor material layer for forming the collector and the base. In the manufacturing method of forming a multilayer structure material including an npn junction consisting of a p-type semiconductor material layer and a large bandgap n-type semiconductor material layer for forming an emitter, a protective layer is formed on the multilayer structure material. forming a mask material layer on the protective layer in a portion corresponding to the emitter, and etching the protective layer around the masked portion using the mask material layer as a mask,
forming a temporary emitter comprising at least the protective layer, and etching the multilayer structure material using the temporary emitter as a mask to expose an external base region or with a layer of material for forming the emitter; Then, the surface is covered with a photoresist, and then the photoresist is etched by dry etching to locate the temporary emitter formed above the emitter, and the photoresist left around the emitter is removed. forming an emitter electrode by evaporation and lift-off, and using the emitter electrode as a mask, impurities are introduced into the material layer for forming the collector to reduce carrier concentration in a region outside the collector region below the emitter. The process of
If a material layer for forming the emitter remains, etching the emitter material layer using the emitter electrode as a mask to expose the external base region. A method for manufacturing a junction bipolar transistor.
(2)エミッタを形成する半導体材料層としてn型のA
l_xGa_1_−_xAs、ベースを形成するための
半導体材料層として、p型のGaAs、コレクタを形成
するための材料層として、n型のGaAsもしくはn型
のAl_xGa_1_−_xAsを用い、保護層として
SiO_2もしくはSiN_x、マスク層として金属を
用いることを特徴とする特許請求の範囲第(1)項記載
のヘテロ接合バイポーラトランジスタの製造方法。
(2) n-type A as the semiconductor material layer forming the emitter
l_xGa_1_-_xAs, p-type GaAs is used as the semiconductor material layer for forming the base, n-type GaAs or n-type Al_xGa_1_-_xAs is used as the material layer for forming the collector, and SiO_2 or SiN_x is used as the protective layer. A method for manufacturing a heterojunction bipolar transistor according to claim (1), characterized in that a metal is used as the mask layer.
(3)エミッタとしてベースよりもバンドギャップの大
きい半導体材料を用い、コレクタを上側に設けた倒置型
のヘテロ接合バイポーラトランジスタを、コレクタを形
成するためのn型の半導体材料層、ベースを形成するた
めのp型の半導体材料層、およびエミッタを形成するた
めのバンドギャップの大きいn型の半導体材料層からな
るnpn接合を含む多層構造材料から形成する製造方法
において、前記多層構造材料の上に保護層を形成し、前
記保護層の上にコレクタに対応する部分にマスク材料層
を形成し、かつ、前記マスク材料層をマスクとしてマス
クされた部分の周辺部の前記保護層をエッチングして、
少くとも前記保護層からなる仮のコレクタを形成し、前
記仮のコレクタをマスクとして前記多層構造材料をエッ
チングして外部ベース領域を露出するか、もしくはコレ
クタを形成するための材料層のついた状態で、表面をフ
ォトレジストで覆い、ついでドライエッチングにより前
記フォトレジストをエッチングして前記コレクタの上部
に形成された仮のコレクタの頭出しを行ったのち、前記
コレクタ周辺部に残されたフォトレジストを用いてコレ
クタ電極を蒸着とリフトオフにより形成する工程と、前
記コレクタ電極をマスクとして不純物をエミッタを形成
するための材料層に導入して、前記コレクタの下部のエ
ミッタ領域外の領域のキャリア濃度を減少する工程と、
前記コレクタを形成するための材料層を残している場合
には前記コレクタ材料層を前記コレクタ電極をマスクと
してエッチングして前記外部ベース領域を露出する工程
と、を少くとも有することを特徴とするヘテロ接合バイ
ポーラトランジスタの製造方法。
(3) To form an n-type semiconductor material layer for forming the collector and the base of an inverted heterojunction bipolar transistor using a semiconductor material with a larger band gap than the base as the emitter and with the collector provided on the upper side. In the manufacturing method of forming a multilayer structure material including an npn junction consisting of a p-type semiconductor material layer and a large bandgap n-type semiconductor material layer for forming an emitter, a protective layer is formed on the multilayer structure material. forming a mask material layer on the protective layer in a portion corresponding to the collector, and etching the protective layer around the masked portion using the mask material layer as a mask,
forming a temporary collector consisting of at least the protective layer, and etching the multilayer structure material using the temporary collector as a mask to expose an external base region or with a layer of material for forming the collector; Then, the surface is covered with a photoresist, and then the photoresist is etched by dry etching to locate the temporary collector formed on the upper part of the collector, and then the photoresist left around the collector is removed. a step of forming a collector electrode by vapor deposition and lift-off using the collector electrode; and using the collector electrode as a mask, impurities are introduced into the material layer for forming the emitter to reduce the carrier concentration in a region outside the emitter region below the collector. The process of
If a material layer for forming the collector remains, etching the collector material layer using the collector electrode as a mask to expose the external base region. A method for manufacturing a junction bipolar transistor.
(4)エミッタを形成する半導体材料層としてn型のA
l_xGa_1_−_xAs、ベースを形成するための
半導体材料層として、p型のGaAs、コレクタを形成
するための材料層として、n型のGaAsもしくはn型
のAl_xGa_1_−_xAsを用い、保護層として
SiO_2もしくはSiN_x、マスク層として金属を
用いることを特徴とする特許請求の範囲第(3)項記載
のヘテロ接合バイポーラトランジスタの製造方法。
(4) n-type A as the semiconductor material layer forming the emitter
l_xGa_1_-_xAs, p-type GaAs is used as the semiconductor material layer for forming the base, n-type GaAs or n-type Al_xGa_1_-_xAs is used as the material layer for forming the collector, and SiO_2 or SiN_x is used as the protective layer. A method for manufacturing a heterojunction bipolar transistor according to claim 3, characterized in that a metal is used as the mask layer.
JP28632486A 1986-12-01 1986-12-01 Manufacture of hetero junction bipolar transistor Pending JPS63138774A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28632486A JPS63138774A (en) 1986-12-01 1986-12-01 Manufacture of hetero junction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28632486A JPS63138774A (en) 1986-12-01 1986-12-01 Manufacture of hetero junction bipolar transistor

Publications (1)

Publication Number Publication Date
JPS63138774A true JPS63138774A (en) 1988-06-10

Family

ID=17702909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28632486A Pending JPS63138774A (en) 1986-12-01 1986-12-01 Manufacture of hetero junction bipolar transistor

Country Status (1)

Country Link
JP (1) JPS63138774A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252500A (en) * 1991-03-04 1993-10-12 Sharp Kabushiki Kaisha Method of fabricating a semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188966A (en) * 1985-02-16 1986-08-22 Fujitsu Ltd Manufacture of high speed semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61188966A (en) * 1985-02-16 1986-08-22 Fujitsu Ltd Manufacture of high speed semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5252500A (en) * 1991-03-04 1993-10-12 Sharp Kabushiki Kaisha Method of fabricating a semiconductor device

Similar Documents

Publication Publication Date Title
EP0558100B1 (en) Bipolar transistor
US4731340A (en) Dual lift-off self aligning process for making heterojunction bipolar transistors
JPS63138774A (en) Manufacture of hetero junction bipolar transistor
JPS63138775A (en) Manufacture of hetero junction bipolar transistor
JPS6348863A (en) Manufacture of heterojunction bipolar transistor
JPS63202963A (en) Heterojunction bipolar transistor and manufacture thereof
JPS6348861A (en) Manufacture of hrterojunction bipolar transistor
JPH07120658B2 (en) Method for manufacturing heterojunction bipolar transistor
JPS6354767A (en) Bipolar transistor and manufacture thereof
JPS63202964A (en) Heterojunction bipolar transistor and manufacture thereof
JPS6247158A (en) Hetero junction bipolar transistor and manufacture thereof
JPH07120663B2 (en) Method of manufacturing heterojunction bipolar transistor
JPH07120661B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPS6348860A (en) Manufacture of heterojunction bipolar transistor
JPH07120659B2 (en) Method for manufacturing heterojunction bipolar transistor
JP3715477B2 (en) Bipolar transistor
JPH07120662B2 (en) Method of manufacturing heterojunction bipolar transistor
JPS62154779A (en) Semiconductor integrated circuit device
JPH07120660B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPH02159037A (en) Manufacture of bipolar transistor
JPS62232161A (en) Manufacture of heterojunction bipolar transistor
JPS6348862A (en) Manufacture of heterojunction bipolar transistor
JPS62232162A (en) Manufacture of heterojunction bipolar transistor
JPS6182474A (en) Manufacture of hetero junction bipolar transistor
JPS6249658A (en) Heterojunction bipolar transistor and manufacture thereof