JPS6348630B2 - - Google Patents
Info
- Publication number
- JPS6348630B2 JPS6348630B2 JP18331283A JP18331283A JPS6348630B2 JP S6348630 B2 JPS6348630 B2 JP S6348630B2 JP 18331283 A JP18331283 A JP 18331283A JP 18331283 A JP18331283 A JP 18331283A JP S6348630 B2 JPS6348630 B2 JP S6348630B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- welding
- switching
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003466 welding Methods 0.000 claims description 82
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K9/00—Arc welding or cutting
- B23K9/06—Arrangements or circuits for starting the arc, e.g. by generating ignition voltage, or for stabilising the arc
- B23K9/073—Stabilising the arc
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は溶接用変圧器の１次側に挿入接続した
トランジスタ等のスイツチング素子により出力を
制御するインバータ制御方式のアーク溶接機に関
するものである。
トランジスタ等のスイツチング素子により出力を
制御するインバータ制御方式のアーク溶接機に関
するものである。
従来例の構成とその問題点
近年、パワートランジスタ，パワーFET等の
スイツチング素子の普及はめざましく、各産業分
野にその利用が広がつているが、アーク溶接機に
おいても、溶接用変圧器の１次側にパワートラン
ジスタを配置し、そのスイツチング状態を周波数
変調あるいはパルス幅変調等の制御手段を用いて
制御し、溶接用変圧器を介して溶接出力として供
給するインバータ制御方式のアーク溶接機が実用
化されており、今後益々普及する様相にある。
スイツチング素子の普及はめざましく、各産業分
野にその利用が広がつているが、アーク溶接機に
おいても、溶接用変圧器の１次側にパワートラン
ジスタを配置し、そのスイツチング状態を周波数
変調あるいはパルス幅変調等の制御手段を用いて
制御し、溶接用変圧器を介して溶接出力として供
給するインバータ制御方式のアーク溶接機が実用
化されており、今後益々普及する様相にある。
以下図面を参照しながら、従来のアーク溶接機
について説明する。第１図はパルス幅を変調して
出力制御を行うパルス幅変調方式の構成を示す図
であり、第１図において、１は溶接機の交流入力
端子、２は交流入力を整流する整流器、３は整流
器２の整流出力を平滑するコンデンサ、４は整流
器２およびコンデンサ３により直流化された電力
を交互にスイツチングし、高周波数の交流電力
（例えば１〜100KHz）に変換するトランジスタ回
路で、トランジスタ４ａ〜４ｄにより構成されて
いる。５はトランジスタ回路４によりスイツチン
グされた交流電力を溶接に適した電圧に降圧する
変圧器、６は降圧された交流電力を整流し、直流
電力を得るための整流器、７はアーク特性を改善
するリアクトル、８は消耗性電極、９は母材、１
０は消耗性電極８と母材９の間に発生する溶接負
荷、１１は溶接電流を検出する電流検出器、１２
は消耗性電極８を定速度で送給する電極送給装
置、１３は電流検出器１１の出力を増幅し、溶接
電流値に応じた電圧信号を出力する電流増幅回
路、１４は溶接電圧を入力し、溶接負荷１０の短
絡状態とアーク状態を判別する溶接電圧判別回
路、１５は溶接機の出力電力を指令する溶接出力
指令器、１６は溶接出力指令器１５の出力と電流
増幅回路１３の出力と溶接電圧判別回路１４の出
力をそれぞれ入力し、溶接出力指令器１５の出力
と溶接電流、溶接電圧の状態に応じて、溶接電力
を制御するための出力信号を発生させて、出力す
る出力電力制御回路、１７は出力電力制御回路１
６の出力信号を受けて前記出力信号に比例したパ
ルス幅変調信号を出力するパルス幅変調回路、１
８はパルス幅変調回路１７より出力されたパルス
信号を増幅し、トランジスタ４をドライブするト
ランジスタドライブ回路である。
について説明する。第１図はパルス幅を変調して
出力制御を行うパルス幅変調方式の構成を示す図
であり、第１図において、１は溶接機の交流入力
端子、２は交流入力を整流する整流器、３は整流
器２の整流出力を平滑するコンデンサ、４は整流
器２およびコンデンサ３により直流化された電力
を交互にスイツチングし、高周波数の交流電力
（例えば１〜100KHz）に変換するトランジスタ回
路で、トランジスタ４ａ〜４ｄにより構成されて
いる。５はトランジスタ回路４によりスイツチン
グされた交流電力を溶接に適した電圧に降圧する
変圧器、６は降圧された交流電力を整流し、直流
電力を得るための整流器、７はアーク特性を改善
するリアクトル、８は消耗性電極、９は母材、１
０は消耗性電極８と母材９の間に発生する溶接負
荷、１１は溶接電流を検出する電流検出器、１２
は消耗性電極８を定速度で送給する電極送給装
置、１３は電流検出器１１の出力を増幅し、溶接
電流値に応じた電圧信号を出力する電流増幅回
路、１４は溶接電圧を入力し、溶接負荷１０の短
絡状態とアーク状態を判別する溶接電圧判別回
路、１５は溶接機の出力電力を指令する溶接出力
指令器、１６は溶接出力指令器１５の出力と電流
増幅回路１３の出力と溶接電圧判別回路１４の出
力をそれぞれ入力し、溶接出力指令器１５の出力
と溶接電流、溶接電圧の状態に応じて、溶接電力
を制御するための出力信号を発生させて、出力す
る出力電力制御回路、１７は出力電力制御回路１
６の出力信号を受けて前記出力信号に比例したパ
ルス幅変調信号を出力するパルス幅変調回路、１
８はパルス幅変調回路１７より出力されたパルス
信号を増幅し、トランジスタ４をドライブするト
ランジスタドライブ回路である。
以上のように構成された従来のアーク溶接機に
ついて、以下その動作について説明する。交流入
力端子１に入力された交流電力は整流器２により
整流され、コンデンサ３により平滑され、直流の
電力となる。直流化された電力はトランジスタ４
ａ〜４ｄによりスイツチング制御されて高い周波
数の交流電力に変換される。この様子を第２図を
用いて説明する。
ついて、以下その動作について説明する。交流入
力端子１に入力された交流電力は整流器２により
整流され、コンデンサ３により平滑され、直流の
電力となる。直流化された電力はトランジスタ４
ａ〜４ｄによりスイツチング制御されて高い周波
数の交流電力に変換される。この様子を第２図を
用いて説明する。
第２図ａはトランジスタ４ａ〜４ｄによつてス
イツチングされ、変圧器５の１次端子５ａ，５ｂ
を通じて変圧器５の１次側に流れる電流を示すも
のであるが、ある時間t1期間では、トランジスタ
４ａ〜４ｄは全てOFF状態であり、電流は流れ
ない。続く、t2期間ではトランジスタ４ａ，４ｄ
がON状態、トランジスタ４ｂ，４ｃがOFF状態
となつて変圧器５の１次電流ｉが流れる。この時
の１次電流ｉの方向は変圧器５の１次端子５ａよ
り１次端子５ｂに向う方向となる。続くt3期間で
は、トランジスタ４ａ〜４ｄが再び全てOFF状
態となつて電流は流れない。続くt4期間ではトラ
ンジスタ４ｂ，４ｃがON状態、トランジスタ４
ａ，４ｄがOFF状態となつて、変圧器５の１次
電流−ｉが流れる。この時の１次電流−ｉの方向
は前記１次電流ｉの方向と反対方向であり、変圧
器５の１次端子５ｂから１次端子５ａに向う方向
である。インバータ制御方式の電源装置では上記
のようなトランジスタ４ａ〜４ｄのスイツチング
状態t1〜t4を１周期Ｔとして、このサイクルを繰
り返してコンデンサ３に充電された直流電力を、
第２図ａに示すような高周波の交流電力に変換し
ている。
イツチングされ、変圧器５の１次端子５ａ，５ｂ
を通じて変圧器５の１次側に流れる電流を示すも
のであるが、ある時間t1期間では、トランジスタ
４ａ〜４ｄは全てOFF状態であり、電流は流れ
ない。続く、t2期間ではトランジスタ４ａ，４ｄ
がON状態、トランジスタ４ｂ，４ｃがOFF状態
となつて変圧器５の１次電流ｉが流れる。この時
の１次電流ｉの方向は変圧器５の１次端子５ａよ
り１次端子５ｂに向う方向となる。続くt3期間で
は、トランジスタ４ａ〜４ｄが再び全てOFF状
態となつて電流は流れない。続くt4期間ではトラ
ンジスタ４ｂ，４ｃがON状態、トランジスタ４
ａ，４ｄがOFF状態となつて、変圧器５の１次
電流−ｉが流れる。この時の１次電流−ｉの方向
は前記１次電流ｉの方向と反対方向であり、変圧
器５の１次端子５ｂから１次端子５ａに向う方向
である。インバータ制御方式の電源装置では上記
のようなトランジスタ４ａ〜４ｄのスイツチング
状態t1〜t4を１周期Ｔとして、このサイクルを繰
り返してコンデンサ３に充電された直流電力を、
第２図ａに示すような高周波の交流電力に変換し
ている。
このようなパルス幅変調方式では、周期Ｔ中に
占めるトランジスタのON時間（t2＋t4）の比率
（以下、スイツチングデユーテイと呼ぶ）を変え
ることによつて出力を制御している。前記のよう
なスイツチングにより得られた高い周波数の交流
電力は変圧器５によつて溶接に適した電圧に降圧
され、整流器６によつて整流されて、第２図ｂの
ような直流電力となり、リアクトル７を介して、
溶接負荷１０に供給される。消耗性電極８は電極
送給装置１２により定速度で母材９へ送給され
て、消耗性電極８と母材９の間にて溶接が行われ
る。溶接中における溶接電流の波形を第２図ｃ
に、溶接電圧の波形を第２図ｄに示すが、溶接は
消耗性電極８が母材９に短絡し、短絡電流が流れ
る短絡期間Ｙとアークが発生する期間ＸおよびＺ
を交互に、連続的に繰返す短絡移行型の溶接とな
つている。
占めるトランジスタのON時間（t2＋t4）の比率
（以下、スイツチングデユーテイと呼ぶ）を変え
ることによつて出力を制御している。前記のよう
なスイツチングにより得られた高い周波数の交流
電力は変圧器５によつて溶接に適した電圧に降圧
され、整流器６によつて整流されて、第２図ｂの
ような直流電力となり、リアクトル７を介して、
溶接負荷１０に供給される。消耗性電極８は電極
送給装置１２により定速度で母材９へ送給され
て、消耗性電極８と母材９の間にて溶接が行われ
る。溶接中における溶接電流の波形を第２図ｃ
に、溶接電圧の波形を第２図ｄに示すが、溶接は
消耗性電極８が母材９に短絡し、短絡電流が流れ
る短絡期間Ｙとアークが発生する期間ＸおよびＺ
を交互に、連続的に繰返す短絡移行型の溶接とな
つている。
溶接電流は電流検出器１１により検出され、電
流増幅回路１３により溶接電流値に応じた電圧信
号に増幅され、出力電力制御回路１６に入力され
る。
流増幅回路１３により溶接電流値に応じた電圧信
号に増幅され、出力電力制御回路１６に入力され
る。
溶接電圧は溶接電圧判別回路１４により短絡状
態であるか、アーク状態であるかの判別がされ
て、その判別出力は出力電力制御回路１６に入力
される。出力電力制御回路１６は、溶接出力指令
器１５の出力と電流増幅回路１３の出力と、溶接
電圧判別回路１４の判別出力それぞれ入力し、前
記入力の各状態に応じて溶接を良好に行うための
出力電力制御を行う。
態であるか、アーク状態であるかの判別がされ
て、その判別出力は出力電力制御回路１６に入力
される。出力電力制御回路１６は、溶接出力指令
器１５の出力と電流増幅回路１３の出力と、溶接
電圧判別回路１４の判別出力それぞれ入力し、前
記入力の各状態に応じて溶接を良好に行うための
出力電力制御を行う。
出力電力制御回路１６の出力は、パルス幅変調
回路１７に入力され、出力電力制御回路１６の出
力信号に比例したスイツチングデユーテイを得る
ようなパルス幅信号に変換される。トランジスタ
ドライブ回路１８は前記パルス幅信号出力を増幅
し、トランジスタ回路４をドライブするための出
力を出す。
回路１７に入力され、出力電力制御回路１６の出
力信号に比例したスイツチングデユーテイを得る
ようなパルス幅信号に変換される。トランジスタ
ドライブ回路１８は前記パルス幅信号出力を増幅
し、トランジスタ回路４をドライブするための出
力を出す。
従来のアーク溶接機の溶接電力の制御動作を第
３図を用いて説明する。溶接負荷１０が第３図ａ
のＸに示すような通常のアーク状態の時、出力電
力制御回路１６は溶接出力指令器１５の指令出力
Uxをそのまゝパルス幅変調回路１７に伝達する。
次に溶接負荷１０がＹに示すような短絡状態にな
ると溶接電圧判別回路１４により短絡状態を検出
し、出力電力制御回路１６は溶接出力指令器１５
の指令出力Vxより低い信号Vyをパルス幅変調回
路１７に出力し、トランジスタ４ａ〜４ｄのスイ
ツチングデユーテイを低くして、溶接電力を減少
し、短絡時の電流の立上り勾配およびピーク値を
抑制することにより、溶接時に発生するスパツタ
の発生を低減している。溶接負荷１０がＺに示す
ように、アーク状態であつても、溶接電流が非常
に低下した時、電流増幅回路１３の出力を受け
て、出力電力制御回路１６は溶接電流の低下を検
出し、溶接出力指令器１５の指令出力Vxより高
い信号Vzをパルス幅変調回路１７に出力し、ト
ランジスタ４ａ〜４ｄのスイツチングデユーテイ
を高くして溶接電力を増大し、溶接電流が、さら
に低下することを防ぐことによりアーク切れを起
こりにくくしている。前記の各動作状態における
出力電力制御回路１６の出力の変化を第３図ｂに
示している。また第３図ｃは前記の各動作におけ
る。変圧器５の１次電流を示すものであり、出力
電力制御回路１６の出力信号に比例して、パルス
幅変調が行われている。
３図を用いて説明する。溶接負荷１０が第３図ａ
のＸに示すような通常のアーク状態の時、出力電
力制御回路１６は溶接出力指令器１５の指令出力
Uxをそのまゝパルス幅変調回路１７に伝達する。
次に溶接負荷１０がＹに示すような短絡状態にな
ると溶接電圧判別回路１４により短絡状態を検出
し、出力電力制御回路１６は溶接出力指令器１５
の指令出力Vxより低い信号Vyをパルス幅変調回
路１７に出力し、トランジスタ４ａ〜４ｄのスイ
ツチングデユーテイを低くして、溶接電力を減少
し、短絡時の電流の立上り勾配およびピーク値を
抑制することにより、溶接時に発生するスパツタ
の発生を低減している。溶接負荷１０がＺに示す
ように、アーク状態であつても、溶接電流が非常
に低下した時、電流増幅回路１３の出力を受け
て、出力電力制御回路１６は溶接電流の低下を検
出し、溶接出力指令器１５の指令出力Vxより高
い信号Vzをパルス幅変調回路１７に出力し、ト
ランジスタ４ａ〜４ｄのスイツチングデユーテイ
を高くして溶接電力を増大し、溶接電流が、さら
に低下することを防ぐことによりアーク切れを起
こりにくくしている。前記の各動作状態における
出力電力制御回路１６の出力の変化を第３図ｂに
示している。また第３図ｃは前記の各動作におけ
る。変圧器５の１次電流を示すものであり、出力
電力制御回路１６の出力信号に比例して、パルス
幅変調が行われている。
第３図ｃに示すT1〜T8はそれぞれトランジス
タ４ａ〜４ｄのスイツチング周期である。
タ４ａ〜４ｄのスイツチング周期である。
ところで、このような従来例の構成によるアー
ク溶接機では、出力電力制御回路１６の出力信号
とトランジスタ４ａ〜４ｄのスイツチング周期Ｔ
との間には、時間的な関係がないため、上記出力
電力制御回路１６の出力信号はスイツチング周期
の途中においても変化する。
ク溶接機では、出力電力制御回路１６の出力信号
とトランジスタ４ａ〜４ｄのスイツチング周期Ｔ
との間には、時間的な関係がないため、上記出力
電力制御回路１６の出力信号はスイツチング周期
の途中においても変化する。
第３図に示すT3，T5，T8の期間がそのような
例であり、上記出力電力制御回路１６の出力信号
がトランジスタ４ａ〜４ｄのスイツチング周期中
に変化したため、この時パルス幅が変化して、変
圧器５の１次電流は１周期中のｉ方向の電流のパ
ルス幅（変圧器５の１次端子５ａより１次端子５
ｂ方向に流れる電流）と−ｉ方向の電流のパルス
幅（変圧器５の１次端子５ｂより１次端子５ａ方
向に流れる電流）が変化している。
例であり、上記出力電力制御回路１６の出力信号
がトランジスタ４ａ〜４ｄのスイツチング周期中
に変化したため、この時パルス幅が変化して、変
圧器５の１次電流は１周期中のｉ方向の電流のパ
ルス幅（変圧器５の１次端子５ａより１次端子５
ｂ方向に流れる電流）と−ｉ方向の電流のパルス
幅（変圧器５の１次端子５ｂより１次端子５ａ方
向に流れる電流）が変化している。
このように変圧器５の１次電流が１周期中に変
化することは、変圧器５の磁化状態にアンバラン
スを発生させる原因となり、特に１周期中の変化
の度合が急激な場合、変圧器５は偏磁状態に至
り、パルス幅の広い方の１次電流値が急増するこ
とによつて、トランジスタ回路４を破壊に至らし
めることもある。
化することは、変圧器５の磁化状態にアンバラン
スを発生させる原因となり、特に１周期中の変化
の度合が急激な場合、変圧器５は偏磁状態に至
り、パルス幅の広い方の１次電流値が急増するこ
とによつて、トランジスタ回路４を破壊に至らし
めることもある。
このようにトランジスタ４ａ〜４ｄの１周期中
に出力電力制御回路１６の出力、すなわちトラン
ジスタ４ａ〜４ｄのスイツチングパルス幅を急激
に変化させることは機器の信頼性を著しく損ねる
ために、従来のアーク溶接機では出力電力制御回
路１６の出力信号の変化は、急激には行えず、十
分な溶接電力の制御速度が得られないために、良
好な溶接性能を得ることができず、また、偏磁に
よるトランジスタ４ａ〜４ｄの破壊など、機器の
信頼性にも問題があつた。
に出力電力制御回路１６の出力、すなわちトラン
ジスタ４ａ〜４ｄのスイツチングパルス幅を急激
に変化させることは機器の信頼性を著しく損ねる
ために、従来のアーク溶接機では出力電力制御回
路１６の出力信号の変化は、急激には行えず、十
分な溶接電力の制御速度が得られないために、良
好な溶接性能を得ることができず、また、偏磁に
よるトランジスタ４ａ〜４ｄの破壊など、機器の
信頼性にも問題があつた。
発明の目的
本発明は上記欠点に鑑みてなされたもので、溶
接電力を高速で制御でき良好な溶接性態を得るこ
とが可能でかつトランジスタの破壊の原因なくし
て、信頼性の高いアーク溶接機を提供することを
目的とするものである。
接電力を高速で制御でき良好な溶接性態を得るこ
とが可能でかつトランジスタの破壊の原因なくし
て、信頼性の高いアーク溶接機を提供することを
目的とするものである。
発明の構成
この目的を達成するために本発明の直流アーク
溶接機は、トランジスタ等のスイツチング用出力
制御素子を変圧器の１次側に配置しかつ消耗性電
極と母材との間に発生するアーク溶接負荷に直流
電力を供給する主回路と、この主回路の出力電力
を制御する出力電力制御回路と、前記出力制御素
子のOFF期間中の任意の時間を起点とする前記
出力制御素子のスイツチング周期の開始点におい
て前記出力電力制御回路の出力信号を入力して保
持するとともにこの保持値を１周期中出力する動
作を各周期において繰返す同期回路と、この同期
回路の出力信号をパルス幅変調または周波数変調
し前記出力制御素子のスイツチング信号に変換し
て出力する変調回路とを有し、出力制御のための
スイツチングデユーテイを出力制御素子のスイツ
チング周期Ｔに同期させて変化するように構成し
たものである。
溶接機は、トランジスタ等のスイツチング用出力
制御素子を変圧器の１次側に配置しかつ消耗性電
極と母材との間に発生するアーク溶接負荷に直流
電力を供給する主回路と、この主回路の出力電力
を制御する出力電力制御回路と、前記出力制御素
子のOFF期間中の任意の時間を起点とする前記
出力制御素子のスイツチング周期の開始点におい
て前記出力電力制御回路の出力信号を入力して保
持するとともにこの保持値を１周期中出力する動
作を各周期において繰返す同期回路と、この同期
回路の出力信号をパルス幅変調または周波数変調
し前記出力制御素子のスイツチング信号に変換し
て出力する変調回路とを有し、出力制御のための
スイツチングデユーテイを出力制御素子のスイツ
チング周期Ｔに同期させて変化するように構成し
たものである。
この構成により、溶接電力を高速で制御でき、
良好な溶接性能を得ることが可能で、しかもトラ
ンジスタの破壊を防ぎ高い信頼性を確保すること
ができるのである。
良好な溶接性能を得ることが可能で、しかもトラ
ンジスタの破壊を防ぎ高い信頼性を確保すること
ができるのである。
実施例の説明
以下本発明の一実施例について、第４図〜第７
図の図面を用いて説明する。
図の図面を用いて説明する。
第４図において１，２，３，４，５，６，７，
８，９，１０，１１，１２，１３，１４，１５，
１６，１７，１８はそれぞれ従来と同様の交流入
力端子、整流器、コンデンサ、トランジスタ回
路、変圧器、整流器、リアクトル、消耗性電極、
母材、溶接負荷、電流検出器、電極送給用電動機
および送給装置、電流増幅回路、溶接電圧判別回
路、溶接出力指令器、出力電力制御回路、パルス
幅変調回路、トランジスタドライブ回路である。
１９はパルス発生回路１９ａと読取回路１９ｂと
サンプルホールド回路１９ｃにより構成された周
期回路で、出力電力制御回路１６とパルス幅変調
回路１７の間に配置され、前記出力電力制御回路
１６の出力信号をトランジスタ回路４のスイツチ
ング周期Ｔと同期するような信号に変換し、パル
ス幅変調回路１７に対し出力する回路である。
８，９，１０，１１，１２，１３，１４，１５，
１６，１７，１８はそれぞれ従来と同様の交流入
力端子、整流器、コンデンサ、トランジスタ回
路、変圧器、整流器、リアクトル、消耗性電極、
母材、溶接負荷、電流検出器、電極送給用電動機
および送給装置、電流増幅回路、溶接電圧判別回
路、溶接出力指令器、出力電力制御回路、パルス
幅変調回路、トランジスタドライブ回路である。
１９はパルス発生回路１９ａと読取回路１９ｂと
サンプルホールド回路１９ｃにより構成された周
期回路で、出力電力制御回路１６とパルス幅変調
回路１７の間に配置され、前記出力電力制御回路
１６の出力信号をトランジスタ回路４のスイツチ
ング周期Ｔと同期するような信号に変換し、パル
ス幅変調回路１７に対し出力する回路である。
以上のように構成した直流アーク溶接機につい
て以下その動作を説明する。交流入力端子１に入
力端子１に入力された交流電力は整流器２により
整流され、コンデンサ３により平滑され、直流の
電力となる。直流化された電力はトランジスタ回
路４によりスイツチングされて、高い周波数の交
流電力に変換され、変圧器５により溶接に適した
電圧に降圧され、整流器６によつて整流されて、
直流の電力となりリアクトル７を介して溶接負荷
１０に供給される。消耗性電極８は電極送給装置
１２により定速度で母材９へ送給されて、消耗性
電極８と母材９の間において溶接が行われる。
て以下その動作を説明する。交流入力端子１に入
力端子１に入力された交流電力は整流器２により
整流され、コンデンサ３により平滑され、直流の
電力となる。直流化された電力はトランジスタ回
路４によりスイツチングされて、高い周波数の交
流電力に変換され、変圧器５により溶接に適した
電圧に降圧され、整流器６によつて整流されて、
直流の電力となりリアクトル７を介して溶接負荷
１０に供給される。消耗性電極８は電極送給装置
１２により定速度で母材９へ送給されて、消耗性
電極８と母材９の間において溶接が行われる。
第５図ａに示すような溶接電流検出器１１によ
り検出され、電流増幅回路１３により増幅され、
出力電力制御回路１６に入力される。
り検出され、電流増幅回路１３により増幅され、
出力電力制御回路１６に入力される。
溶接電圧は溶接電圧判別回路１４により、短絡
状態と、アーク状態の判別が行われて、その出力
は出力電力制御回路１６に入力される。
状態と、アーク状態の判別が行われて、その出力
は出力電力制御回路１６に入力される。
出力電力制御回路１６は溶接出力指令器１５の
出力と電流増幅回路１３の出力と、溶接電圧判別
回路１４の判別出力をそれぞれ入力し、前記入力
の各状態に応じて溶接を良好にするために、従来
のアーク溶接機と同様に第５図ｂに示すような出
力信号を出力する。同期回路１９はトランジスタ
回路４のスイツチング周期と同期し、各周期の開
始時点において第５図ｃに示すようなパルス出力
を出すパルス発生回路１９ａと、前記パルス出力
の各立上りエツヂにおいて前記出力電力制御回路
１６の出力信号を読取る。読取回路１９ｂと、前
記読取信号をトランジスタ回路４のスイツチング
の１周期中保持し、各周期毎の読取信号によつて
保持値を更新するサンプルホールド回路１９ｃに
より構成されており、第５図ｄに示すような前記
サンプルホールド回路１９ｃの出力を同期回路１
９の出力信号としている。前記同期回路１９の出
力信号はパルス幅変調回路１７に入力され、同期
回路１９の出力信号に比例したスイツチングデユ
ーテイを得るようなパルス幅信号に変換される。
出力と電流増幅回路１３の出力と、溶接電圧判別
回路１４の判別出力をそれぞれ入力し、前記入力
の各状態に応じて溶接を良好にするために、従来
のアーク溶接機と同様に第５図ｂに示すような出
力信号を出力する。同期回路１９はトランジスタ
回路４のスイツチング周期と同期し、各周期の開
始時点において第５図ｃに示すようなパルス出力
を出すパルス発生回路１９ａと、前記パルス出力
の各立上りエツヂにおいて前記出力電力制御回路
１６の出力信号を読取る。読取回路１９ｂと、前
記読取信号をトランジスタ回路４のスイツチング
の１周期中保持し、各周期毎の読取信号によつて
保持値を更新するサンプルホールド回路１９ｃに
より構成されており、第５図ｄに示すような前記
サンプルホールド回路１９ｃの出力を同期回路１
９の出力信号としている。前記同期回路１９の出
力信号はパルス幅変調回路１７に入力され、同期
回路１９の出力信号に比例したスイツチングデユ
ーテイを得るようなパルス幅信号に変換される。
このように本発明の実施例では、トランジスタ
４ａ〜４ｄのスイツチング周期と同期関係のない
出力電力制御回路１６の出力信号を同期回路１９
により、トランジスタ４ａ〜４ｄのスイツチング
周期と同期させて、その同期した信号によりトラ
ンジスタ４ａ〜４ｄのスイツチングデユーテイを
変化させているため、第５図ｅに示す変圧器５の
１次電流T1〜T9のいずれの周期においても、１
周期中ではバランスがとれており、偏磁を発生す
ることのない安定した制御が可能となる。
４ａ〜４ｄのスイツチング周期と同期関係のない
出力電力制御回路１６の出力信号を同期回路１９
により、トランジスタ４ａ〜４ｄのスイツチング
周期と同期させて、その同期した信号によりトラ
ンジスタ４ａ〜４ｄのスイツチングデユーテイを
変化させているため、第５図ｅに示す変圧器５の
１次電流T1〜T9のいずれの周期においても、１
周期中ではバランスがとれており、偏磁を発生す
ることのない安定した制御が可能となる。
なお、出力電力制御回路１６の出力信号が第６
図ａに示すように連続的に変化する場合は、同期
回路１９の出力は同図ｂのように同期化され出力
電力制御回路１６の出力信号が第７図ａに示すよ
うにパルス状に変化する場合は同期回路１９の出
力は同図ｂのように同期化されて第６図および第
７図のいずれの例の場合でも同期回路１９の出力
はトランジスタ４ａ〜４ｄのスイツチング周期と
同期させることができる。なお本実施例では、パ
ルス幅変調方式について説明したが、周波数変調
方式においても原理は同様である。
図ａに示すように連続的に変化する場合は、同期
回路１９の出力は同図ｂのように同期化され出力
電力制御回路１６の出力信号が第７図ａに示すよ
うにパルス状に変化する場合は同期回路１９の出
力は同図ｂのように同期化されて第６図および第
７図のいずれの例の場合でも同期回路１９の出力
はトランジスタ４ａ〜４ｄのスイツチング周期と
同期させることができる。なお本実施例では、パ
ルス幅変調方式について説明したが、周波数変調
方式においても原理は同様である。
発明の効果
以上のように本発明では、溶接出力電力の制御
を急激に行つても変圧器の偏磁が発生せず、高速
な溶接電力制御ができることによつて良好な溶接
性能が得られ、かつトランジスタ等の出力制御素
子の破壊の可能性のない高い信頼性のアーク溶接
機を提供することができる。
を急激に行つても変圧器の偏磁が発生せず、高速
な溶接電力制御ができることによつて良好な溶接
性能が得られ、かつトランジスタ等の出力制御素
子の破壊の可能性のない高い信頼性のアーク溶接
機を提供することができる。
第１図は従来のアーク溶接機の回路図、第２図
ａ，ｂ，ｃ，ｄは従来のアーク溶接機の要部の信
号波形図、第３図ａ，ｂ，ｃは従来のアーク溶接
機による出力電力制御を説明するための信号波形
図、第４図は本発明の一実施例におけるアーク溶
接機の回路図、第５図ａ，ｂ，ｃ，ｄ，ｅは同ア
ーク溶接機の動作原理を説明するための信号波形
図、第６図は本発明の他の実施例における動作原
理を説明するための信号波形図、第７図は本発明
のさらに他の実施例における動作原理を説明する
ための信号波形図である。 ４……トランジスタ回路、４ａ，４ｂ，４ｃ，
４ｄ……トランジスタ、５……変圧器、８……消
耗性電極、９……母材、１６……出力電力制御回
路、１７……変調回路、１９……同期回路、１９
ａ……パルス発生回路、１９ｂ……読取回路、１
９ｃ……サンプルホールド回路。
ａ，ｂ，ｃ，ｄは従来のアーク溶接機の要部の信
号波形図、第３図ａ，ｂ，ｃは従来のアーク溶接
機による出力電力制御を説明するための信号波形
図、第４図は本発明の一実施例におけるアーク溶
接機の回路図、第５図ａ，ｂ，ｃ，ｄ，ｅは同ア
ーク溶接機の動作原理を説明するための信号波形
図、第６図は本発明の他の実施例における動作原
理を説明するための信号波形図、第７図は本発明
のさらに他の実施例における動作原理を説明する
ための信号波形図である。 ４……トランジスタ回路、４ａ，４ｂ，４ｃ，
４ｄ……トランジスタ、５……変圧器、８……消
耗性電極、９……母材、１６……出力電力制御回
路、１７……変調回路、１９……同期回路、１９
ａ……パルス発生回路、１９ｂ……読取回路、１
９ｃ……サンプルホールド回路。
Claims (1)
- １ トランジスタ等のスイツチング用出力制御素
子を変圧器の１次側に配置しかつ電極と母材との
間に発生するアーク溶接負荷に電力を供給する主
回路と、この主回路の出力電力を制御する出力電
力制御回路と、前記出力制御素子のOFF期間中
の任意の時間を起点とする前記出力制御素子のス
イツチング周期の開始点において前記出力電力制
御回路の出力信号を入力して保持するとともにこ
の保持値を１周期中出力する動作を各周期におい
て繰返す同期回路と、この同期回路の出力信号を
パルス幅変調または周波数変調し前記出力制御素
子のスイツチング信号に変換して出力する変調回
路とを有し、出力制御のためのスイツチングデユ
ーテイを前記出力制御素子のスイツチングの各周
期に同期させて変化するように構成したアーク溶
接機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18331283A JPS6076278A (ja) | 1983-09-30 | 1983-09-30 | ア−ク溶接機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18331283A JPS6076278A (ja) | 1983-09-30 | 1983-09-30 | ア−ク溶接機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076278A JPS6076278A (ja) | 1985-04-30 |
| JPS6348630B2 true JPS6348630B2 (ja) | 1988-09-29 |
Family
ID=16133485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18331283A Granted JPS6076278A (ja) | 1983-09-30 | 1983-09-30 | ア−ク溶接機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076278A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0780056B2 (ja) * | 1984-08-13 | 1995-08-30 | 株式会社日立製作所 | 溶接電源装置 |
| JP5353663B2 (ja) * | 2009-11-27 | 2013-11-27 | パナソニック株式会社 | インバータ制御方法およびインバータ制御加工装置 |
| CN105142840B (zh) | 2013-07-23 | 2017-05-10 | 松下知识产权经营株式会社 | 焊接装置 |
-
1983
- 1983-09-30 JP JP18331283A patent/JPS6076278A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6076278A (ja) | 1985-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63101083A (ja) | 抵抗溶接機 | |
| JPS6348630B2 (ja) | ||
| JP6116920B2 (ja) | アーク加工用電源装置 | |
| JP2014093886A (ja) | 電源装置及びアーク加工用電源装置 | |
| JP2005278370A (ja) | トランジスタ制御方法および制御回路 | |
| JP2591284B2 (ja) | 放電加工装置 | |
| JPH0851774A (ja) | スイッチング電源回路 | |
| JPH0615457A (ja) | プラズマアーク電源装置 | |
| JPS61135482A (ja) | 直流ア−ク溶接機 | |
| JP2905540B2 (ja) | パルスアーク溶接用電源 | |
| JPH0386072A (ja) | 直流電源装置 | |
| JP2587390Y2 (ja) | 交直ｔｉｇアーク溶接機 | |
| JPS6261391B2 (ja) | ||
| KR970002433Y1 (ko) | 인버터 장치의 출력전압 레벨 검출회로 | |
| JP2893919B2 (ja) | 振動機の駆動制御装置 | |
| JP3302548B2 (ja) | 抵抗溶接制御装置 | |
| JPH10199696A (ja) | Ｘ線高電圧装置 | |
| KR950003575B1 (ko) | 아크 용접 전원 출력제어장치 | |
| JPS58103965A (ja) | 多電極式パルスア−ク溶接機 | |
| JPH05137365A (ja) | 直流制動方式 | |
| JP3332046B2 (ja) | 放電灯回路装置 | |
| JPH106003A (ja) | アーク加工用電源装置 | |
| JP2019214063A (ja) | 交流被覆アーク溶接方法 | |
| JP2005271065A (ja) | パルスアーク溶接用インバータ制御溶接電源の出力制御方法 | |
| JPS61249672A (ja) | 交流アーク溶接用電源装置 |