JPS6348468B2 - - Google Patents

Info

Publication number
JPS6348468B2
JPS6348468B2 JP55128673A JP12867380A JPS6348468B2 JP S6348468 B2 JPS6348468 B2 JP S6348468B2 JP 55128673 A JP55128673 A JP 55128673A JP 12867380 A JP12867380 A JP 12867380A JP S6348468 B2 JPS6348468 B2 JP S6348468B2
Authority
JP
Japan
Prior art keywords
signal
state
output
frequency
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55128673A
Other languages
English (en)
Other versions
JPS5654148A (en
Inventor
Dagurasu Sheara Hari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
E Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Systems Inc filed Critical E Systems Inc
Publication of JPS5654148A publication Critical patent/JPS5654148A/ja
Publication of JPS6348468B2 publication Critical patent/JPS6348468B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/10Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】
3−1 技術分野。 本発明は、デイジタル弁別器(discriminator)
及び位相周波数検出器、詳言されば線形性及び安
定性の改善された広帯域デイジタル弁別器及び位
相周波数検出器に関するものである。 3−1 背景技術。 一定のパルス幅を持つFM信号用のデイジタル
弁別器は線形装置で広く使われている。このよう
な装置に典型的に伴つて起る問題は、帯域幅及び
中央周波数弁別器に先行する同調段階により測定
され、また出力電圧が零の周波数誤差に対して零
でないことである。これらはすべて温度とともに
不安定になる。 フオスター・スイーリー(FOSTER−
SEELEY)形すなわち比検出器のような他の形
式の周波数弁別器は、中心周波数及び帯域幅を測
定するのに通過帯域フイルタ及び回路Qに依存す
る。通過帯域フイルタ及び回路Qは、両方共温度
感応性を持ち、中心周波数の伝達関数(transfer
function)変化と、直流出力シフト、df/dt対弁
別器出力曲線の傾斜の変化とを生ずるようにな
る。 広い周波数範囲を持つ位相ロツクループ装置の
ような用途では、普通の位相検出器の制限された
範囲は入り信号の周波数から±πラジアンだけ隔
たる。電圧制御発振器の伝達関数のプリポジシヨ
ンは非線形であり、従つて潜在的な問題である。 従つて伝達関数が温度及び周波数に対して安定
な高い線形性及び高い安定性を持つ周波数弁別器
が必要になつている。また、広げられた動作範囲
を持つ位相及び周波数検出器が必要になつてい
る。 3−3 発明の開示。 本発明は、高い分解能を持つ高度に安定な広帯
域線形弁別器を提供することに指向されている。 本発明の実施例によれば入りFM信号を復調す
る広帯域デイジタル弁別器が得られる。既知の周
波数を持つ基準信号を生ずるタイミング装置が得
られる。入り信号の周波数に応答するカウンタに
より、反復する逐次のはつきりした状態を持つサ
イクリツク信号すなわち循環信号が生ずる。タイ
ミング装置により同期的に動作する記憶装置が、
カウンタにより生ずる循環信号の現在及び直前の
サンプリングされた状態(sampled state)につ
いての情報を記憶する。タイミング装置と同期し
て動作する検出器が、次々のサンプリング状態間
の大きさ及び方向の変化を検出し、或る状態変化
を検出したとき出力信号を発する。次でこの出力
信号をデイジタル処理して、積分器に入れるアナ
ログパルスとして使う。この積分器が出力パルス
の時間積分を行なつてアナログ弁別器出力を得
る。 なお本発明の他の実施例によれば、2πラジア
ル以下の位相差を検出するのに従来使われている
位相検出器を使うことにより改善された位相及び
周波数検出器が得られる。この検出器は中心周波
数の信号を生ずるタイミング装置を備えている。
入り信号の周波数に応答する第1のカウンタは反
復する逐次のはつきりした状態を持つ循環信号を
生ずる。タイミング装置により同期的に動作する
記憶装置は、カウンタにより生ずる循環信号の現
在及び直前のサンプリング状態についての情報を
記憶する。タイミング装置と同期して動作する検
出器は次々に続くサンプリング状態間の大きさ及
び方向の変化を検出し、状態の変化が検出される
と出力パルス信号を発生する。この検出器により
生ずるパルスに応答する第2のカウンタは、変換
器に送られ第2カウンタの出力をアナログ周波数
差信号に変換するパルスを計数する。位相検出器
は、入り信号及び中心周波数間の位相差を検出す
る。周波数差信号と位相検出器の出力とを加算し
て精密に同調した位相及び周波数信号が得られる
ようにする加算器が設けてある。 3−4 以下本発明による復調法及び広帯域デイ
ジタル弁別器の実施例を添付図面について詳細に
説明する。 本発明は、周波数fxの入りFM信号と基準周波
数frとの間の周波数及び位相の差の検出に指向さ
れている。本発明によれば高度に安定で高度に線
形の広帯域周波数弁別器が得られる。この弁別器
の動作は、周波数fxでサイクリツクカウンタを動
作させ、frに関連する周波数でリングカウンタ2
0の瞬間状態の間欠的サンプリング(sampling)
を行ない、現在及び直前のサンプリングされた状
態を比較して、fx及びfr間の累積すべり誤差の生
成により生ずる状態変化を識別することに基づ
く。状態差の検出により、弁別器出力が生ずるよ
うにアナログ形にデイジタル処理又は積分された
信号が発生する結果になる。回路内に従来使われ
ている位相検出器を含めることにより、2πラジ
アン以下の位相差を検出することができ、入り信
号及び基準信号間の位相及び周波数の差を指示す
る位相及び周波数の合成信号が得られる。 3−4−1 広帯域デイジタル弁別器 第1図は本発明による広帯域デイジタル弁別器
12の好適とする実施例を示すブロツク図であ
る。未知の周波数fxの入り信号はリングカウンタ
20への方形波又はパルス列及び入力として受け
る。リングカウンタ20は有限数の出力信号状態
を持ち、これらの状態は、任意の2つの次々に続
く状態間には単一のビツト変化以上のものはな
く、次々に続く状態間の変化の方向は識別するこ
とができるという基準を満足させている。これ等
の基準を満足する最も簡単な装置は、未知信号fx
と同期して生ずる4つのはつきりした状態を経て
循環するジヨンソン形の4分割(divide−by−
four)カウンタである。ジヨンソン形の4分割カ
ウンタは、直列接続の2つの段A、Bを持つ2段
線形カウンタである。このカウンタでは第2段B
のインバースすなわち極性反転値を入力として第
1段Aにもどし、このカウンタが4つの段0、
1、2、3を経て循環するようにする。状態0、
1、2、3は、カウンタ20により生ずるジヨン
ソンコードにより表わされ次の第1表に示してあ
る。
【表】 第1表から明らかなようにジヨンソン形の4分
割カウンタの次々に続く状態は単一ビツト変化だ
けしか違わない。任意の2つの次々に続く状態を
与えると、変化の方向を確かめることができる。 ジヨンソン形の4分割カウンタは、2個のJ−
Kフリツプ・フロツプ又は2個のDフリツプ・フ
ロツプを直列に接続することにより構成され、第
2のフリツプ・フロツプの出力を極性反転しこれ
を入力として第1のフリツプ・フロツプにもど
す。ジヨンソンカウンタ及びその構造についての
詳細はたとえばマルビノ(Malvino)及びリーチ
(Leach)を著者とする『Digital Principles and
Applications』第219ないし第221頁〔1969年マグ
ロー−ヒル(McGraw−Hill)社発行〕に記載さ
れている。ジヨンソンカウンタの配線図を以下に
述べる。 ジヨンソン形4分割カウンタはリングカウンタ
20を構成する最も簡単な手段であるが、2つ又
はそれ以上の状態を持ち他のコードたとえばグレ
イコード(Gray Code)を発生する他のカウン
タを使つてもよい。 基準信号frは安定周波数源22から誘導する。
周波数源22は単一の周波数発振器、なるべくは
外部結晶の使用により堅く保持される発振器の方
がよい。たとえば周波数源22は、きびしくコン
トロールされた方形波信号を生ずる外部アドオン
結晶を持つ、モトローラ(Motrola)社製の
MC12061のような発振回路でよい。基準周波数fr
を変える能力があるために、後述のように異る基
準周波数に関する弁別を得ることができる。 第1の実施例では、発振器すなわち周波数源2
2の信号は、基準信号frを生ずるように4で割る
分周器24に入れる。基準信号frは状態順序変化
検出器28と1組のラツチ30,32とに送る。
分周器24は当業界にはよく知られているように
してテキサス・インスツルメンツ(Texas
Instruments)製のTTL7474形及びTTL7473形
集積回路のような双対のD型又はJ−Kフリツ
プ・フロツプにより構成すればよい。これはたと
えばミルマン(Milman)及びハルキアス
(Halkias)を著者とする『Integrated
Electronics』第639ないし641頁(1972年前記マ
グロー−ヒル社刊行)を参照すればよい。 弁別器12の次々に続く各エレメント間の情報
流れは矢印により示してある。各矢印は1ビツト
の情報の伝送を表わす。次々に続くエレメント間
に示した2つの矢印は、カウンタ20の4つのは
つきりした状態を表わすのに必要な2ビツトの情
報の転送を示す。第1図に示すように、カウンタ
20からの情報はラツチ30,32に伝送され
る。ラツチ30,32は、カウンタ20の現在及
び直前のサンプリングされた状態を、これ等の状
態が状態順序変化検出器28により比較されるよ
うに記憶する。 ラツチ30,32は、2ビツトの情報を記憶
し、それぞれカウンタ20の現在及び直前の状態
を表わすジヨンソンコードを保持することができ
る。若干の用途ではラツチ30,32はたとえば
双対のJ−K又はD型フリツプ・フロツプのよう
な1対のフリツプ・フロツプ又はシフトレジスタ
により構成することができ、それぞれfrで刻時さ
れる。 ラツチ30,32のコード化情報は、frで同様
に刻時される状態順序変化検出器28に転送す
る。ラツチ30,32の情報を比較するのに使う
特定のハードウエアは、状態情報をその現われる
形式で演算処理することができなければならな
い。すなわち状態順序検出器に使う特定の論理回
路は、情報を入れる形に依存する。たとえばジヨ
ンソン形の4分割カウンタはジヨンソンコードで
情報を生ずるので、この情報は検出器28に使わ
れる論理回路に適合できる形に翻訳するか、又は
検出器28の論理回路がジヨンソンコードの情報
を受入れこの情報で演算することができなければ
ならない。第1の実施例では、検出器28はジヨ
ンソンコードで情報を受入れるようにしてある。 この回路の動作は、入り信号の周波数fxで動作
するジヨンソン形の4分割カウンタにより循環状
態信号を生ずることに基づいている。入り信号が
基準周波数と同じ周波数を持つ、すなわちfx=fr
のときは、周波数frにおけるラツチ30,32の
反復更新によりジヨンソンカウンタ20の同じ反
復状態に連続的にサンプリングを行ない、ラツチ
30,32の情報が同じになりそして状態変化検
出器28により状態変化が検出されないようにす
る。 入り信号の周波数fxが基準信号の周波数より小
さいときすなわちfx<fr′のときは、入り信号はfr
におけるラツチ30,32によるサンプリングに
同期しない速さでカウンタ20を駆動する。結局
周波数の差Δfはラツチ30,32間に識別でき
る状態差を生ずる。この状態差は状態順序検出器
28により検出される。状態変化の方向に従つ
て、検出器28の低い方のポート34又は大きい
方のポート36にパルスを出力する。 ジヨンソン形4分割カウンタ20は4つの次々
に続く循環状態0、1、2、3及び0、1、2、
3等々を持つので単一の状態差のときのラツチ3
0,32の可能な状態は次の通りである。
【表】 状態順序検出器28によりこれ等の減少する状
態のうちの任意のものが検出されると、検出器2
8の小さい方のポート34にパルスが生ずる。入
り信号の周波数fxが基準周波数frを越えるとすな
わちfx>frであると、周波数差Δfは最終的に反対
方向におけるラツチ30,32間の状態差にまで
大きくなる。単一状態差の点におけるラツチ3
0,32に対する状態は次のようになる。
【表】 これ等の増加する状態差のうちの任意のものが
検出されると検出器28の大きい方のポート36
にパルスが生ずる。 状態順序変化検出器28は次々に続くサンプリ
ングされた状態間の単一の状態変化だけしか分解
することができないので、この弁別器はサンプル
周期当たりの状態情報に単一以上の順序変化を生
じさせる周波数差を分解することができない。入
りFM信号fxの中心周波数はfcとして定義され、
この入り信号周波数ではこの弁別器は零出力信号
を生ずる。fc/4を越えるΔfがサンプリング間に
単一以上の状態変化を生ずるので、第1の実施例
による弁別器はfcのまわりを中心とするfc/2の
信号fxに対し最大の理論的線形帯域幅を持つてい
る。 第2図は第1図の弁別器の出力に対する周波数
の関数としての伝達関数Voutを示す。この伝達
関数は、fcを中心とする±fc/4の帯域幅にわた
る直線形である。 状態順序変化検出器28の2個の出力ポート3
4,36はアクチブフイルタである積分器38す
なわち使用中の特定の周波数に適合できるように
したRC回路又はデイジタル反復積分器に入力を
送る。積分器38は各ポート34,36からの信
号出力をアナログ弁別器出力に平滑化する。 第1図に示したカウンタ20は、2状態又はそ
れ以上の状態を持つ逐次出力を生ずるように作る
ことができる。2状態の限度は、未知信号fxの許
容帯域幅とこの信号の基準信号frに対する関係と
が未知信号fxの偏差を一方向の周波数変化に限定
する場合だけ使うことができる。カウンタ20に
よる両方向分解に必要な状態の最少数は3であ
る。これ等の3つの状態があれば±1の大きさの
変化が増加及び減少する周波数偏差を共にカバー
する。リングカウンタ20の好適とする構造のも
のは4状態ジヨンソンカウンタである。その理由
はこカウンタが2進方式で容易に作ることができ
るからである。しかし線形伝達関数に対しては、
4状態を使用しても3状態カウンタで得られる最
高の1状態差を増すことにはならない。2段階の
大きさ分解は、周波数偏差に対する符号を含む5
状態カウンタで構成することができる。 第1図に示した弁別器12では、状態順序変化
検出器28の出力は方向(符号)及び大きさの両
方を指示する。大きさは導線34又は導線36の
パルスの生起により示される。偏差の符号は、パ
ルスの生ずる導線34又は導線36により定ま
る。第1図に示した弁別器12の出力端子に生ず
る情報、大きさ及び符号も同様他の形で表わすこ
とができる。たとえば出力は、直列又は並列の形
式で単一の導線又は複数の導線上のマルチプルレ
ベルとして表わすことができる。 第1図に示した弁別器のロジツク・ダイヤグラ
ムを第3図に例示してある。入り信号fxは、J−
Kフリツプ−フロツプ42,44から成るリング
カウンタ20への入力である。fx信号は、刻時端
子又はフリツプ−フロツプ42,44に直接入れ
る。カウンタ20を構成する2個のフリツプ−フ
ロツプ42,44はジヨンソンリングカウンタを
形成するように接続する。フリツプ−フロツプ4
2のQ出力端子はフリツプ−フロツプ44のJ入
力端子に接続され、フリツプ−フロツプ42の
出力端子はフリツプ−フロツプ44のK入力端子
に接続する。フリツプ−フロツプ44のQ出力端
子はフリツプ−フロツプ42のK入力端子にもど
してあるが、フリツプ−フロツプ44の出力端
子はフリツプ−フロツプ42のJ入力端子に導い
てある。この構造により、1サイクルの入り信号
fxを受けたときに生ずる各状態で4状態の循環出
力信号を生ずる。 カウンタ20からの2つの出力は、D形フリツ
プ−フロツプ46,48から成るラツチ30への
入力になる。カウンタ20からの状態信号出力は
フリツプ−フロツプ46,48のD端子への入力
である。フリツプ−フロツプ46,48のQ出力
端子は、ラツチ32を構成するD形フリツプ−フ
ロツプ50,52に接続してある。 分周器24は2個のJ−Kフリツプ−フロツプ
54,56を備えている。フリツプ−フロツプ5
4,56は、発振器信号を受け基準信号frを生ず
る。この基準信号frはラツチ30,32の刻時端
子及び状態順序変化検出器28に送られる。フリ
ツプ−フロツプ54のQ出力端子はフリツプ−フ
ロツプ56のJ端子に接続してあるが、フリツプ
−フロツプ54の出力端子はフリツプ−フロツ
プ56のK端子に接続してある。帰還配置ではフ
リツプ−フロツプ56のQ出力端子はフリツプ−
フロツプ54のK入力端子に接続され、同様にフ
リツプ−フロツプ56の出力端子はフリツプ−
フロツプ54のJ入力端子に接続してある。基準
信号frはフリツプ−フロツプ54のQ出力端子か
ら取出され各フリツプ−フロツプ46,48,5
0,52の刻時入力端子に送る。状態順序変化検
出器28は、ラツチ30,32間に状態の変化を
検出すると出力を生ずる論理ゲートの組合わせで
ある。この検出器28は第1の組のANDゲート
58,60,62,64を備えている。 フリツプ−フロツプ46からのQ出力端子は
ANDゲート58,60の第1入力端子及びフリ
ツプ−フロツプ50のD端子に接続してある。フ
リツプ−フロツプ46の出力端子はANDゲー
ト62,64の第1入力端子に接続してある。フ
リツプ−フロツプ48のQ出力端子はANDゲー
ト60,62の入力端子及びフリツプ−フロツプ
52のD入力端子に接続してある。又フリツプ−
フロツプ48の出力端子はANDゲート58,
64の残りの入力端子に接続してある。 状態順序変化検出器28は、第2群の入力
ANDゲート66,68,70,72を備えてい
る。これ等のゲートはラツチ32内の各フリツプ
−フロツプに接続してある。フリツプ−フロツプ
50のQ出力端子はANDゲート66,68の入
力端子に接続してあるが、フリツプ−フロツプ5
0の出力端子はANDゲート70,72に接続
してある。フリツプ−フロツプ52のQ出力端子
はANDゲート68,70の入力端子に接続して
あるが、フリツプ−フロツプ52の出力端子は
ANDゲート66,72の入力端子に接続してあ
る。 状態順序変化検出器28は第3群のNANDゲ
ート74,76,78,80を備えている。これ
等の各ゲートはそれぞれ一方の入力端子をAND
ゲート58,60,62,64の出力端子に接続
してある。NANDゲート74,76,78,8
0の他方の入力端子はそれぞれANDゲート72,
66,68,70の出力端子に接続してある。
NANDゲート74,76,78,80の4個の
出力端子はNORゲート82の4個の入力端子に
接続してある。ゲート82の出力端子はNAND
ゲート84の第1の入力端子に接続してある。
NANDゲート84からの出力は導線36により
伝送される。 第2群のNANDゲートは状態順序変化検出器
28内に納められ論理ゲート84,86,88,
90から成つている。これらの各ゲートの第1の
入力端子はそれぞれANDゲート66,68,7
0,72の出力端子に接続してある。NANDゲ
ート84,86,88,90の第2の入力端子は
それぞれANDゲート64,58,60,62の
出力導線に接続してある。 NANDゲート84,86,88,90の各出
力端子はNORゲート92に接続してある。NOR
ゲート92の出力端子はNANDゲート94の第
1の入力端子に接続してある。分周器24内のフ
リツプ−フロツプ56のQ出力端子はNANDゲ
ート84,90の第2入力端子に接続してある。
NANDゲート94の出力は導線34を経て伝送
される。 積分器38の回路はNANDゲート84,94
からのパルス出力を受けるように接続してある。
NANDゲート84からの周波数差信号は抵抗体
96を経て第1出力端子98に送る。コンデンサ
100は出力端子98,102間に接続してあ
る。同様にNANDゲート94からの出力信号は
抵抗体104を経て端子102に送る。抵抗体1
06は出力端子98及びアースの間に接続してあ
るが、第2の抵抗体108は出力端子102及び
アースの間に接続してある。 アナログ弁別器出力信号は両端子98,102
間に生ずる。 動作時には第3図の弁別器12の回路が、未知
の入り信号fx及び基準信号fr間の周波数の差に比
例するアナログ出力信号を生ずる。入り信号fx
は、ジヨンソン形4分割カウンタとして示したリ
ングカウンタ20に入れる。ジヨンソンカウンタ
は1対の出力導線に4つのはつきりした逐次の状
態を生ずる。これ等の状態は入り信号fxと同じ周
波数で生ずる。4つの状態は、分周器24の回路
からの基準信号frと同期して或るサンプリング速
さで動作するラツチ30,32を経て逐次に伝え
られる。信号fxが信号frに等しいときは、ラツチ
30,32は同じ状態のジヨンソンコードを含ん
でいる。しかし両信号fx、frが互に異る場合には、
ラツチ30,32間の状態に差がある。状態順序
変化検出器28は、両ラツチ30,32を監視
し、ラツチ30がラツチ32に先行する1つの状
態を含んでいるときは導線36に出力パルスを生
ずる。同様に状態順序変化検出器28はラツチ3
0,32を監視し、ラツチ30に含まれる状態が
ラツチ32内の状態から1状態だけ遅れていると
きは導線34に出力パルスを生ずる。導線34,
36に生ずるパルスは積分器38に送られ、出力
端子98,102間に接続したコンデンサ100
に正又は負に充電する。各出力パルスは時間平均
をして導線98,102間になめらかな出力信号
を生ずるようにする。この出力信号は両信号fx
fr間の周波数差に比例する。 第4図は本弁別器の第2の実施例を示すブロツ
ク図である。この弁別器は第1の実施例とほぼ同
じように作用するが、±fc/4を越える帯域幅に
わたつて弁別し得るように変えてある。第1図の
回路を、状態情報を演算装置により一層容易に処
理し得る形にする2進変換機構118を加えるこ
とにより変える。さらにカウンタ20の見掛けの
状態を進めるモジユーロ加算器122を加える。 第4図に示した実施例では入り信号fxは、第1
図のリングカウンタ20に対応するリングカウン
タ114への入力になる。カウンタ114は、ラ
ツチ116に伝送される1連のはつきりした循環
状態を生ずる。カウンタ114により生ずるコー
ド、好適とする実施例ではジヨンソンコードは、
このジヨンソンコードを2進コードに変換し状態
順序変化の認識を簡単化する2進変換機構118
に送る。2進状態順序は変換機構118から第2
のラツチ120及びモジユーロ加算器122に伝
送する。4状態環を持つモジユーロ加算器がこの
実施例では好適であるが、他のモジユーロ数によ
るモジユーロ演算を使うこのような回路も本発明
の範囲内である。モジユーロ加算器122は、補
償定数である一定入力Nを受ける。モジユーロ加
算器122は、同加算器122への入力端子に受
ける状態順序に先行して、N状態である1つの状
態を出力端子に生ずる。 発振器124は刻時信号fpscを生じこの信号を
J分割回路126に伝送する。回路126は、基
準信号frである再分割の割合の刻時信号を生ず
る。信号関係はfr=fpsc/Jである。基準信号fr
ラツチ116,120に伝送しこれ等のラツチの
動作をゲートする。 状態順序変化検出器128は、モジユーロ加算
器122からの先行した状態信号と、ラツチ12
0内に保持した状態とを受ける。状態順序変化検
出器128は、これがジヨンソンコードではなく
2進コードにある状態を受けるので状態順序変化
検出器28とは幾分異なる。この場合信号fxの中
心周波数fcの基準周波数frに対する比をKとする。
すなわち比K=fc/frとすれば、この周波数比K
は、リングカウンタにより生ずる循環信号がサン
プリングされる割合を定める。K=4でかつリン
グカウンタが4つの状態を持つ場合には、1サイ
クルごとに1状態がサンプリングされ、またK=
2であれば、1サイクルごとに2状態がサンプリ
ングされる。同様にK=1であればリングカウン
タにより生ずる各状態はfx=fcのときサンプリン
グされる。 定数K及び定数Nを利用する回路を加えること
により、本発明弁別器に対して一層広い直線帯域
幅を与えることができる。リングカウンタにより
生ずる与えられた数たとえば第4図に示した実施
例では4つの状態では、第1図に例示した実施例
の場合であるK=4のときサイクルごとに1つの
サンプルが生ずる。循環信号をを一層ひんぱんに
(K>1)サンプリングするときは、状態順序変
化検出器は、前回の状態からの1つの状態変化以
上の状態変化があるので、状態変化を解決するこ
とができない。この問題は、状態検出器により監
視される状態を見掛けの状態が変つてないように
進めるモジユーロ加算回路により解くことができ
る。前記した関係は、リングカウンタにより生ず
る状態の数が、状態変化順序検出器により1以上
の状態変化を十分には解決することができないと
いう条件に対し、定数K、Nの和に等しいという
ことである。 検出器128は、入り信号fxが変換機構118
及びラツチ120を経て伝送される状態をNを越
えて進めるときは、導線130にパルスを生じさ
せる。検出器128は、信号fxの周波数が、変換
機構118及びラツチ120を経て伝えられる状
態信号を遅らせるように、基準の周波数よりも低
いときは、導線132にパルスを生じさせる。状
態順序変化検出器128からのパルス出力信号
は、両端子136,138間にアナログ弁別器出
力信号を生ずる積分器134に入る。 本弁別器の帯域幅は、Kの値を減らすことによ
り、すなわち中心周波数fcに関して基準信号の割
合を増すことにより増大させる。 すなわちモジユーロ加算器122に異る補償定
数Nを加えることにより、また互に異る値を使い
互に異る割合でカウンタ114の状態をサンプリ
ングすることにより、ほぼ任意所望の帯域幅にわ
たつて周波数弁別を行なうことができる。 これは第5ないし第8図に示してあり、ここで
はそれぞれ異るK値及び補償定数Nの組合わせに
対して得られる各種の伝達関数が示されている。
第5図は、3のK値と1の状態変化を生ずる補償
定数Nとを使うことにより得られる伝達関数を示
す。得られる伝達関数は帯域fc±fc/3にわたつ
て直線形である。第6図では、第4図の回路にK
値2が使われ、Nを加えられた補償定数が2の状
態変化を生じている。識弁器の出力は帯域fc±
fc/2にわたつて同様に直線形である。第7図は
帯域0ないし2fcに対する線形伝達関数を示す。
この特定の適用例ではK=1であり、従つて各ラ
ツチは基準周波数で更新される。3つの状態変化
を表わす補償定数Nを適用することにより、弁別
器の範囲を2fcまで延ばすことができる。第8図
は4分割カウンタを使い補償定数=0を適用する
ときに得られる伝達関数を示す。カウンタ及び補
償定数をこのように選定すれば回路を第1図に示
す第1の実施例にすることができる。 第4図に示した変型による状態順序変化検出論
理回路により、弁別器の動作範囲を非線形の形を
持つように拡張することができる。たとえば状態
変化パターンは次のように定め、 第4表 ラツチ30 ラツチ32 ラツチ30 ラツチ32 0 3 0 2 1 0 又は 1 3 2 1 2 0 3 2 3 1 大きい方のポート130に出力を生じ、そして 第5表 ラツチ30 ラツチ32 0 1 1 2 2 3 3 0 小さい方のポート132に出力を生ずるように
することができる。 たとえば3の補償定数が使われまたカウンタが
fcでK=1に更新されるような1組の状態順序条
件のもとでは、弁別器出力は、第9図に示した伝
達関数を持ち、弁別器出力は範囲0ないし2fc
わたつては直線形であり、範囲2fcないし3fcにわ
たつては一定である。この論理回路は第4図に示
した実施例の帯域幅を2fcから3fcまで広げる。 本発明の別の実施例を第10図にロジツク・ダ
イヤグラムで示してある。これは第4図に示した
弁別器を構成するものであり、周波数比Kは4に
設定し、補償定数Nは0で設定してある。入り信
号fxは、フリツプ−フロツプ146,148を備
えたカウンタ114に加える。カウンタ114
は、第3図に示したジヨンソンカウンタ20と同
様なジヨンソンカウンタである。入り信号fxは各
フリツプ−フロツプ146,148の刻時端子へ
の入力である。フリツプ−フロツプ146のQ出
力端子は、フリツプ−フロツプ148のD端子に
接続してある。フリツプ−フロツプ148の出
力端子は、帰還信号としてフリツプ−フロツプ1
46のD端子に接続してある。 カウンタ114の状態信号は、D形フリツプ−
フロツプ152,154を持つ第1のラツチ11
6に伝送する。フリツプ−フロツプ146の出
力端子はフリツプ−フロツプ152のD端子に接
続してあるが、フリツプ−フロツプ148のQ出
力端子はフリツプ−フロツプ154のD端子に接
続してある。 この実施例ではラツチ116はサンプリングを
行なつた循環状態信号をジヨンソンコードから2
進コードへの変換のために2進変換機構118に
伝送する。変換機構118は2個のNANDゲー
ト156,158を備えている。ゲート156,
158の出力端子は各入力端子のインバータ論理
回路を経てORゲート160を駆動するように接
続してある。NANDゲート156の各入力はフ
リツプ−フロツプ154のQ出力端子とフリツプ
−フロツプ152のQ出力端子とから誘導する。
NANDゲート158はその各入力端子をフリツ
プ−フロツプ154の出力端子とフリツプ−フ
ロツプ152の出力端子とに接続してある。 2進変換機構118は、フリツプ−フロツプ1
62,164を備えた第2のラツチ120を駆動
するように接続してある。ORゲート160の出
力端子は、フリツプ−フロツプ162のD端子と
状態順序変化検出器128の入力端子の一方とに
接続してある。フリツプ−フロツプ162の出
力端子もまた状態順序変化検出器128に接続し
てある。フリツプ−フロツプ164のD端子はフ
リツプ−フロツプ154のQ出力を受けるように
接続してある。フリツプ−フロツプ164の出
力端子もまた状態順序変化検出器128に接続し
てある。 この実施例では状態順序変化検出器128は
SN5483TTL集積回路から成る4ビツト並列加算
器166を備えている。前記した入力信号のほか
にこの集積回路はフリツプ−フロツプ154のQ
出力を受ける。各入力はピン端子7,8,10,
11で受ける。回路166の出力はピン端子1,
6,9,15で生じANDゲート168,170
に送られる。回路166のピン端子15,9はゲ
ート168の各入力端子に接続され、ピン端子
9,6はそれぞれANDゲート170の2個の入
力端子に接続してある。回路166のピン端子1
はこの回路のピン端子6に接続してある。AND
ゲート168の出力は、導線130により伝送さ
れ、基準周波数frを越える信号fxに基づく状態順
序変化があるとき生ずるパルスから成つている。
同様にANDゲート170はその出力を導線13
2を経て伝送するように接続してある。この出力
は、信号fxが基準周波数frよりも低いことを状態
順序変化が示すごとに生ずるパルスから成つてい
る。 J分割回路126は、発振器信号fpscを受け、
1対のD形フリツプ−フロツプ172,174か
ら成つている。この実施例では回路126は4分
割関数を生じ、発振器信号fpscの1/4である出力信
号を生ずる。フリツプ−フロツプ172,174
の刻時入力端子は信号fpscを受けるが、基準信号
frはフリツプ−フロツプ172のQ出力端子に生
ずる。基準信号frはまたフリツプ−フロツプ17
4のD端子にも送られる。フリツプ−フロツプ1
74の出力端子は、もどり路を通りフリツプ−
フロツプ172のD端子に接続してある。フリツ
プ−フロツプ172のQ出力端子からの基準信号
はラツチ116,120内のフリツプ−フロツプ
の刻時端子に送る。 積分器134は導線130,132によりパル
ス信号を受ける。これ等の信号はそれぞれ駆動増
幅器176,178に送る。これらの増幅器はそ
れぞれ双極スイツチ180,182を作動させ
る。導線130にパルスを受けると、これ等のパ
ルスがスイツチ180を作動させ、また同様にこ
れ等のパルスは導線130を経て伝送しスイツチ
182を作動させる。スイツチ180,182の
入力端子は、正負の電圧端子間に直列に接続した
抵抗体184,186,188を備えた抵抗体回
路網に接続してある。抵抗体184,186の接
合部はスイツチ180a,182bの端子に接続
してあるが、抵抗体186,188の接合部はス
イツチ180b,182aの各端子に接続してあ
る。 スイツチ180a,182aの出力端子は、相
互に接続すると共に抵抗体190に接続してあ
る。同様にスイツチ180b,182bの出力端
子は相互に接続すると共に抵抗体192に接続し
てある。1対の電荷貯蔵コンデンサ194,19
6は抵抗体190,192の自由端子間に直列に
接続され、これらのコンデンサの接合部は接地し
てある。コンデンサ194,196はスイツチ1
80,182の作動により充電及び放電を行う。
増幅器176,178はスイツチ180,182
と共に双極変換器として作用する。 コンデンサ194,196に貯蔵した信号は、
それぞれ抵抗体198,200を経て増幅器20
2の反転入力端子及び非反転入力端子に伝送す
る。抵抗体204及びコンデンサ206の並列の
組合わせから成る帰還回路網により増幅器202
の出力端子を反転入力端子に接続する。コンデン
サ202の非反転入力端子への入力回路は、コン
デンサ210に並列の抵抗体208を備えこの組
合わせの自由端を接地してある。弁別器のアナロ
グ出力は端子136,138間に生ずる。この信
号は入り信号fx及び基準信号frの間の周波数差に
比例する。 第9図に例示した回路は2進変換機構118を
使う点で第3図に示した回路とは基本的に異る。
この2進変換機構118はカウンタ114により
生ずるジヨンソンコードを2進コードに変換す
る。この2進コードは容易に入手できる集積回路
166により簡単容易に処理することができる。
その他の著しい違いは、増幅器176,178と
共にスイツチ180,182を持つ双極変換ユニ
ツトを備えた積分器134の構造だけである。 第11a図及び第11b図に例示した回路は、
第4図に示した実施例とは別の回路である。第1
0図の回路は、第6図に示した周波数レスポンス
を持つ。この場合周波数比Kは2に設定し補償定
数Nは2に設定する。第6図から第11a図及び
第11b図に示した回路が中心周波数fcに等しい
帯域幅を持つことが分る。デイジタル弁別器出力
はほぼこの中心周波数を中心とし、正負のX軸線
に沿いこの周波数の1/2にわたつて延びている。 第11a図及び第11b図には本発明の別の回
路線図を示している。この実施例による回路は、
両図の回路内に2進変換機構を設けてないことを
除いて第4図に例示したのと同様である。入力信
号fxは、275kHzないし825kHzの間で周波数が変り
ほぼ550kHzを中心とする周波数変調信号である。 カウンタ114は第10図に回路114に対し
て示したのと同様に接続したD形フリツプ−フロ
ツプ232,233を備えている。カウンタ11
4の出力は、第1のラツチ116に接続した2本
の導線により伝送される循環形4状態順序ジヨン
ソンコードである。 ラツチ116はD形フリツプ−フロツプ23
4,235を備えている。リングカウンタ114
からの2本の導線は、それぞれフリツプ−フロツ
プ234,235のD端子に接続してある。 ラツチ116に記憶した2ビツト状態は、フリ
ツプ−フロツプ236,238を備えたラツチ1
20に伝送する。状態信号はフリツプ−フロツプ
232のQ端子からフリツプ−フロツプ238の
D端子に、又フリツプ−フロツプ235のQ端子
からフリツプ−フロツプ236のD端子に伝わ
る。 分周器回路126は、この実施例で1.1MHzの
周波数を持つ発振器信号fpscを受ける。分周器回
路126はD形フリツプ−フロツプ240,24
2から成り、これらのフリツプ−フロツプはその
刻時端子において信号fpscを受ける。フリツプ−
フロツプ240のQ出力端子はフリツプ−フロツ
プ242のD端子に接続され、そしてフリツプ−
フロツプ242の出力端子はもどり径路を径て
フリツプ−フロツプ240のD入力端子に接続し
てある。基準割合信号frは、フリツプ−フロツプ
240のQ出力端子に生じ、フリツプ−フロツプ
234,235,236,238の刻時端子に伝
えられる。 状態順序変化検出器128は、ラツチ116,
120の状態を監視しこれ等の状態が互に異ると
きに出力を生ずるように接続してある。モジユー
ロ加算回路122は論理結線により検出器128
内に組み込んである。検出器128は、ラツチ1
16により生ずる出力を受ける第1の組のAND
ゲート244,246,248,250を持つ。
フリツプ−フロツプ234のQ出力端子は、
ANDゲート244,250の入力端子に接続し、
フリツプ−フロツプ234の出力端子はAND
ゲート246,248の入力端子に接続してあ
る。フリツプ−フロツプ235はそのQ出力端子
をANDゲート248,250の入力端子に接続
してあるが、フリツプ−フロツプ235の端子
はANDゲート244,246の入力端子に接続
してある。 検出器128の第2群のANDゲートはラツチ
120の出力を受ける。これ等のゲートはAND
ゲート252,254,256,258である。
フリツプ−フロツプ236の状態はそのQ端子か
らANDゲート256,258の入力端子に伝え
られ、そしてフリツプ−フロツプ236の出力
端子はANDゲート252,254の入力端子に
伝えられる。フリツプ−フロツプ238の状態
は、フリツプ−フロツプ238のQ端子をAND
ゲート252,258の入力端子に接続すること
により検出器128に伝送するが、フリツプ−フ
ロツプ238の端子はANDゲート254,2
56の入力端子に接続してある。 8個のAND回路244ないし258に次で検
出器は複数個のNANDゲート260ないし27
4を備えている。この群のNANDゲートはAND
ゲート244ないし258の出力を次のようにし
て受ける。ゲート244の出力端子はNANDゲ
ート260,268の入力端子に接続してある。
ANDゲート246はNANDゲート262,27
0の入力端子に接続してある。ANDゲート24
8の出力端子はNANDゲート264,272の
入力端子に接続してある。ゲート250は
NANDゲート266,274に入力を送る。
ANDゲート252はNANDゲート266,27
0に入力を送る。ANDゲート254の出力端子
はNANDゲート260,272の入力端子に接
続してある。ANDゲート258はその出力端子
を介しNANDゲート264,268の入力端子
に接続してある。 NANDゲート260,262,264,26
6の出力端子は、入力端子インバータを経てOR
ゲート276の入力端子に接続してある。
NANDゲート268,270,272,274
の出力端子は入力端子インバータを経てORゲー
ト278の入力端子に接続してある。ORゲート
276からの出力は、ANDゲート280への第
1の入力として送る。ORゲート278はANDゲ
ート282に第1の入力を送る。275kHzのノミ
ナルレートの刻時信号を分周器回路126により
ANDゲート280,282の第2の入力端子に
送る。この刻時信号は、ラツチ116,120を
ゲートするように生ずる基準信号から位相がずれ
ている。ANDゲート280の出力端子に生ずる
信号は、導線130を経て伝送され、この信号
は、ラツチ116,120間に状態順序変化が検
出され信号fxが中心周波数fcの周波数を越えたこ
とを指示するときつねに生ずるパルスから成つて
いる。同様にANDゲート282の出力は、導線
132を経て伝送され、信号fxの周波数が中心周
波数fcより低くなつたことを指示するパルスから
成つている。 第4図に示した回路に設けたモジユーロ加算回
路122は、状態順序変化検出器128を備えて
いるが別個の論理ゲート群を含んでいない論理回
路に入れてある。この例ではモジユーロ加算回路
はラツチ116の見掛けの状態を2状態だけ進め
る。この場合装置の帯域幅は第6図に示した帯域
幅まで増す。 導線130,132に生ずるパルス信号は、ア
ナログ積分器134に伝送される。積分器134
は第10図に示した積分器とほぼ同じように作用
する。 導線130,132によるパルス信号は、それ
ぞれ双極スイツチ296,298を作動させる増
幅器292,294にそれぞれ伝送する。双極ス
イツチ296は個々のスイツチ296a,296
bを備えている。同様に双極スイツチ298はス
イツチ298a,298bを備えている。スイツ
チ296,298への入力端子は、正負の電圧源
の間に接続した直列の1群の抵抗体300,30
2,304に接続してある。これ等の電力源には
バイパスコンデンサ306,308も接続してあ
る。抵抗体300,302の接合部はスイツチ2
96a,298bに接続してある。抵抗体30
2,304の接合部はスイツチ296b,298
aに接続してある。スイツチ296a,298a
の出力端子は相互にまた抵抗体310の第1の端
子にそれぞれ接続してある。同様にスイツチ29
6b,298bは相互にまた抵抗体312の第1
端子にそれぞれ接続してある。抵抗体310,3
12の自由端子はそれぞれ接地してある。スイツ
チ296a,298aの共通端子は抵抗体31
4,316,318の直列の組合わせを経て増幅
器320の反転入力端子に接続してある。スイツ
チ296b,298bの共通端子は抵抗体32
2,324,326の直列の組合わせを経て増幅
器320の非反転入力端子に接続してある。 コンデンサ328は、一方の端子を抵抗体31
4,316の接合部にまた第2の端子を抵抗体3
22,324の接合部にそれぞれ接続してある。
第2のコンデンサ330は、一方の端子を抵抗体
316,318の接合部にまた第2の端子を抵抗
体324,326の接合部にそれぞれ接続してあ
る。帰還抵抗体332は、増幅器320の出力端
子と増幅器320の反転入力端子との間に接続し
てある。弁別器の出力信号は両端子136,13
8間に生ずる。前記したようにこの信号は、入り
信号fx及び中心周波数信号fc間の周波数差に比例
するアナログ信号である。 このように当業者には明らかなように、状態順
序変化検出器の論理回路は用途に従つて異る伝達
関数を得るようにすることができる。4状態以上
又は以下のジヨンソンカウンタ又は前記した基準
を満足する他の形式のカウンタなど他のカウンタ
を使つてもよい。検出された種々の状態順序及び
種々のタイプの積分に対しおもみ付け係数を使う
ことにより、ほぼ任意の有効帯域幅又は所望の伝
達関数或はこれ等の両方を生ずることができる。 第1図及び第4図に述べた広帯域デイジタル弁
別器は、広い偏差容量を持ち高度に線形で、また
回路のハードウエアを空に変えるだけで容易に変
更することのできる比較的広い帯域幅を持つてい
る。この弁別器は、基準周波数を変えることによ
るほぼ全部のデイジタル構成及び遠隔プログラミ
ングの可能性という付加的な利点を持つている。 直線形位相及び周波数検出器 前記したデイジタル弁別回路は、精密に同調し
た位相を生ずる従来使用されている位相検出器と
周波数検出器とを加えて変型を行うことができ
る。弁別器により検出することのできる最高の周
波数差は、カウンタの選定と適用する周波数比K
及び補償定数Nとによるが、弁別器の最低の分解
能は、2πラジアンの位相差を表わす単一の状態
変化である。分解能を高めるにはこの回路に普通
の位相検出器を加え、2πラジアン以下の位相差
をこの位相検出器の最低分解能まで分解するよう
にする。位相及び周波数の精密分解能は、広い範
囲の位相ロツクループのような用途にとくに重要
である。現用の多くの位相及び周波数検出器で
は、出力は高度に非線形であり、誤差信号は2π
ラジアン以上にはあまり増加しない。広い周波数
差分解能と共に良好な最低分解能を持つ位相周波
数検出器を設けることにより、位相ロツクループ
に著しく向上した獲得レートが得られる。 第12図に示すように第4図のデイジタル弁別
回路は線形デイジタル位相周波数検出器を含むよ
うに変型を行つてある。J分周回路126の代り
に、1/4周波数の4区分した信号を生ずるジヨン
ソン形4分割カウンタ340を設けてある。ジヨ
ンソン形4分割カウンタ340は、4区分信号に
対する必要により命令され弁別器出力と合わせて
位相検出器342の出力を得る。発振器124は
4fcで作動し、ラツチ116,120及び検出器
128を基準周波数frで刻時する。第12図に示
すように区分した周波数frはラツチ116,12
0を更新する。発振器信号4frに位相関連する周
波数frの第2の区分信号は、普通の位相検出器3
42への入力である。周波数frの第3の区分信号
は状態順序検出器128を駆動する。ジヨンソン
カウンタ340の3種の区分周波数に対する理論
的位相角を第12図に示してあるが、実際上若干
の位相調節が必要である。 入り信号fx及び基準信号frは、第13図に示し
た直線伝達関数を持つ線形位相検出器342への
入力である。位相検出器342はテキサス・イン
スルメンツ社製の2入力の排他的ORゲート
TTL7486のようなデイジタルTTL論理回路によ
り構成できる。検出器342の出力は、特定の使
用周波数用に作つた能動フイルタ又はRC回路の
ようなローパスフイルタ344への入力である。
フイルタ344の出力すなわち入り信号及び中心
周波数間の位相差を表わすアナログ信号は、次で
加算回路346で、入り信号及び基準信号間の周
波数差を表わすアナログ信号と加算し精密同調し
た位相及び周波数差信号を生ずる。 パルスは周波数偏移Δfに比例した割合の検出
器128による出力である。状態順序変化検出器
128の出力は、この検出器の大きい方のポート
130及び小さい方のポート132からのパルス
に応答してカウント数を増減する上昇−下降カウ
ンタ348に加える。カウンタ348は、入り信
号及び中心周波数間の周波数差に対応するステツ
プ関数出力を生ずる。計数器348はテキサスイ
ンスツルメンツ社製のTTL74191又はTTL74192
のような集積回路でよい。上昇−下降カウンタ3
48の出力は次で、検出した周波数差を示すアナ
ログ信号を生ずるデイジタル−アナログ変換器3
50に加える。このタスクに適当なデイジタル・
アナログ変換器は、アナログ・デバイシズ
(Analog Devaices)社製のDAC08又は適当に作
つたR−2Rはしご形回路網のような集積回路で
ある。デイジタル−アナログ変換器350の出力
は、加算回路346内の積分器46からの出力と
加算し入り信号及び中心周波数の間の周波数及び
位相差に精密に同調した出力信号を生ずる。ナシ
ヨナル・セミコンダクタ(National
Semiconductor)社製の演算増幅器741は、加
算回路346の多くの用途に満足が得られる。 第14a図及び第14b図は位相検出器34
2、大きい方のポート130及び小さい方のポー
ト132の出力と、デイジタル・アナログ変換器
350及び加算回路346の出力とを示す。第1
4a図は、中心周波数fcを越える周波数を持つ入
り信号fxに対するこれ等の出力を示す。第14b
図は中心周波数fcより小さい周波数を持つ入り信
号fxに対するこれ等の各出力を示す。 この回路により±πラジアンを越える範囲の位
相及び周波数の検出ができ、位相ロツクループの
プリポジシヨニングの必要性をなくし又は減ら
す。これは、プリポジシヨニングの問題を解くた
めに時として使われる可変ループ応答装置の簡略
化になる。さらにこれはアクイジシヨン割合及び
全ループ安定性を向上させるようになる。 以上若干の種類の論理回路を例示として述べた
が、実際の使用ハードウエアが検出器を使おうと
する装置の動作周波数、所要電力及び特性により
指令を受けることはいうまでもない。 以上本発明をその実施例について詳細に説明し
たが本実施例は本発明の精神を逸脱することなく
種々の変化変型を行ない得ることはいうまでもな
い。
【図面の簡単な説明】
第1図は本発明広帯域デイジタル弁別器の第1
の実施例のブロツク図、第2図は第1図の弁別器
の伝達関数の線図、第3図は第1図の弁別器のロ
ジツク・ダイヤグラムである。第4図は広げた帯
域幅を持つ本発明弁別器の第2の実施例のブロツ
ク図、第5図は周波数比定数K=3と1状態補償
定数N=1とを持つ第4図の弁別器の伝達関数の
線図、第6図は周波数比定数K=2と補償定数N
=2とを持つ第4図の弁別器の伝達関数の線図、
第7図は周波数比定数K=1と補償定数N=3と
を持つ第4図の弁別器の伝達関数の線図、第8図
は周波数比定数K=4と補償定数N=0とを持つ
第4図の弁別器の伝達関数の線図、第9図は周波
数比定数K=1と補償定数N=3とを持つ第4図
の弁別器の伝達関数の線図である。第10図は第
4図に例示したデイジタル弁別器のロジツク・ダ
イヤグラム、第11a図及び第11b図は第4図
の弁別器で周波数比定数K=2及び補償定数N=
2とした場合のロジツク・ダイヤグラム、第12
図は本弁別器に使う線形デイジタル位相及び周波
数検出器のブロツク図である。第13図は位相角
の関数としての第12図の位相検出器の出力の線
図、第14a図及び第14b図は基準周波数より
大きい又小さい各検出周波数に対する位相検出
器、状態変化検出器及び変換器の出力と得られる
位相及び周波数の出力とをそれぞれ示す線図であ
る。 12……広帯域デイジタル弁別器、20……リ
ングカウンタ、22……安定周波数源、24……
分周器、28……状態順序変化検出器、30,3
2……ラツチ、38……積分器。

Claims (1)

  1. 【特許請求の範囲】 1 (イ)基準信号を発生する段階と、(ロ)反復する1
    連の逐次のはつきりした各状態を持ち、FM信号
    と同期して生ずる循環信号を発生する段階と、(ハ)
    この循環信号の状態に、前記基準信号と同期して
    サンプリングを行なう段階と、(ニ)前記循環信号の
    現在のサンプリングを行なつた状態を、この循環
    信号の直前のサンプリングを行なつた状態と比較
    して状態の変化を検出する段階と、(ホ)この状態変
    化を検出したときに、出力信号を発生する段階と
    を包含する、FM信号を復調する方法。 2 前記比較して状態の変化を検出する段階が、
    状態変化の方向を検出することを含み、前記出力
    信号を発生する段階が、この出力信号の状態変化
    の方向を指定することを含む特許請求の範囲第1
    項記載のFM信号を復調する方法。 3 前記循環信号を発生する段階が、4状態ジヨ
    ンソンコードを発生することを含む特許請求の範
    囲第1項記載のFM信号を復調する方法。 4 前記出力信号を発生する段階が、第1及び第
    2のポートにパルスを発生することと、これ等の
    パルスを積分しFM信号の周波数偏移に比例した
    アナログ信号を発生することとを含む特許請求の
    範囲第1項記載のFM信号を復調する方法。 5 前記サンプリングを行なつた循環信号の状態
    を前記比較して状態の変化を検出する段階に使用
    する2進コードに翻訳する特許請求の範囲第1項
    記載のFM信号を復調する方法。 6 前記サンプリングを行なつた循環信号の状態
    を所定の状態数だけ先回りさせ、前記比較して状
    態の変化を検出する段階が、前記循環信号の直前
    のサンプリングを行なつた状態と先回り状態との
    間の状態差を検出することを含む特許請求の範囲
    第1項記載のFM信号を復調する方法。 7 前記基準信号の周期を前記FM信号の中心周
    波数の周期に相関させる特許請求の範囲第1項記
    載のFM信号を復調する方法。 8 (イ)既知周波数を持つ基準信号を発生するタイ
    ミング装置と、(ロ)反復する1連のはつきりした状
    態を持つ循環信号を出力に発生するように、FM
    信号の速度で動作する計数装置と、(ハ)この計数装
    置の出力に発生する前記循環信号の状態に、前記
    基準信号により定まる速度でサンプリングを行な
    うと共に、前記循環信号のサンプリングを行なつ
    た少くとも2つの引き続く状態を記憶するサンプ
    リング兼記憶装置と、(ニ)前記基準信号により定ま
    る速度で動作し、前記循環信号のサンプリングを
    行ない記憶した前記状態を受け取り、これ等のサ
    ンプリングを行なつた状態間の状態差を検出する
    ように接続され、状態差を検出するときに出力信
    号を発生する検出装置とを包含する、FM信号を
    復調する広帯域デイジタル弁別器。 9 前記検出装置により前記状態差の方向を検出
    し、この方向情報を前記出力信号に含めるように
    した特許請求の範囲第8項記載のFM信号を復調
    する広帯域デイジタル弁別器。 10 前記計数装置としてジヨンソンカウンタを
    使つた特許請求の範囲第8項記載のFM信号を復
    調する広帯域デイジタル弁別器。 11 前記出力信号をパルスし、この出力信号を
    受け取り、この出力信号からアナログ弁別出力信
    号を発生するように接続した積分装置を備えた特
    許請求の範囲第8項記載のFM信号を復調する広
    帯域デイジタル弁別器。 12 サンプリングを行ない記憶した前記状態
    を、前記計数装置から前記循環信号を受け取るよ
    うに接続した第1のラツチと、この第1ラツチか
    ら前記記憶した循環信号を受け取るように接続し
    た第2のラツチとに記憶するようにした特許請求
    の範囲第8項記載のFM信号を復調する広帯域デ
    イジタル弁別器。 13 前記計数装置の出力信号状態を2進コード
    化信号に翻訳する装置を備えた特許請求の範囲第
    8項記載のFM信号を復調する広帯域デイジタル
    弁別器。 14 前記計数装置の循環状態出力信号を受け取
    り、前記計数装置の状態出力から所定数の状態だ
    け先回りさせ前記検出装置に伝送される状態信号
    を発生するように接続した装置を備えた特許請求
    の範囲第8項記載のFM信号を復調する広帯域デ
    イジタル弁別器。 15 (イ)FM信号の中心周波数の周期に関連する
    周期を持つ基準信号を発生する基準信号発生装置
    と、(ロ)速度反復する1連のはつきりした状態を持
    つ循環信号を出力に発生するように、前記FM信
    号の速度で動作する計数装置と、(ハ)この計数装置
    の出力に発生する前記循環信号の状態に、前記基
    準信号により定まる速度でサンプリングを行なう
    と共に、前記循環信号の次々の少くとも2つのサ
    ンプリングを行なつた状態を記憶するサンプリン
    グ兼記憶装置と、(ニ)前記基準信号により定まる速
    度で動作し、前記サンプリングを行なつて記憶し
    た状態を受け取り、前記循環信号のサンプリング
    を行なつた状態間の状態差を検出するように接続
    され、この状態差を検出するときに、出力信号を
    発生する検出装置とを包含する、FM信号を復調
    するデイジタル弁別器。 16 前記計数装置の状態出力を受け取り、この
    計数装置の状態出力から所定数の状態だけ先回り
    させ、前記計数装置に伝送される状態信号を発生
    するように接続した装置を備えた特許請求の範囲
    第15項記載のFM信号を復調するデイジタル弁
    別器。 17 (イ)反復する1連のはつきりした各状態を持
    つ循環信号を出力に発生するように、FM信号の
    周波数で動作する計数装置と、(ロ)既知の周波数を
    持つ基準信号を発生する基準信号発生装置と、(ハ)
    前記計数装置の出力に発生する前記循環信号の状
    態に、前記基準信号により定まる速度でサンプリ
    ングを行なうと共に現在のサンプリングの行なわ
    れた状態及び直前のサンプリングを行なつた状態
    を記憶するサンプリング兼記憶装置と、(ニ)前記基
    準信号により定まる速度で動作し、前記記憶した
    サンプリングを行なつた状態と、状態変化の方向
    との間の状態変化を検出するように、前記記憶し
    たサンプリングを行なつた状態を受け取るように
    接続され、状態変化の検出と、状態変化の方向と
    を指示する出力信号を発生する検出装置と、(ホ)前
    記FM信号と前記基準信号との間の位相差を検出
    し、この位相差に比例する位相信号を発生する位
    相信号発生装置と、(ヘ)前記出力信号と、前記位相
    信号とを加算し、前記FM信号と前記基準信号と
    の間の位相及び周波数の差を表わす位相及び周波
    数の差信号を発生する加算装置とを包含する、
    FM信号と基準信号との間の位相及び周波数の差
    を測定する位相及び周波数の差の測定装置。 18 前記出力信号がパルス形式を持ち、アツ
    プ/ダウン・カウンタにより前記出力信号を受け
    取り、加算回路で位相信号が加算されるアナログ
    周波数差信号を発生するデイジタル・アナログ変
    換器に供給される計数出力を発生して位相及び周
    波数の差信号を発生するようにした特許請求の範
    囲第17項記載の位相及び周波数の差の測定装
    置。 19 前記記憶したサンプリングを行なつた状態
    を受け取つて、この状態を2進コードに翻訳して
    前記検出装置に転送するように接続された装置を
    備えた特許請求の範囲第17項記載の位相及び周
    波数の差の測定装置。 20 前記記憶したサンプリングを行なつた状態
    のうちの1つの状態を受け取つて、この状態を先
    回りさせ、この先回りさせた状態を前記検出装置
    に転送するように接続した装置を備えた特許請求
    の範囲第17項記載の位相及び周波数の差の測定
    装置。
JP12867380A 1978-05-15 1980-09-18 Method of demodulating fm signal and wide band digital discriminator Granted JPS5654148A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90603078A 1978-05-15 1978-05-15
US06/078,916 US4286223A (en) 1978-05-15 1979-09-26 Wideband digital frequency discriminator and phase and frequency detector

Publications (2)

Publication Number Publication Date
JPS5654148A JPS5654148A (en) 1981-05-14
JPS6348468B2 true JPS6348468B2 (ja) 1988-09-29

Family

ID=26761099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12867380A Granted JPS5654148A (en) 1978-05-15 1980-09-18 Method of demodulating fm signal and wide band digital discriminator

Country Status (5)

Country Link
US (1) US4286223A (ja)
JP (1) JPS5654148A (ja)
CA (1) CA1157534A (ja)
DE (1) DE3031342A1 (ja)
GB (1) GB2059698B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528513A (en) * 1983-04-25 1985-07-09 Rca Corporation Digital FM ratio detector with gain-controlled filter
US4547737A (en) * 1983-07-29 1985-10-15 Rca Corporation Demodulator of sampled data FM signals from sets of four successive samples
US4641048A (en) * 1984-08-24 1987-02-03 Tektronix, Inc. Digital integrated circuit propagation delay time controller
JPS61128874A (ja) * 1984-11-28 1986-06-16 Takasago Corp 低アルコ−ル発酵飲食品素材の製造法
JPH0624291B2 (ja) * 1985-04-17 1994-03-30 日本電気株式会社 位相検出回路
US5027352A (en) * 1989-01-05 1991-06-25 Motorola, Inc. Receiver frequency offset bias circuit for TDM radios
US4887050A (en) * 1989-03-31 1989-12-12 Motorola, Inc. Frequency control apparatus and method for a digital radio receiver
US5982821A (en) * 1996-01-16 1999-11-09 L-3 Communications Frequency discriminator and method and receiver incorporating same
US6072848A (en) * 1997-12-01 2000-06-06 Motorola, Inc. Method and apparatus for constructing a digital phase differentiator incorporating a dynamic decrement counter
JP3485088B2 (ja) 1999-12-20 2004-01-13 ティアック株式会社 信号処理回路及び信号処理方法
KR101150881B1 (ko) * 2010-11-22 2012-05-29 엘아이지넥스원 주식회사 주파수 측정 장치 및, 신호 수신 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866133A (en) * 1974-03-07 1975-02-11 Rockwell International Corp Digital frequency-phase discriminator circuit
US3936762A (en) * 1974-06-17 1976-02-03 The Charles Stark Draper Laboratory, Inc. Digital phase-lock loop systems for phase processing of signals
US4059806A (en) * 1976-11-15 1977-11-22 The Singer Company Pulse position demodulator circuit

Also Published As

Publication number Publication date
CA1157534A (en) 1983-11-22
JPS5654148A (en) 1981-05-14
GB2059698B (en) 1983-10-19
US4286223A (en) 1981-08-25
DE3031342A1 (de) 1981-04-16
GB2059698A (en) 1981-04-23

Similar Documents

Publication Publication Date Title
US4019153A (en) Digital phase-locked loop filter
US4156280A (en) Utility monitor for detecting and storing power line disturbances
US4587496A (en) Fast acquisition phase-lock loop
US4902920A (en) Extended range phase detector
US20020000800A1 (en) Precise digital frequency detection
JPS6348468B2 (ja)
US4520319A (en) Electronic phase detector having an output which is proportional to the phase difference between two data signals
US4105946A (en) Frequency synthesizer with phase locked loop and counter
US4791378A (en) Phase-locked loops
US4368439A (en) Frequency shift keying system
US5189420A (en) Method and apparatus for direct analog to formatted digital number conversion
GB2270596A (en) Analogue to digital and digital to analogue converters
US3181122A (en) Phase code detecting systems having phase-locked loops
US4849704A (en) Duty cycle independent phase detector
US3761835A (en) Automatic frequency control system
US4758821A (en) Methods and apparatus for analog-to-digital conversion
US4414535A (en) Magnetic resonance gyro signal processor
US6593815B2 (en) Full digital phase locked loop and circuitry for utilizing the same
US3358280A (en) Synchro data conversion method and apparatus
JPS59500395A (ja) 低域フィルタを含む位相検出器
SU1352615A1 (ru) Цифровой фазовый детектор
SU1757080A1 (ru) Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах
EP1095283B1 (en) Method for measuring the frequency of a sinusoidal signal
CN113098447A (zh) 占空比采样电路、占空比采样方法以及led驱动电路
JPS63196130A (ja) 信号検出方式