JPS6348468B2 - - Google Patents

Description

【発明の詳細な説明】

３−１ 技術分野。 本発明は、デイジタル弁別器（discriminator）
及び位相周波数検出器、詳言されば線形性及び安
定性の改善された広帯域デイジタル弁別器及び位
相周波数検出器に関するものである。 ３−１ 背景技術。 一定のパルス幅を持つFM信号用のデイジタル
弁別器は線形装置で広く使われている。このよう
な装置に典型的に伴つて起る問題は、帯域幅及び
中央周波数弁別器に先行する同調段階により測定
され、また出力電圧が零の周波数誤差に対して零
でないことである。これらはすべて温度とともに
不安定になる。 フオスター・スイーリー（FOSTER−
SEELEY）形すなわち比検出器のような他の形
式の周波数弁別器は、中心周波数及び帯域幅を測
定するのに通過帯域フイルタ及び回路Ｑに依存す
る。通過帯域フイルタ及び回路Ｑは、両方共温度
感応性を持ち、中心周波数の伝達関数（transfer
function）変化と、直流出力シフト、df／dt対弁
別器出力曲線の傾斜の変化とを生ずるようにな
る。 広い周波数範囲を持つ位相ロツクループ装置の
ような用途では、普通の位相検出器の制限された
範囲は入り信号の周波数から±πラジアンだけ隔
たる。電圧制御発振器の伝達関数のプリポジシヨ
ンは非線形であり、従つて潜在的な問題である。 従つて伝達関数が温度及び周波数に対して安定
な高い線形性及び高い安定性を持つ周波数弁別器
が必要になつている。また、広げられた動作範囲
を持つ位相及び周波数検出器が必要になつてい
る。 ３−３ 発明の開示。 本発明は、高い分解能を持つ高度に安定な広帯
域線形弁別器を提供することに指向されている。 本発明の実施例によれば入りFM信号を復調す
る広帯域デイジタル弁別器が得られる。既知の周
波数を持つ基準信号を生ずるタイミング装置が得
られる。入り信号の周波数に応答するカウンタに
より、反復する逐次のはつきりした状態を持つサ
イクリツク信号すなわち循環信号が生ずる。タイ
ミング装置により同期的に動作する記憶装置が、
カウンタにより生ずる循環信号の現在及び直前の
サンプリングされた状態（sampled state）につ
いての情報を記憶する。タイミング装置と同期し
て動作する検出器が、次々のサンプリング状態間
の大きさ及び方向の変化を検出し、或る状態変化
を検出したとき出力信号を発する。次でこの出力
信号をデイジタル処理して、積分器に入れるアナ
ログパルスとして使う。この積分器が出力パルス
の時間積分を行なつてアナログ弁別器出力を得
る。 なお本発明の他の実施例によれば、2πラジア
ル以下の位相差を検出するのに従来使われている
位相検出器を使うことにより改善された位相及び
周波数検出器が得られる。この検出器は中心周波
数の信号を生ずるタイミング装置を備えている。
入り信号の周波数に応答する第１のカウンタは反
復する逐次のはつきりした状態を持つ循環信号を
生ずる。タイミング装置により同期的に動作する
記憶装置は、カウンタにより生ずる循環信号の現
在及び直前のサンプリング状態についての情報を
記憶する。タイミング装置と同期して動作する検
出器は次々に続くサンプリング状態間の大きさ及
び方向の変化を検出し、状態の変化が検出される
と出力パルス信号を発生する。この検出器により
生ずるパルスに応答する第２のカウンタは、変換
器に送られ第２カウンタの出力をアナログ周波数
差信号に変換するパルスを計数する。位相検出器
は、入り信号及び中心周波数間の位相差を検出す
る。周波数差信号と位相検出器の出力とを加算し
て精密に同調した位相及び周波数信号が得られる
ようにする加算器が設けてある。 ３−４ 以下本発明による復調法及び広帯域デイ
ジタル弁別器の実施例を添付図面について詳細に
説明する。 本発明は、周波数f_xの入りFM信号と基準周波
数f_rとの間の周波数及び位相の差の検出に指向さ
れている。本発明によれば高度に安定で高度に線
形の広帯域周波数弁別器が得られる。この弁別器
の動作は、周波数f_xでサイクリツクカウンタを動
作させ、f_rに関連する周波数でリングカウンタ２
０の瞬間状態の間欠的サンプリング（sampling）
を行ない、現在及び直前のサンプリングされた状
態を比較して、f_x及びf_r間の累積すべり誤差の生
成により生ずる状態変化を識別することに基づ
く。状態差の検出により、弁別器出力が生ずるよ
うにアナログ形にデイジタル処理又は積分された
信号が発生する結果になる。回路内に従来使われ
ている位相検出器を含めることにより、2πラジ
アン以下の位相差を検出することができ、入り信
号及び基準信号間の位相及び周波数の差を指示す
る位相及び周波数の合成信号が得られる。 ３−４−１ 広帯域デイジタル弁別器 第１図は本発明による広帯域デイジタル弁別器
１２の好適とする実施例を示すブロツク図であ
る。未知の周波数f_xの入り信号はリングカウンタ
２０への方形波又はパルス列及び入力として受け
る。リングカウンタ２０は有限数の出力信号状態
を持ち、これらの状態は、任意の２つの次々に続
く状態間には単一のビツト変化以上のものはな
く、次々に続く状態間の変化の方向は識別するこ
とができるという基準を満足させている。これ等
の基準を満足する最も簡単な装置は、未知信号f_x
と同期して生ずる４つのはつきりした状態を経て
循環するジヨンソン形の４分割（divide−by−
four）カウンタである。ジヨンソン形の４分割カ
ウンタは、直列接続の２つの段Ａ、Ｂを持つ２段
線形カウンタである。このカウンタでは第２段Ｂ
のインバースすなわち極性反転値を入力として第
１段Ａにもどし、このカウンタが４つの段０、
１、２、３を経て循環するようにする。状態０、
１、２、３は、カウンタ２０により生ずるジヨン
ソンコードにより表わされ次の第１表に示してあ
る。

【表】 第１表から明らかなようにジヨンソン形の４分
割カウンタの次々に続く状態は単一ビツト変化だ
けしか違わない。任意の２つの次々に続く状態を
与えると、変化の方向を確かめることができる。 ジヨンソン形の４分割カウンタは、２個のＪ−
Ｋフリツプ・フロツプ又は２個のＤフリツプ・フ
ロツプを直列に接続することにより構成され、第
２のフリツプ・フロツプの出力を極性反転しこれ
を入力として第１のフリツプ・フロツプにもど
す。ジヨンソンカウンタ及びその構造についての
詳細はたとえばマルビノ（Malvino）及びリーチ
（Leach）を著者とする『Digital Principles and
Applications』第219ないし第221頁〔1969年マグ
ロー−ヒル（McGraw−Hill）社発行〕に記載さ
れている。ジヨンソンカウンタの配線図を以下に
述べる。 ジヨンソン形４分割カウンタはリングカウンタ
２０を構成する最も簡単な手段であるが、２つ又
はそれ以上の状態を持ち他のコードたとえばグレ
イコード（Gray Code）を発生する他のカウン
タを使つてもよい。 基準信号f_rは安定周波数源２２から誘導する。
周波数源２２は単一の周波数発振器、なるべくは
外部結晶の使用により堅く保持される発振器の方
がよい。たとえば周波数源２２は、きびしくコン
トロールされた方形波信号を生ずる外部アドオン
結晶を持つ、モトローラ（Motrola）社製の
MC12061のような発振回路でよい。基準周波数f_r
を変える能力があるために、後述のように異る基
準周波数に関する弁別を得ることができる。 第１の実施例では、発振器すなわち周波数源２
２の信号は、基準信号f_rを生ずるように４で割る
分周器２４に入れる。基準信号f_rは状態順序変化
検出器２８と１組のラツチ３０，３２とに送る。
分周器２４は当業界にはよく知られているように
してテキサス・インスツルメンツ（Texas
Instruments）製のTTL7474形及びTTL7473形
集積回路のような双対のＤ型又はＪ−Ｋフリツ
プ・フロツプにより構成すればよい。これはたと
えばミルマン（Milman）及びハルキアス
（Halkias）を著者とする『Integrated
Electronics』第639ないし641頁（1972年前記マ
グロー−ヒル社刊行）を参照すればよい。 弁別器１２の次々に続く各エレメント間の情報
流れは矢印により示してある。各矢印は１ビツト
の情報の伝送を表わす。次々に続くエレメント間
に示した２つの矢印は、カウンタ２０の４つのは
つきりした状態を表わすのに必要な２ビツトの情
報の転送を示す。第１図に示すように、カウンタ
２０からの情報はラツチ３０，３２に伝送され
る。ラツチ３０，３２は、カウンタ２０の現在及
び直前のサンプリングされた状態を、これ等の状
態が状態順序変化検出器２８により比較されるよ
うに記憶する。 ラツチ３０，３２は、２ビツトの情報を記憶
し、それぞれカウンタ２０の現在及び直前の状態
を表わすジヨンソンコードを保持することができ
る。若干の用途ではラツチ３０，３２はたとえば
双対のＪ−Ｋ又はＤ型フリツプ・フロツプのよう
な１対のフリツプ・フロツプ又はシフトレジスタ
により構成することができ、それぞれf_rで刻時さ
れる。 ラツチ３０，３２のコード化情報は、f_rで同様
に刻時される状態順序変化検出器２８に転送す
る。ラツチ３０，３２の情報を比較するのに使う
特定のハードウエアは、状態情報をその現われる
形式で演算処理することができなければならな
い。すなわち状態順序検出器に使う特定の論理回
路は、情報を入れる形に依存する。たとえばジヨ
ンソン形の４分割カウンタはジヨンソンコードで
情報を生ずるので、この情報は検出器２８に使わ
れる論理回路に適合できる形に翻訳するか、又は
検出器２８の論理回路がジヨンソンコードの情報
を受入れこの情報で演算することができなければ
ならない。第１の実施例では、検出器２８はジヨ
ンソンコードで情報を受入れるようにしてある。 この回路の動作は、入り信号の周波数f_xで動作
するジヨンソン形の４分割カウンタにより循環状
態信号を生ずることに基づいている。入り信号が
基準周波数と同じ周波数を持つ、すなわちf_x＝f_r
のときは、周波数f_rにおけるラツチ３０，３２の
反復更新によりジヨンソンカウンタ２０の同じ反
復状態に連続的にサンプリングを行ない、ラツチ
３０，３２の情報が同じになりそして状態変化検
出器２８により状態変化が検出されないようにす
る。 入り信号の周波数f_xが基準信号の周波数より小
さいときすなわちf_x＜f_r′のときは、入り信号はf_r
におけるラツチ３０，３２によるサンプリングに
同期しない速さでカウンタ２０を駆動する。結局
周波数の差Δfはラツチ３０，３２間に識別でき
る状態差を生ずる。この状態差は状態順序検出器
２８により検出される。状態変化の方向に従つ
て、検出器２８の低い方のポート３４又は大きい
方のポート３６にパルスを出力する。 ジヨンソン形４分割カウンタ２０は４つの次々
に続く循環状態０、１、２、３及び０、１、２、
３等々を持つので単一の状態差のときのラツチ３
０，３２の可能な状態は次の通りである。

【表】 状態順序検出器２８によりこれ等の減少する状
態のうちの任意のものが検出されると、検出器２
８の小さい方のポート３４にパルスが生ずる。入
り信号の周波数f_xが基準周波数f_rを越えるとすな
わちf_x＞f_rであると、周波数差Δfは最終的に反対
方向におけるラツチ３０，３２間の状態差にまで
大きくなる。単一状態差の点におけるラツチ３
０，３２に対する状態は次のようになる。

【表】 これ等の増加する状態差のうちの任意のものが
検出されると検出器２８の大きい方のポート３６
にパルスが生ずる。 状態順序変化検出器２８は次々に続くサンプリ
ングされた状態間の単一の状態変化だけしか分解
することができないので、この弁別器はサンプル
周期当たりの状態情報に単一以上の順序変化を生
じさせる周波数差を分解することができない。入
りFM信号f_xの中心周波数はf_cとして定義され、
この入り信号周波数ではこの弁別器は零出力信号
を生ずる。f_c／４を越えるΔfがサンプリング間に
単一以上の状態変化を生ずるので、第１の実施例
による弁別器はf_cのまわりを中心とするf_c／２の
信号f_xに対し最大の理論的線形帯域幅を持つてい
る。 第２図は第１図の弁別器の出力に対する周波数
の関数としての伝達関数Voutを示す。この伝達
関数は、f_cを中心とする±f_c／４の帯域幅にわた
る直線形である。 状態順序変化検出器２８の２個の出力ポート３
４，３６はアクチブフイルタである積分器３８す
なわち使用中の特定の周波数に適合できるように
したRC回路又はデイジタル反復積分器に入力を
送る。積分器３８は各ポート３４，３６からの信
号出力をアナログ弁別器出力に平滑化する。 第１図に示したカウンタ２０は、２状態又はそ
れ以上の状態を持つ逐次出力を生ずるように作る
ことができる。２状態の限度は、未知信号f_xの許
容帯域幅とこの信号の基準信号f_rに対する関係と
が未知信号f_xの偏差を一方向の周波数変化に限定
する場合だけ使うことができる。カウンタ２０に
よる両方向分解に必要な状態の最少数は３であ
る。これ等の３つの状態があれば±１の大きさの
変化が増加及び減少する周波数偏差を共にカバー
する。リングカウンタ２０の好適とする構造のも
のは４状態ジヨンソンカウンタである。その理由
はこカウンタが２進方式で容易に作ることができ
るからである。しかし線形伝達関数に対しては、
４状態を使用しても３状態カウンタで得られる最
高の１状態差を増すことにはならない。２段階の
大きさ分解は、周波数偏差に対する符号を含む５
状態カウンタで構成することができる。 第１図に示した弁別器１２では、状態順序変化
検出器２８の出力は方向（符号）及び大きさの両
方を指示する。大きさは導線３４又は導線３６の
パルスの生起により示される。偏差の符号は、パ
ルスの生ずる導線３４又は導線３６により定ま
る。第１図に示した弁別器１２の出力端子に生ず
る情報、大きさ及び符号も同様他の形で表わすこ
とができる。たとえば出力は、直列又は並列の形
式で単一の導線又は複数の導線上のマルチプルレ
ベルとして表わすことができる。 第１図に示した弁別器のロジツク・ダイヤグラ
ムを第３図に例示してある。入り信号f_xは、Ｊ−
Ｋフリツプ−フロツプ４２，４４から成るリング
カウンタ２０への入力である。f_x信号は、刻時端
子又はフリツプ−フロツプ４２，４４に直接入れ
る。カウンタ２０を構成する２個のフリツプ−フ
ロツプ４２，４４はジヨンソンリングカウンタを
形成するように接続する。フリツプ−フロツプ４
２のＱ出力端子はフリツプ−フロツプ４４のＪ入
力端子に接続され、フリツプ−フロツプ４２の
出力端子はフリツプ−フロツプ４４のＫ入力端子
に接続する。フリツプ−フロツプ４４のＱ出力端
子はフリツプ−フロツプ４２のＫ入力端子にもど
してあるが、フリツプ−フロツプ４４の出力端
子はフリツプ−フロツプ４２のＪ入力端子に導い
てある。この構造により、１サイクルの入り信号
f_xを受けたときに生ずる各状態で４状態の循環出
力信号を生ずる。 カウンタ２０からの２つの出力は、Ｄ形フリツ
プ−フロツプ４６，４８から成るラツチ３０への
入力になる。カウンタ２０からの状態信号出力は
フリツプ−フロツプ４６，４８のＤ端子への入力
である。フリツプ−フロツプ４６，４８のＱ出力
端子は、ラツチ３２を構成するＤ形フリツプ−フ
ロツプ５０，５２に接続してある。 分周器２４は２個のＪ−Ｋフリツプ−フロツプ
５４，５６を備えている。フリツプ−フロツプ５
４，５６は、発振器信号を受け基準信号f_rを生ず
る。この基準信号f_rはラツチ３０，３２の刻時端
子及び状態順序変化検出器２８に送られる。フリ
ツプ−フロツプ５４のＱ出力端子はフリツプ−フ
ロツプ５６のＪ端子に接続してあるが、フリツプ
−フロツプ５４の出力端子はフリツプ−フロツ
プ５６のＫ端子に接続してある。帰還配置ではフ
リツプ−フロツプ５６のＱ出力端子はフリツプ−
フロツプ５４のＫ入力端子に接続され、同様にフ
リツプ−フロツプ５６の出力端子はフリツプ−
フロツプ５４のＪ入力端子に接続してある。基準
信号f_rはフリツプ−フロツプ５４のＱ出力端子か
ら取出され各フリツプ−フロツプ４６，４８，５
０，５２の刻時入力端子に送る。状態順序変化検
出器２８は、ラツチ３０，３２間に状態の変化を
検出すると出力を生ずる論理ゲートの組合わせで
ある。この検出器２８は第１の組のANDゲート
５８，６０，６２，６４を備えている。 フリツプ−フロツプ４６からのＱ出力端子は
ANDゲート５８，６０の第１入力端子及びフリ
ツプ−フロツプ５０のＤ端子に接続してある。フ
リツプ−フロツプ４６の出力端子はANDゲー
ト６２，６４の第１入力端子に接続してある。フ
リツプ−フロツプ４８のＱ出力端子はANDゲー
ト６０，６２の入力端子及びフリツプ−フロツプ
５２のＤ入力端子に接続してある。又フリツプ−
フロツプ４８の出力端子はANDゲート５８，
６４の残りの入力端子に接続してある。 状態順序変化検出器２８は、第２群の入力
ANDゲート６６，６８，７０，７２を備えてい
る。これ等のゲートはラツチ３２内の各フリツプ
−フロツプに接続してある。フリツプ−フロツプ
５０のＱ出力端子はANDゲート６６，６８の入
力端子に接続してあるが、フリツプ−フロツプ５
０の出力端子はANDゲート７０，７２に接続
してある。フリツプ−フロツプ５２のＱ出力端子
はANDゲート６８，７０の入力端子に接続して
あるが、フリツプ−フロツプ５２の出力端子は
ANDゲート６６，７２の入力端子に接続してあ
る。 状態順序変化検出器２８は第３群のNANDゲ
ート７４，７６，７８，８０を備えている。これ
等の各ゲートはそれぞれ一方の入力端子をAND
ゲート５８，６０，６２，６４の出力端子に接続
してある。NANDゲート７４，７６，７８，８
０の他方の入力端子はそれぞれANDゲート７２，
６６，６８，７０の出力端子に接続してある。
NANDゲート７４，７６，７８，８０の４個の
出力端子はNORゲート８２の４個の入力端子に
接続してある。ゲート８２の出力端子はNAND
ゲート８４の第１の入力端子に接続してある。
NANDゲート８４からの出力は導線３６により
伝送される。 第２群のNANDゲートは状態順序変化検出器
２８内に納められ論理ゲート８４，８６，８８，
９０から成つている。これらの各ゲートの第１の
入力端子はそれぞれANDゲート６６，６８，７
０，７２の出力端子に接続してある。NANDゲ
ート８４，８６，８８，９０の第２の入力端子は
それぞれANDゲート６４，５８，６０，６２の
出力導線に接続してある。 NANDゲート８４，８６，８８，９０の各出
力端子はNORゲート９２に接続してある。NOR
ゲート９２の出力端子はNANDゲート９４の第
１の入力端子に接続してある。分周器２４内のフ
リツプ−フロツプ５６のＱ出力端子はNANDゲ
ート８４，９０の第２入力端子に接続してある。
NANDゲート９４の出力は導線３４を経て伝送
される。 積分器３８の回路はNANDゲート８４，９４
からのパルス出力を受けるように接続してある。
NANDゲート８４からの周波数差信号は抵抗体
９６を経て第１出力端子９８に送る。コンデンサ
１００は出力端子９８，１０２間に接続してあ
る。同様にNANDゲート９４からの出力信号は
抵抗体１０４を経て端子１０２に送る。抵抗体１
０６は出力端子９８及びアースの間に接続してあ
るが、第２の抵抗体１０８は出力端子１０２及び
アースの間に接続してある。 アナログ弁別器出力信号は両端子９８，１０２
間に生ずる。 動作時には第３図の弁別器１２の回路が、未知
の入り信号f_x及び基準信号f_r間の周波数の差に比
例するアナログ出力信号を生ずる。入り信号f_x
は、ジヨンソン形４分割カウンタとして示したリ
ングカウンタ２０に入れる。ジヨンソンカウンタ
は１対の出力導線に４つのはつきりした逐次の状
態を生ずる。これ等の状態は入り信号f_xと同じ周
波数で生ずる。４つの状態は、分周器２４の回路
からの基準信号f_rと同期して或るサンプリング速
さで動作するラツチ３０，３２を経て逐次に伝え
られる。信号f_xが信号f_rに等しいときは、ラツチ
３０，３２は同じ状態のジヨンソンコードを含ん
でいる。しかし両信号f_x、f_rが互に異る場合には、
ラツチ３０，３２間の状態に差がある。状態順序
変化検出器２８は、両ラツチ３０，３２を監視
し、ラツチ３０がラツチ３２に先行する１つの状
態を含んでいるときは導線３６に出力パルスを生
ずる。同様に状態順序変化検出器２８はラツチ３
０，３２を監視し、ラツチ３０に含まれる状態が
ラツチ３２内の状態から１状態だけ遅れていると
きは導線３４に出力パルスを生ずる。導線３４，
３６に生ずるパルスは積分器３８に送られ、出力
端子９８，１０２間に接続したコンデンサ１００
に正又は負に充電する。各出力パルスは時間平均
をして導線９８，１０２間になめらかな出力信号
を生ずるようにする。この出力信号は両信号f_x、
f_r間の周波数差に比例する。 第４図は本弁別器の第２の実施例を示すブロツ
ク図である。この弁別器は第１の実施例とほぼ同
じように作用するが、±f_c／４を越える帯域幅に
わたつて弁別し得るように変えてある。第１図の
回路を、状態情報を演算装置により一層容易に処
理し得る形にする２進変換機構１１８を加えるこ
とにより変える。さらにカウンタ２０の見掛けの
状態を進めるモジユーロ加算器１２２を加える。 第４図に示した実施例では入り信号f_xは、第１
図のリングカウンタ２０に対応するリングカウン
タ１１４への入力になる。カウンタ１１４は、ラ
ツチ１１６に伝送される１連のはつきりした循環
状態を生ずる。カウンタ１１４により生ずるコー
ド、好適とする実施例ではジヨンソンコードは、
このジヨンソンコードを２進コードに変換し状態
順序変化の認識を簡単化する２進変換機構１１８
に送る。２進状態順序は変換機構１１８から第２
のラツチ１２０及びモジユーロ加算器１２２に伝
送する。４状態環を持つモジユーロ加算器がこの
実施例では好適であるが、他のモジユーロ数によ
るモジユーロ演算を使うこのような回路も本発明
の範囲内である。モジユーロ加算器１２２は、補
償定数である一定入力Ｎを受ける。モジユーロ加
算器１２２は、同加算器１２２への入力端子に受
ける状態順序に先行して、Ｎ状態である１つの状
態を出力端子に生ずる。 発振器１２４は刻時信号f_pscを生じこの信号を
Ｊ分割回路１２６に伝送する。回路１２６は、基
準信号f_rである再分割の割合の刻時信号を生ず
る。信号関係はf_r＝f_psc／Ｊである。基準信号f_rは
ラツチ１１６，１２０に伝送しこれ等のラツチの
動作をゲートする。 状態順序変化検出器１２８は、モジユーロ加算
器１２２からの先行した状態信号と、ラツチ１２
０内に保持した状態とを受ける。状態順序変化検
出器１２８は、これがジヨンソンコードではなく
２進コードにある状態を受けるので状態順序変化
検出器２８とは幾分異なる。この場合信号f_xの中
心周波数f_cの基準周波数f_rに対する比をＫとする。
すなわち比Ｋ＝f_c／f_rとすれば、この周波数比Ｋ
は、リングカウンタにより生ずる循環信号がサン
プリングされる割合を定める。Ｋ＝４でかつリン
グカウンタが４つの状態を持つ場合には、１サイ
クルごとに１状態がサンプリングされ、またＫ＝
２であれば、１サイクルごとに２状態がサンプリ
ングされる。同様にＫ＝１であればリングカウン
タにより生ずる各状態はf_x＝f_cのときサンプリン
グされる。 定数Ｋ及び定数Ｎを利用する回路を加えること
により、本発明弁別器に対して一層広い直線帯域
幅を与えることができる。リングカウンタにより
生ずる与えられた数たとえば第４図に示した実施
例では４つの状態では、第１図に例示した実施例
の場合であるＫ＝４のときサイクルごとに１つの
サンプルが生ずる。循環信号をを一層ひんぱんに
（Ｋ＞１）サンプリングするときは、状態順序変
化検出器は、前回の状態からの１つの状態変化以
上の状態変化があるので、状態変化を解決するこ
とができない。この問題は、状態検出器により監
視される状態を見掛けの状態が変つてないように
進めるモジユーロ加算回路により解くことができ
る。前記した関係は、リングカウンタにより生ず
る状態の数が、状態変化順序検出器により１以上
の状態変化を十分には解決することができないと
いう条件に対し、定数Ｋ、Ｎの和に等しいという
ことである。 検出器１２８は、入り信号f_xが変換機構１１８
及びラツチ１２０を経て伝送される状態をＮを越
えて進めるときは、導線１３０にパルスを生じさ
せる。検出器１２８は、信号f_xの周波数が、変換
機構１１８及びラツチ１２０を経て伝えられる状
態信号を遅らせるように、基準の周波数よりも低
いときは、導線１３２にパルスを生じさせる。状
態順序変化検出器１２８からのパルス出力信号
は、両端子１３６，１３８間にアナログ弁別器出
力信号を生ずる積分器１３４に入る。 本弁別器の帯域幅は、Ｋの値を減らすことによ
り、すなわち中心周波数f_cに関して基準信号の割
合を増すことにより増大させる。 すなわちモジユーロ加算器１２２に異る補償定
数Ｎを加えることにより、また互に異る値を使い
互に異る割合でカウンタ１１４の状態をサンプリ
ングすることにより、ほぼ任意所望の帯域幅にわ
たつて周波数弁別を行なうことができる。 これは第５ないし第８図に示してあり、ここで
はそれぞれ異るＫ値及び補償定数Ｎの組合わせに
対して得られる各種の伝達関数が示されている。
第５図は、３のＫ値と１の状態変化を生ずる補償
定数Ｎとを使うことにより得られる伝達関数を示
す。得られる伝達関数は帯域f_c±f_c／３にわたつ
て直線形である。第６図では、第４図の回路にＫ
値２が使われ、Ｎを加えられた補償定数が２の状
態変化を生じている。識弁器の出力は帯域f_c±
f_c／２にわたつて同様に直線形である。第７図は
帯域０ないし2f_cに対する線形伝達関数を示す。
この特定の適用例ではＫ＝１であり、従つて各ラ
ツチは基準周波数で更新される。３つの状態変化
を表わす補償定数Ｎを適用することにより、弁別
器の範囲を2f_cまで延ばすことができる。第８図
は４分割カウンタを使い補償定数＝０を適用する
ときに得られる伝達関数を示す。カウンタ及び補
償定数をこのように選定すれば回路を第１図に示
す第１の実施例にすることができる。 第４図に示した変型による状態順序変化検出論
理回路により、弁別器の動作範囲を非線形の形を
持つように拡張することができる。たとえば状態
変化パターンは次のように定め、 第４表 ラツチ３０ ラツチ３２ ラツチ３０ ラツチ３２ ０ ３ ０ ２ １ ０ 又は １ ３ ２ １ ２ ０ ３ ２ ３ １ 大きい方のポート１３０に出力を生じ、そして 第５表 ラツチ３０ ラツチ３２ ０ １ １ ２ ２ ３ ３ ０ 小さい方のポート１３２に出力を生ずるように
することができる。 たとえば３の補償定数が使われまたカウンタが
f_cでＫ＝１に更新されるような１組の状態順序条
件のもとでは、弁別器出力は、第９図に示した伝
達関数を持ち、弁別器出力は範囲０ないし2f_cに
わたつては直線形であり、範囲2f_cないし3f_cにわ
たつては一定である。この論理回路は第４図に示
した実施例の帯域幅を2f_cから3f_cまで広げる。 本発明の別の実施例を第１０図にロジツク・ダ
イヤグラムで示してある。これは第４図に示した
弁別器を構成するものであり、周波数比Ｋは４に
設定し、補償定数Ｎは０で設定してある。入り信
号f_xは、フリツプ−フロツプ１４６，１４８を備
えたカウンタ１１４に加える。カウンタ１１４
は、第３図に示したジヨンソンカウンタ２０と同
様なジヨンソンカウンタである。入り信号f_xは各
フリツプ−フロツプ１４６，１４８の刻時端子へ
の入力である。フリツプ−フロツプ１４６のＱ出
力端子は、フリツプ−フロツプ１４８のＤ端子に
接続してある。フリツプ−フロツプ１４８の出
力端子は、帰還信号としてフリツプ−フロツプ１
４６のＤ端子に接続してある。 カウンタ１１４の状態信号は、Ｄ形フリツプ−
フロツプ１５２，１５４を持つ第１のラツチ１１
６に伝送する。フリツプ−フロツプ１４６の出
力端子はフリツプ−フロツプ１５２のＤ端子に接
続してあるが、フリツプ−フロツプ１４８のＱ出
力端子はフリツプ−フロツプ１５４のＤ端子に接
続してある。 この実施例ではラツチ１１６はサンプリングを
行なつた循環状態信号をジヨンソンコードから２
進コードへの変換のために２進変換機構１１８に
伝送する。変換機構１１８は２個のNANDゲー
ト１５６，１５８を備えている。ゲート１５６，
１５８の出力端子は各入力端子のインバータ論理
回路を経てORゲート１６０を駆動するように接
続してある。NANDゲート１５６の各入力はフ
リツプ−フロツプ１５４のＱ出力端子とフリツプ
−フロツプ１５２のＱ出力端子とから誘導する。
NANDゲート１５８はその各入力端子をフリツ
プ−フロツプ１５４の出力端子とフリツプ−フ
ロツプ１５２の出力端子とに接続してある。 ２進変換機構１１８は、フリツプ−フロツプ１
６２，１６４を備えた第２のラツチ１２０を駆動
するように接続してある。ORゲート１６０の出
力端子は、フリツプ−フロツプ１６２のＤ端子と
状態順序変化検出器１２８の入力端子の一方とに
接続してある。フリツプ−フロツプ１６２の出
力端子もまた状態順序変化検出器１２８に接続し
てある。フリツプ−フロツプ１６４のＤ端子はフ
リツプ−フロツプ１５４のＱ出力を受けるように
接続してある。フリツプ−フロツプ１６４の出
力端子もまた状態順序変化検出器１２８に接続し
てある。 この実施例では状態順序変化検出器１２８は
SN5483TTL集積回路から成る４ビツト並列加算
器１６６を備えている。前記した入力信号のほか
にこの集積回路はフリツプ−フロツプ１５４のＱ
出力を受ける。各入力はピン端子７，８，１０，
１１で受ける。回路１６６の出力はピン端子１，
６，９，１５で生じANDゲート１６８，１７０
に送られる。回路１６６のピン端子１５，９はゲ
ート１６８の各入力端子に接続され、ピン端子
９，６はそれぞれANDゲート１７０の２個の入
力端子に接続してある。回路１６６のピン端子１
はこの回路のピン端子６に接続してある。AND
ゲート１６８の出力は、導線１３０により伝送さ
れ、基準周波数f_rを越える信号f_xに基づく状態順
序変化があるとき生ずるパルスから成つている。
同様にANDゲート１７０はその出力を導線１３
２を経て伝送するように接続してある。この出力
は、信号f_xが基準周波数f_rよりも低いことを状態
順序変化が示すごとに生ずるパルスから成つてい
る。 Ｊ分割回路１２６は、発振器信号f_pscを受け、
１対のＤ形フリツプ−フロツプ１７２，１７４か
ら成つている。この実施例では回路１２６は４分
割関数を生じ、発振器信号f_pscの1/4である出力信
号を生ずる。フリツプ−フロツプ１７２，１７４
の刻時入力端子は信号f_pscを受けるが、基準信号
f_rはフリツプ−フロツプ１７２のＱ出力端子に生
ずる。基準信号f_rはまたフリツプ−フロツプ１７
４のＤ端子にも送られる。フリツプ−フロツプ１
７４の出力端子は、もどり路を通りフリツプ−
フロツプ１７２のＤ端子に接続してある。フリツ
プ−フロツプ１７２のＱ出力端子からの基準信号
はラツチ１１６，１２０内のフリツプ−フロツプ
の刻時端子に送る。 積分器１３４は導線１３０，１３２によりパル
ス信号を受ける。これ等の信号はそれぞれ駆動増
幅器１７６，１７８に送る。これらの増幅器はそ
れぞれ双極スイツチ１８０，１８２を作動させ
る。導線１３０にパルスを受けると、これ等のパ
ルスがスイツチ１８０を作動させ、また同様にこ
れ等のパルスは導線１３０を経て伝送しスイツチ
１８２を作動させる。スイツチ１８０，１８２の
入力端子は、正負の電圧端子間に直列に接続した
抵抗体１８４，１８６，１８８を備えた抵抗体回
路網に接続してある。抵抗体１８４，１８６の接
合部はスイツチ１８０ａ，１８２ｂの端子に接続
してあるが、抵抗体１８６，１８８の接合部はス
イツチ１８０ｂ，１８２ａの各端子に接続してあ
る。 スイツチ１８０ａ，１８２ａの出力端子は、相
互に接続すると共に抵抗体１９０に接続してあ
る。同様にスイツチ１８０ｂ，１８２ｂの出力端
子は相互に接続すると共に抵抗体１９２に接続し
てある。１対の電荷貯蔵コンデンサ１９４，１９
６は抵抗体１９０，１９２の自由端子間に直列に
接続され、これらのコンデンサの接合部は接地し
てある。コンデンサ１９４，１９６はスイツチ１
８０，１８２の作動により充電及び放電を行う。
増幅器１７６，１７８はスイツチ１８０，１８２
と共に双極変換器として作用する。 コンデンサ１９４，１９６に貯蔵した信号は、
それぞれ抵抗体１９８，２００を経て増幅器２０
２の反転入力端子及び非反転入力端子に伝送す
る。抵抗体２０４及びコンデンサ２０６の並列の
組合わせから成る帰還回路網により増幅器２０２
の出力端子を反転入力端子に接続する。コンデン
サ２０２の非反転入力端子への入力回路は、コン
デンサ２１０に並列の抵抗体２０８を備えこの組
合わせの自由端を接地してある。弁別器のアナロ
グ出力は端子１３６，１３８間に生ずる。この信
号は入り信号f_x及び基準信号f_rの間の周波数差に
比例する。 第９図に例示した回路は２進変換機構１１８を
使う点で第３図に示した回路とは基本的に異る。
この２進変換機構１１８はカウンタ１１４により
生ずるジヨンソンコードを２進コードに変換す
る。この２進コードは容易に入手できる集積回路
１６６により簡単容易に処理することができる。
その他の著しい違いは、増幅器１７６，１７８と
共にスイツチ１８０，１８２を持つ双極変換ユニ
ツトを備えた積分器１３４の構造だけである。 第１１ａ図及び第１１ｂ図に例示した回路は、
第４図に示した実施例とは別の回路である。第１
０図の回路は、第６図に示した周波数レスポンス
を持つ。この場合周波数比Ｋは２に設定し補償定
数Ｎは２に設定する。第６図から第１１ａ図及び
第１１ｂ図に示した回路が中心周波数f_cに等しい
帯域幅を持つことが分る。デイジタル弁別器出力
はほぼこの中心周波数を中心とし、正負のＸ軸線
に沿いこの周波数の1/2にわたつて延びている。 第１１ａ図及び第１１ｂ図には本発明の別の回
路線図を示している。この実施例による回路は、
両図の回路内に２進変換機構を設けてないことを
除いて第４図に例示したのと同様である。入力信
号f_xは、275kHzないし825kHzの間で周波数が変り
ほぼ550kHzを中心とする周波数変調信号である。 カウンタ１１４は第１０図に回路１１４に対し
て示したのと同様に接続したＤ形フリツプ−フロ
ツプ２３２，２３３を備えている。カウンタ１１
４の出力は、第１のラツチ１１６に接続した２本
の導線により伝送される循環形４状態順序ジヨン
ソンコードである。 ラツチ１１６はＤ形フリツプ−フロツプ２３
４，２３５を備えている。リングカウンタ１１４
からの２本の導線は、それぞれフリツプ−フロツ
プ２３４，２３５のＤ端子に接続してある。 ラツチ１１６に記憶した２ビツト状態は、フリ
ツプ−フロツプ２３６，２３８を備えたラツチ１
２０に伝送する。状態信号はフリツプ−フロツプ
２３２のＱ端子からフリツプ−フロツプ２３８の
Ｄ端子に、又フリツプ−フロツプ２３５のＱ端子
からフリツプ−フロツプ２３６のＤ端子に伝わ
る。 分周器回路１２６は、この実施例で1.1MHzの
周波数を持つ発振器信号f_pscを受ける。分周器回
路１２６はＤ形フリツプ−フロツプ２４０，２４
２から成り、これらのフリツプ−フロツプはその
刻時端子において信号f_pscを受ける。フリツプ−
フロツプ２４０のＱ出力端子はフリツプ−フロツ
プ２４２のＤ端子に接続され、そしてフリツプ−
フロツプ２４２の出力端子はもどり径路を径て
フリツプ−フロツプ２４０のＤ入力端子に接続し
てある。基準割合信号f_rは、フリツプ−フロツプ
２４０のＱ出力端子に生じ、フリツプ−フロツプ
２３４，２３５，２３６，２３８の刻時端子に伝
えられる。 状態順序変化検出器１２８は、ラツチ１１６，
１２０の状態を監視しこれ等の状態が互に異ると
きに出力を生ずるように接続してある。モジユー
ロ加算回路１２２は論理結線により検出器１２８
内に組み込んである。検出器１２８は、ラツチ１
１６により生ずる出力を受ける第１の組のAND
ゲート２４４，２４６，２４８，２５０を持つ。
フリツプ−フロツプ２３４のＱ出力端子は、
ANDゲート２４４，２５０の入力端子に接続し、
フリツプ−フロツプ２３４の出力端子はAND
ゲート２４６，２４８の入力端子に接続してあ
る。フリツプ−フロツプ２３５はそのＱ出力端子
をANDゲート２４８，２５０の入力端子に接続
してあるが、フリツプ−フロツプ２３５の端子
はANDゲート２４４，２４６の入力端子に接続
してある。 検出器１２８の第２群のANDゲートはラツチ
１２０の出力を受ける。これ等のゲートはAND
ゲート２５２，２５４，２５６，２５８である。
フリツプ−フロツプ２３６の状態はそのＱ端子か
らANDゲート２５６，２５８の入力端子に伝え
られ、そしてフリツプ−フロツプ２３６の出力
端子はANDゲート２５２，２５４の入力端子に
伝えられる。フリツプ−フロツプ２３８の状態
は、フリツプ−フロツプ２３８のＱ端子をAND
ゲート２５２，２５８の入力端子に接続すること
により検出器１２８に伝送するが、フリツプ−フ
ロツプ２３８の端子はANDゲート２５４，２
５６の入力端子に接続してある。 ８個のAND回路２４４ないし２５８に次で検
出器は複数個のNANDゲート２６０ないし２７
４を備えている。この群のNANDゲートはAND
ゲート２４４ないし２５８の出力を次のようにし
て受ける。ゲート２４４の出力端子はNANDゲ
ート２６０，２６８の入力端子に接続してある。
ANDゲート２４６はNANDゲート２６２，２７
０の入力端子に接続してある。ANDゲート２４
８の出力端子はNANDゲート２６４，２７２の
入力端子に接続してある。ゲート２５０は
NANDゲート２６６，２７４に入力を送る。
ANDゲート２５２はNANDゲート２６６，２７
０に入力を送る。ANDゲート２５４の出力端子
はNANDゲート２６０，２７２の入力端子に接
続してある。ANDゲート２５８はその出力端子
を介しNANDゲート２６４，２６８の入力端子
に接続してある。 NANDゲート２６０，２６２，２６４，２６
６の出力端子は、入力端子インバータを経てOR
ゲート２７６の入力端子に接続してある。
NANDゲート２６８，２７０，２７２，２７４
の出力端子は入力端子インバータを経てORゲー
ト２７８の入力端子に接続してある。ORゲート
２７６からの出力は、ANDゲート２８０への第
１の入力として送る。ORゲート２７８はANDゲ
ート２８２に第１の入力を送る。275kHzのノミ
ナルレートの刻時信号を分周器回路１２６により
ANDゲート２８０，２８２の第２の入力端子に
送る。この刻時信号は、ラツチ１１６，１２０を
ゲートするように生ずる基準信号から位相がずれ
ている。ANDゲート２８０の出力端子に生ずる
信号は、導線１３０を経て伝送され、この信号
は、ラツチ１１６，１２０間に状態順序変化が検
出され信号f_xが中心周波数f_cの周波数を越えたこ
とを指示するときつねに生ずるパルスから成つて
いる。同様にANDゲート２８２の出力は、導線
１３２を経て伝送され、信号f_xの周波数が中心周
波数f_cより低くなつたことを指示するパルスから
成つている。 第４図に示した回路に設けたモジユーロ加算回
路１２２は、状態順序変化検出器１２８を備えて
いるが別個の論理ゲート群を含んでいない論理回
路に入れてある。この例ではモジユーロ加算回路
はラツチ１１６の見掛けの状態を２状態だけ進め
る。この場合装置の帯域幅は第６図に示した帯域
幅まで増す。 導線１３０，１３２に生ずるパルス信号は、ア
ナログ積分器１３４に伝送される。積分器１３４
は第１０図に示した積分器とほぼ同じように作用
する。 導線１３０，１３２によるパルス信号は、それ
ぞれ双極スイツチ２９６，２９８を作動させる増
幅器２９２，２９４にそれぞれ伝送する。双極ス
イツチ２９６は個々のスイツチ２９６ａ，２９６
ｂを備えている。同様に双極スイツチ２９８はス
イツチ２９８ａ，２９８ｂを備えている。スイツ
チ２９６，２９８への入力端子は、正負の電圧源
の間に接続した直列の１群の抵抗体３００，３０
２，３０４に接続してある。これ等の電力源には
バイパスコンデンサ３０６，３０８も接続してあ
る。抵抗体３００，３０２の接合部はスイツチ２
９６ａ，２９８ｂに接続してある。抵抗体３０
２，３０４の接合部はスイツチ２９６ｂ，２９８
ａに接続してある。スイツチ２９６ａ，２９８ａ
の出力端子は相互にまた抵抗体３１０の第１の端
子にそれぞれ接続してある。同様にスイツチ２９
６ｂ，２９８ｂは相互にまた抵抗体３１２の第１
端子にそれぞれ接続してある。抵抗体３１０，３
１２の自由端子はそれぞれ接地してある。スイツ
チ２９６ａ，２９８ａの共通端子は抵抗体３１
４，３１６，３１８の直列の組合わせを経て増幅
器３２０の反転入力端子に接続してある。スイツ
チ２９６ｂ，２９８ｂの共通端子は抵抗体３２
２，３２４，３２６の直列の組合わせを経て増幅
器３２０の非反転入力端子に接続してある。 コンデンサ３２８は、一方の端子を抵抗体３１
４，３１６の接合部にまた第２の端子を抵抗体３
２２，３２４の接合部にそれぞれ接続してある。
第２のコンデンサ３３０は、一方の端子を抵抗体
３１６，３１８の接合部にまた第２の端子を抵抗
体３２４，３２６の接合部にそれぞれ接続してあ
る。帰還抵抗体３３２は、増幅器３２０の出力端
子と増幅器３２０の反転入力端子との間に接続し
てある。弁別器の出力信号は両端子１３６，１３
８間に生ずる。前記したようにこの信号は、入り
信号f_x及び中心周波数信号f_c間の周波数差に比例
するアナログ信号である。 このように当業者には明らかなように、状態順
序変化検出器の論理回路は用途に従つて異る伝達
関数を得るようにすることができる。４状態以上
又は以下のジヨンソンカウンタ又は前記した基準
を満足する他の形式のカウンタなど他のカウンタ
を使つてもよい。検出された種々の状態順序及び
種々のタイプの積分に対しおもみ付け係数を使う
ことにより、ほぼ任意の有効帯域幅又は所望の伝
達関数或はこれ等の両方を生ずることができる。 第１図及び第４図に述べた広帯域デイジタル弁
別器は、広い偏差容量を持ち高度に線形で、また
回路のハードウエアを空に変えるだけで容易に変
更することのできる比較的広い帯域幅を持つてい
る。この弁別器は、基準周波数を変えることによ
るほぼ全部のデイジタル構成及び遠隔プログラミ
ングの可能性という付加的な利点を持つている。 直線形位相及び周波数検出器 前記したデイジタル弁別回路は、精密に同調し
た位相を生ずる従来使用されている位相検出器と
周波数検出器とを加えて変型を行うことができ
る。弁別器により検出することのできる最高の周
波数差は、カウンタの選定と適用する周波数比Ｋ
及び補償定数Ｎとによるが、弁別器の最低の分解
能は、2πラジアンの位相差を表わす単一の状態
変化である。分解能を高めるにはこの回路に普通
の位相検出器を加え、2πラジアン以下の位相差
をこの位相検出器の最低分解能まで分解するよう
にする。位相及び周波数の精密分解能は、広い範
囲の位相ロツクループのような用途にとくに重要
である。現用の多くの位相及び周波数検出器で
は、出力は高度に非線形であり、誤差信号は2π
ラジアン以上にはあまり増加しない。広い周波数
差分解能と共に良好な最低分解能を持つ位相周波
数検出器を設けることにより、位相ロツクループ
に著しく向上した獲得レートが得られる。 第１２図に示すように第４図のデイジタル弁別
回路は線形デイジタル位相周波数検出器を含むよ
うに変型を行つてある。Ｊ分周回路１２６の代り
に、1/4周波数の４区分した信号を生ずるジヨン
ソン形４分割カウンタ３４０を設けてある。ジヨ
ンソン形４分割カウンタ３４０は、４区分信号に
対する必要により命令され弁別器出力と合わせて
位相検出器３４２の出力を得る。発振器１２４は
4f_cで作動し、ラツチ１１６，１２０及び検出器
１２８を基準周波数f_rで刻時する。第１２図に示
すように区分した周波数f_rはラツチ１１６，１２
０を更新する。発振器信号4f_rに位相関連する周
波数f_rの第２の区分信号は、普通の位相検出器３
４２への入力である。周波数f_rの第３の区分信号
は状態順序検出器１２８を駆動する。ジヨンソン
カウンタ３４０の３種の区分周波数に対する理論
的位相角を第１２図に示してあるが、実際上若干
の位相調節が必要である。 入り信号f_x及び基準信号f_rは、第１３図に示し
た直線伝達関数を持つ線形位相検出器３４２への
入力である。位相検出器３４２はテキサス・イン
スルメンツ社製の２入力の排他的ORゲート
TTL7486のようなデイジタルTTL論理回路によ
り構成できる。検出器３４２の出力は、特定の使
用周波数用に作つた能動フイルタ又はRC回路の
ようなローパスフイルタ３４４への入力である。
フイルタ３４４の出力すなわち入り信号及び中心
周波数間の位相差を表わすアナログ信号は、次で
加算回路３４６で、入り信号及び基準信号間の周
波数差を表わすアナログ信号と加算し精密同調し
た位相及び周波数差信号を生ずる。 パルスは周波数偏移Δfに比例した割合の検出
器１２８による出力である。状態順序変化検出器
１２８の出力は、この検出器の大きい方のポート
１３０及び小さい方のポート１３２からのパルス
に応答してカウント数を増減する上昇−下降カウ
ンタ３４８に加える。カウンタ３４８は、入り信
号及び中心周波数間の周波数差に対応するステツ
プ関数出力を生ずる。計数器３４８はテキサスイ
ンスツルメンツ社製のTTL74191又はTTL74192
のような集積回路でよい。上昇−下降カウンタ３
４８の出力は次で、検出した周波数差を示すアナ
ログ信号を生ずるデイジタル−アナログ変換器３
５０に加える。このタスクに適当なデイジタル・
アナログ変換器は、アナログ・デバイシズ
（Analog Devaices）社製のDAC08又は適当に作
つたＲ−2Rはしご形回路網のような集積回路で
ある。デイジタル−アナログ変換器３５０の出力
は、加算回路３４６内の積分器４６からの出力と
加算し入り信号及び中心周波数の間の周波数及び
位相差に精密に同調した出力信号を生ずる。ナシ
ヨナル・セミコンダクタ（National
Semiconductor）社製の演算増幅器７４１は、加
算回路３４６の多くの用途に満足が得られる。 第１４ａ図及び第１４ｂ図は位相検出器３４
２、大きい方のポート１３０及び小さい方のポー
ト１３２の出力と、デイジタル・アナログ変換器
３５０及び加算回路３４６の出力とを示す。第１
４ａ図は、中心周波数f_cを越える周波数を持つ入
り信号f_xに対するこれ等の出力を示す。第１４ｂ
図は中心周波数f_cより小さい周波数を持つ入り信
号f_xに対するこれ等の各出力を示す。 この回路により±πラジアンを越える範囲の位
相及び周波数の検出ができ、位相ロツクループの
プリポジシヨニングの必要性をなくし又は減ら
す。これは、プリポジシヨニングの問題を解くた
めに時として使われる可変ループ応答装置の簡略
化になる。さらにこれはアクイジシヨン割合及び
全ループ安定性を向上させるようになる。 以上若干の種類の論理回路を例示として述べた
が、実際の使用ハードウエアが検出器を使おうと
する装置の動作周波数、所要電力及び特性により
指令を受けることはいうまでもない。 以上本発明をその実施例について詳細に説明し
たが本実施例は本発明の精神を逸脱することなく
種々の変化変型を行ない得ることはいうまでもな
い。

【図面の簡単な説明】

第１図は本発明広帯域デイジタル弁別器の第１
の実施例のブロツク図、第２図は第１図の弁別器
の伝達関数の線図、第３図は第１図の弁別器のロ
ジツク・ダイヤグラムである。第４図は広げた帯
域幅を持つ本発明弁別器の第２の実施例のブロツ
ク図、第５図は周波数比定数Ｋ＝３と１状態補償
定数Ｎ＝１とを持つ第４図の弁別器の伝達関数の
線図、第６図は周波数比定数Ｋ＝２と補償定数Ｎ
＝２とを持つ第４図の弁別器の伝達関数の線図、
第７図は周波数比定数Ｋ＝１と補償定数Ｎ＝３と
を持つ第４図の弁別器の伝達関数の線図、第８図
は周波数比定数Ｋ＝４と補償定数Ｎ＝０とを持つ
第４図の弁別器の伝達関数の線図、第９図は周波
数比定数Ｋ＝１と補償定数Ｎ＝３とを持つ第４図
の弁別器の伝達関数の線図である。第１０図は第
４図に例示したデイジタル弁別器のロジツク・ダ
イヤグラム、第１１ａ図及び第１１ｂ図は第４図
の弁別器で周波数比定数Ｋ＝２及び補償定数Ｎ＝
２とした場合のロジツク・ダイヤグラム、第１２
図は本弁別器に使う線形デイジタル位相及び周波
数検出器のブロツク図である。第１３図は位相角
の関数としての第１２図の位相検出器の出力の線
図、第１４ａ図及び第１４ｂ図は基準周波数より
大きい又小さい各検出周波数に対する位相検出
器、状態変化検出器及び変換器の出力と得られる
位相及び周波数の出力とをそれぞれ示す線図であ
る。 １２……広帯域デイジタル弁別器、２０……リ
ングカウンタ、２２……安定周波数源、２４……
分周器、２８……状態順序変化検出器、３０，３
２……ラツチ、３８……積分器。

Claims (1)

1. 【特許請求の範囲】 １ (イ)基準信号を発生する段階と、(ロ)反復する１
   連の逐次のはつきりした各状態を持ち、FM信号
   と同期して生ずる循環信号を発生する段階と、(ハ)
   この循環信号の状態に、前記基準信号と同期して
   サンプリングを行なう段階と、(ニ)前記循環信号の
   現在のサンプリングを行なつた状態を、この循環
   信号の直前のサンプリングを行なつた状態と比較
   して状態の変化を検出する段階と、(ホ)この状態変
   化を検出したときに、出力信号を発生する段階と
   を包含する、FM信号を復調する方法。 ２ 前記比較して状態の変化を検出する段階が、
   状態変化の方向を検出することを含み、前記出力
   信号を発生する段階が、この出力信号の状態変化
   の方向を指定することを含む特許請求の範囲第１
   項記載のFM信号を復調する方法。 ３ 前記循環信号を発生する段階が、４状態ジヨ
   ンソンコードを発生することを含む特許請求の範
   囲第１項記載のFM信号を復調する方法。 ４ 前記出力信号を発生する段階が、第１及び第
   ２のポートにパルスを発生することと、これ等の
   パルスを積分しFM信号の周波数偏移に比例した
   アナログ信号を発生することとを含む特許請求の
   範囲第１項記載のFM信号を復調する方法。 ５ 前記サンプリングを行なつた循環信号の状態
   を前記比較して状態の変化を検出する段階に使用
   する２進コードに翻訳する特許請求の範囲第１項
   記載のFM信号を復調する方法。 ６ 前記サンプリングを行なつた循環信号の状態
   を所定の状態数だけ先回りさせ、前記比較して状
   態の変化を検出する段階が、前記循環信号の直前
   のサンプリングを行なつた状態と先回り状態との
   間の状態差を検出することを含む特許請求の範囲
   第１項記載のFM信号を復調する方法。 ７ 前記基準信号の周期を前記FM信号の中心周
   波数の周期に相関させる特許請求の範囲第１項記
   載のFM信号を復調する方法。 ８ (イ)既知周波数を持つ基準信号を発生するタイ
   ミング装置と、(ロ)反復する１連のはつきりした状
   態を持つ循環信号を出力に発生するように、FM
   信号の速度で動作する計数装置と、(ハ)この計数装
   置の出力に発生する前記循環信号の状態に、前記
   基準信号により定まる速度でサンプリングを行な
   うと共に、前記循環信号のサンプリングを行なつ
   た少くとも２つの引き続く状態を記憶するサンプ
   リング兼記憶装置と、(ニ)前記基準信号により定ま
   る速度で動作し、前記循環信号のサンプリングを
   行ない記憶した前記状態を受け取り、これ等のサ
   ンプリングを行なつた状態間の状態差を検出する
   ように接続され、状態差を検出するときに出力信
   号を発生する検出装置とを包含する、FM信号を
   復調する広帯域デイジタル弁別器。 ９ 前記検出装置により前記状態差の方向を検出
   し、この方向情報を前記出力信号に含めるように
   した特許請求の範囲第８項記載のFM信号を復調
   する広帯域デイジタル弁別器。 １０ 前記計数装置としてジヨンソンカウンタを
   使つた特許請求の範囲第８項記載のFM信号を復
   調する広帯域デイジタル弁別器。 １１ 前記出力信号をパルスし、この出力信号を
   受け取り、この出力信号からアナログ弁別出力信
   号を発生するように接続した積分装置を備えた特
   許請求の範囲第８項記載のFM信号を復調する広
   帯域デイジタル弁別器。 １２ サンプリングを行ない記憶した前記状態
   を、前記計数装置から前記循環信号を受け取るよ
   うに接続した第１のラツチと、この第１ラツチか
   ら前記記憶した循環信号を受け取るように接続し
   た第２のラツチとに記憶するようにした特許請求
   の範囲第８項記載のFM信号を復調する広帯域デ
   イジタル弁別器。 １３ 前記計数装置の出力信号状態を２進コード
   化信号に翻訳する装置を備えた特許請求の範囲第
   ８項記載のFM信号を復調する広帯域デイジタル
   弁別器。 １４ 前記計数装置の循環状態出力信号を受け取
   り、前記計数装置の状態出力から所定数の状態だ
   け先回りさせ前記検出装置に伝送される状態信号
   を発生するように接続した装置を備えた特許請求
   の範囲第８項記載のFM信号を復調する広帯域デ
   イジタル弁別器。 １５ (イ)FM信号の中心周波数の周期に関連する
   周期を持つ基準信号を発生する基準信号発生装置
   と、(ロ)速度反復する１連のはつきりした状態を持
   つ循環信号を出力に発生するように、前記FM信
   号の速度で動作する計数装置と、(ハ)この計数装置
   の出力に発生する前記循環信号の状態に、前記基
   準信号により定まる速度でサンプリングを行なう
   と共に、前記循環信号の次々の少くとも２つのサ
   ンプリングを行なつた状態を記憶するサンプリン
   グ兼記憶装置と、(ニ)前記基準信号により定まる速
   度で動作し、前記サンプリングを行なつて記憶し
   た状態を受け取り、前記循環信号のサンプリング
   を行なつた状態間の状態差を検出するように接続
   され、この状態差を検出するときに、出力信号を
   発生する検出装置とを包含する、FM信号を復調
   するデイジタル弁別器。 １６ 前記計数装置の状態出力を受け取り、この
   計数装置の状態出力から所定数の状態だけ先回り
   させ、前記計数装置に伝送される状態信号を発生
   するように接続した装置を備えた特許請求の範囲
   第１５項記載のFM信号を復調するデイジタル弁
   別器。 １７ (イ)反復する１連のはつきりした各状態を持
   つ循環信号を出力に発生するように、FM信号の
   周波数で動作する計数装置と、(ロ)既知の周波数を
   持つ基準信号を発生する基準信号発生装置と、(ハ)
   前記計数装置の出力に発生する前記循環信号の状
   態に、前記基準信号により定まる速度でサンプリ
   ングを行なうと共に現在のサンプリングの行なわ
   れた状態及び直前のサンプリングを行なつた状態
   を記憶するサンプリング兼記憶装置と、(ニ)前記基
   準信号により定まる速度で動作し、前記記憶した
   サンプリングを行なつた状態と、状態変化の方向
   との間の状態変化を検出するように、前記記憶し
   たサンプリングを行なつた状態を受け取るように
   接続され、状態変化の検出と、状態変化の方向と
   を指示する出力信号を発生する検出装置と、(ホ)前
   記FM信号と前記基準信号との間の位相差を検出
   し、この位相差に比例する位相信号を発生する位
   相信号発生装置と、(ヘ)前記出力信号と、前記位相
   信号とを加算し、前記FM信号と前記基準信号と
   の間の位相及び周波数の差を表わす位相及び周波
   数の差信号を発生する加算装置とを包含する、
   FM信号と基準信号との間の位相及び周波数の差
   を測定する位相及び周波数の差の測定装置。 １８ 前記出力信号がパルス形式を持ち、アツ
   プ／ダウン・カウンタにより前記出力信号を受け
   取り、加算回路で位相信号が加算されるアナログ
   周波数差信号を発生するデイジタル・アナログ変
   換器に供給される計数出力を発生して位相及び周
   波数の差信号を発生するようにした特許請求の範
   囲第１７項記載の位相及び周波数の差の測定装
   置。 １９ 前記記憶したサンプリングを行なつた状態
   を受け取つて、この状態を２進コードに翻訳して
   前記検出装置に転送するように接続された装置を
   備えた特許請求の範囲第１７項記載の位相及び周
   波数の差の測定装置。 ２０ 前記記憶したサンプリングを行なつた状態
   のうちの１つの状態を受け取つて、この状態を先
   回りさせ、この先回りさせた状態を前記検出装置
   に転送するように接続した装置を備えた特許請求
   の範囲第１７項記載の位相及び周波数の差の測定
   装置。