JPS6348191B2 - - Google Patents
Info
- Publication number
- JPS6348191B2 JPS6348191B2 JP55110017A JP11001780A JPS6348191B2 JP S6348191 B2 JPS6348191 B2 JP S6348191B2 JP 55110017 A JP55110017 A JP 55110017A JP 11001780 A JP11001780 A JP 11001780A JP S6348191 B2 JPS6348191 B2 JP S6348191B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- collector
- base
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015556 catabolic process Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、接合型トランジスタからなる半導体
装置に係り、特に保護用ツエナーダイオードを内
装した半導体装置に関する。
装置に係り、特に保護用ツエナーダイオードを内
装した半導体装置に関する。
従来、電力用トランジスタは、如何なる場合に
おいても電力用トランジスタが安全動作領域
（ASO：Area of Safe Operation）内で作動さ
せるために二次降伏破壊制限領域（Ｓ／Ｂ制限領
域）に追い込まれないように保護回路を設けてい
る。
おいても電力用トランジスタが安全動作領域
（ASO：Area of Safe Operation）内で作動さ
せるために二次降伏破壊制限領域（Ｓ／Ｂ制限領
域）に追い込まれないように保護回路を設けてい
る。
保護回路としては一般に電力用トランジスタの
コレクタとベース間に保護用のツエナーダイオー
ドを挿入したものが用いられている。ツエナーダ
イオードの耐圧は電力用トランジスタの保障耐圧
よりも低く、しかも出力用トランジスタの動作点
電圧よりも高い点に設定されている。
コレクタとベース間に保護用のツエナーダイオー
ドを挿入したものが用いられている。ツエナーダ
イオードの耐圧は電力用トランジスタの保障耐圧
よりも低く、しかも出力用トランジスタの動作点
電圧よりも高い点に設定されている。
而して、もし負荷シヨート等の不測の事態を生
じたとき、VCC（出力電圧）はいきなり出力用ト
ランジスタのコレクタに印加されることになる
が、コレクタ、ベース間に挿入された保護用のツ
エナーダイオードが先にブレークダウンを起す。
このときのブレークダウン電流は電力用トランジ
スタのベース電流として加わり、トランジスタの
基本原理からしてコレクタ電流として電流増幅率
（hFE）倍になつて現われる。この電流によつてエ
ミツタまたはコレクタのいずれかに直結されたフ
ユーズ（エミツタの回路に挿入されたフユーズ）
を断つことによつて電力用トランジスタをＳ／Ｂ
領域に到らしめることなく保護できるようになつ
ている。
じたとき、VCC（出力電圧）はいきなり出力用ト
ランジスタのコレクタに印加されることになる
が、コレクタ、ベース間に挿入された保護用のツ
エナーダイオードが先にブレークダウンを起す。
このときのブレークダウン電流は電力用トランジ
スタのベース電流として加わり、トランジスタの
基本原理からしてコレクタ電流として電流増幅率
（hFE）倍になつて現われる。この電流によつてエ
ミツタまたはコレクタのいずれかに直結されたフ
ユーズ（エミツタの回路に挿入されたフユーズ）
を断つことによつて電力用トランジスタをＳ／Ｂ
領域に到らしめることなく保護できるようになつ
ている。
しかしながら、このように電力用トランジスタ
のコレクタとベース間にツエナーダイオードを設
けた半導体装置は、次のような欠点を有してい
る。
のコレクタとベース間にツエナーダイオードを設
けた半導体装置は、次のような欠点を有してい
る。
(1) 回路構成のための必要部品数が多く、回路が
高価になる。
高価になる。
(2) 電力用トランジスタと保護用ダイオードとの
組み合わせを誤ることがある。
組み合わせを誤ることがある。
(3) 電気回路の接続の労力しスペースが大きく、
機器を小型化することができない。
機器を小型化することができない。
(4) 回路装置、機器の信頼性が低い。
(5) 電気回路の耐湿、汚染に対し弱い。
本発明は、かかる点に鑑みてなされたものであ
り、所望の接合型トランジスタが形成された半導
体基板内に、保護用のツエナーダイオードを形成
して集積度、信頼性を向上させるとともに価格の
低減を図つた半導体装置を提供するものである。
り、所望の接合型トランジスタが形成された半導
体基板内に、保護用のツエナーダイオードを形成
して集積度、信頼性を向上させるとともに価格の
低減を図つた半導体装置を提供するものである。
以下、本発明の実施例を図面を参照して説明す
る。
る。
第１図は、本発明の一実施例の断面図である。
図中１は、N+導電型の半導体基板であり、半導
体基板１上にはN-導電型のコレクタ領域２が設
けられている。コレクタ領域２の所定部位にはＰ
導電型のベース領域３が形成されている。ベース
領域３には、ベースコンタクトのオーミツク性を
良好にするためにP+導電型の低抵抗領域３ａが
ベース領域３よりも浅い拡散深さで且つベース領
域３よりも大きい広がりで形成されている。この
低抵抗領域３ａで囲まれたベース領域３内には、
N+導電型のエミツタ領域４が形成されている。
図中１は、N+導電型の半導体基板であり、半導
体基板１上にはN-導電型のコレクタ領域２が設
けられている。コレクタ領域２の所定部位にはＰ
導電型のベース領域３が形成されている。ベース
領域３には、ベースコンタクトのオーミツク性を
良好にするためにP+導電型の低抵抗領域３ａが
ベース領域３よりも浅い拡散深さで且つベース領
域３よりも大きい広がりで形成されている。この
低抵抗領域３ａで囲まれたベース領域３内には、
N+導電型のエミツタ領域４が形成されている。
また、コレクタ領域２には、ベース領域３から
の空乏層が延在する範囲内にN+導電型の高不純
物領域５が形成されている。
の空乏層が延在する範囲内にN+導電型の高不純
物領域５が形成されている。
また、高不純物領域５、低抵抗領域３ａ、エミ
ツタ領域４及びコレクタ領域２の表面には、酸化
膜６が形成されており、酸化膜６に穿設されたコ
ンタクトホールを介してエミツタ領域４及び低抵
抗領域３ａ（ベース領域３）に接合する電極７が
形成されている。
ツタ領域４及びコレクタ領域２の表面には、酸化
膜６が形成されており、酸化膜６に穿設されたコ
ンタクトホールを介してエミツタ領域４及び低抵
抗領域３ａ（ベース領域３）に接合する電極７が
形成されている。
ここで、ベース領域３及び高濃度ベース領域３
ａの拡散深さ（XJ1）（Xj2）による各々の領域３
ａ，３の広がりの曲率（R1）（R2）は、第２図に
示す如く高濃度ベース領域３ａとコレクタ領域２
間の耐圧がベース領域３とコレクタ領域２間の耐
圧より小さくなるように設定されている。
ａの拡散深さ（XJ1）（Xj2）による各々の領域３
ａ，３の広がりの曲率（R1）（R2）は、第２図に
示す如く高濃度ベース領域３ａとコレクタ領域２
間の耐圧がベース領域３とコレクタ領域２間の耐
圧より小さくなるように設定されている。
このように構成された半導体装置８によれば、
高濃度ベース領域３ａとコレクタ領域２間の耐圧
が、ベース領域３とコレクタ領域２間の耐圧より
も小さく設定されているので、電力用トランジス
タを用いる電気回路において、電力用トランジス
タに並列に接続して保護するための保護ダイオー
ドを特に外部回路に設けることを要せず、電力用
トランジスタ素子内に内装（すなわち、同一半導
体基板に設ける）しているので、次のような利点
を有する。
高濃度ベース領域３ａとコレクタ領域２間の耐圧
が、ベース領域３とコレクタ領域２間の耐圧より
も小さく設定されているので、電力用トランジス
タを用いる電気回路において、電力用トランジス
タに並列に接続して保護するための保護ダイオー
ドを特に外部回路に設けることを要せず、電力用
トランジスタ素子内に内装（すなわち、同一半導
体基板に設ける）しているので、次のような利点
を有する。
(A) 回路構成のための必要部品が低減できるので
廉価な回路を提供できる。
廉価な回路を提供できる。
(B) 電力用トランジスタとして一体になるため、
電力用トランジスタと保護用ダイオードとの組
み合わせを誤ることがない。
電力用トランジスタと保護用ダイオードとの組
み合わせを誤ることがない。
(C) 電気回路の接続の労力とスペースが節減で
き、集積度の向上とともに機器を小型化でき
る。
き、集積度の向上とともに機器を小型化でき
る。
(D) 回路装置、機器の信頼性が向上する。
(E) 電気回路の耐湿、汚染防止に有効である。
因に、コレクタ領域２の不純物濃度（CN-）を
２×1014（１／cm3）、ベース領域３の拡散深さ
（Xj1）を10μ、高濃度ベース領域３ａの拡散深さ
（Xj2）を3μとすると、ベース領域３とコレクタ
領域２間の耐圧（BV1）及び高濃度ベース領域３
ａとコレクタ領域２間の耐圧（BV2）は、第３図
に示すコレクタ領域２の不純物濃度と耐圧の特性
図から明らかな如く、夫夫BV1＝215〔Ｖ〕、BV2
＝96〔Ｖ〕であることが判る。
２×1014（１／cm3）、ベース領域３の拡散深さ
（Xj1）を10μ、高濃度ベース領域３ａの拡散深さ
（Xj2）を3μとすると、ベース領域３とコレクタ
領域２間の耐圧（BV1）及び高濃度ベース領域３
ａとコレクタ領域２間の耐圧（BV2）は、第３図
に示すコレクタ領域２の不純物濃度と耐圧の特性
図から明らかな如く、夫夫BV1＝215〔Ｖ〕、BV2
＝96〔Ｖ〕であることが判る。
また、高濃度ベース領域３ａと高濃度不純物領
域５がない場合のエミツタ領域４とコレクタ領域
２間の耐圧（VCEO）は、電流増幅率（hFE）を100
と仮定して下記式（）から求めると、 である。
域５がない場合のエミツタ領域４とコレクタ領域
２間の耐圧（VCEO）は、電流増幅率（hFE）を100
と仮定して下記式（）から求めると、 である。
つまり、この半導体装置では、コレクタ・エミ
ツタ間逆耐圧（VCEO）が271Vのトランジスタに
耐圧が96Vのツエナーダイオードを装着したこと
になる。
ツタ間逆耐圧（VCEO）が271Vのトランジスタに
耐圧が96Vのツエナーダイオードを装着したこと
になる。
また、実施例では、NPNトランジスタに本発
明を適用したものについて説明したが、この他に
もPNPトランジスタにも適用できることは勿論
である。
明を適用したものについて説明したが、この他に
もPNPトランジスタにも適用できることは勿論
である。
以上説明した如く、本発明に係る半導体装置に
よれば、接合型トランジスタが形成された半導体
基板内に保護用のダイオードを設けたので、集積
度及び信頼性を向上させることができるととも
に、価格を低減させることができる等顕著な効果
を有するものである。
よれば、接合型トランジスタが形成された半導体
基板内に保護用のダイオードを設けたので、集積
度及び信頼性を向上させることができるととも
に、価格を低減させることができる等顕著な効果
を有するものである。
第１図は本発明の一実施例の断面図、第２図
は、同実施例の構成を示す拡大図である。第３図
は、コレクタ領域の不純物濃度と耐圧の関係を示
す説明図である。 ２……コレクタ領域、３……ベース領域、３ａ
……高濃度ベース領域、４……エミツタ領域、５
……高不純物領域、８……半導体装置。
は、同実施例の構成を示す拡大図である。第３図
は、コレクタ領域の不純物濃度と耐圧の関係を示
す説明図である。 ２……コレクタ領域、３……ベース領域、３ａ
……高濃度ベース領域、４……エミツタ領域、５
……高不純物領域、８……半導体装置。
Claims (1)
- １ 接合型トランジスタを構成するエミツタ領
域、ベース領域、及びコレクタ領域と、前記ベー
ス領域からの空乏層が延在する範囲内の前記コレ
クタ領域の所定部位に選択的に形成された前記コ
レクタ領域と同導電型で且つ前記コレクタ領域よ
りも高い不純物濃度の高不純物領域と、前記ベー
ス領域よりも浅い拡散深さで前記ベース領域の周
辺部から延出された前記ベース領域と同導電型で
且つ前記ベース領域よりも高い不純物濃度を有す
る高濃度ベース領域とを具備し、該高濃度ベース
領域と前記コレクタ領域間の耐圧が、前記ベース
領域と前記コレクタ領域間の耐圧より小さくなる
ように、前記ベース領域及び該高濃度ベース領域
の拡散深さに基づく各々の曲率半径の値を設定し
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001780A JPS5734361A (en) | 1980-08-11 | 1980-08-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001780A JPS5734361A (en) | 1980-08-11 | 1980-08-11 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5734361A JPS5734361A (en) | 1982-02-24 |
| JPS6348191B2 true JPS6348191B2 (ja) | 1988-09-28 |
Family
ID=14525006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001780A Granted JPS5734361A (en) | 1980-08-11 | 1980-08-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5734361A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914670A (ja) * | 1982-07-16 | 1984-01-25 | Nec Corp | トランジスタ |
| EP0429686B1 (de) * | 1989-10-30 | 1994-12-28 | Siemens Aktiengesellschaft | Eingangsschutzstruktur für integrierte Schaltungen |
| JP6529210B2 (ja) | 2013-04-04 | 2019-06-12 | スリーエム イノベイティブ プロパティズ カンパニー | 研磨ディスクを用いる研磨方法およびこれに用いる物品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558568A (en) * | 1978-10-25 | 1980-05-01 | Nec Corp | Semiconductor device |
-
1980
- 1980-08-11 JP JP11001780A patent/JPS5734361A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5558568A (en) * | 1978-10-25 | 1980-05-01 | Nec Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5734361A (en) | 1982-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548134A (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| JP2004336032A (ja) | 静電気放電エネルギーを導通するための集積回路の構造 | |
| JPS6358380B2 (ja) | ||
| US4057844A (en) | MOS input protection structure | |
| EP0315213A2 (en) | Vertical mosfet device having protector | |
| EP0103306A2 (en) | Semiconductor protective device | |
| US4189739A (en) | Semiconductor overload protection structure | |
| US3624454A (en) | Mesa-type semiconductor device | |
| US4972247A (en) | High energy event protection for semiconductor devices | |
| US4260910A (en) | Integrated circuits with built-in power supply protection | |
| US5138413A (en) | Piso electrostatic discharge protection device | |
| JPS6348192B2 (ja) | ||
| JPS6348191B2 (ja) | ||
| US4922316A (en) | Infant protection device | |
| JPS6348190B2 (ja) | ||
| EP0730300A1 (en) | Device for the protection of an integrated circuit against electrostatic discharges | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JPS63148671A (ja) | 半導体集積回路装置の静電破壊防止装置 | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| US4882610A (en) | Protective arrangement for MOS circuits | |
| JPH05267588A (ja) | 半導体保護装置 | |
| JP2656045B2 (ja) | 静電放電保護回路 | |
| JPS60103658A (ja) | 半導体集積回路 | |
| JPH0318336B2 (ja) | ||
| JPH0237112B2 (ja) |