JPS6346479B2 - - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、色々な種類のコインに応答してこ
れを特定種類のコインと偽造コインとに識別する
コイン識別装置およびその識別方法に関する。

（従来の技術およびその問題点） 数多くのコイン作動装置が色々な分野、たとえ
ば自動販売機、ゲーム・マシンあるいはキツプ販
売機に利用されている。これらの装置には、凝似
コインあるいは偽造コイン等（たとえばその国の
通貨以外の外国コイン）の誤認識をしないことが
要求される。たとえば、西ドイツの1DMコイン
は、イギリスの5pコイン、スペインの5PTAS、
オーストリアの5schその他の類似形状のコインと
混同されてはならない。

従来のコイン作動装置では、上記誤認識を除去
するための構成が複数になりがちであつたり、コ
イン識別感度も十分でないものが多かつた。たと
えば、特開昭52−152298号の硬貨選別装置では、
２種の周波数（7kHz，60kHz）おのおのにおける
コインの応答結果を検出し、これらの結果と所定
の正常コイン検出値との比率計算を行なうこと
で、コインの識別を行なつている。しかしなが
ら、１試験当り２度の応答検出と比率計算を行な
つているから、コイン識別感度（精度）は高くで
きても、構成が複雑になりやすい。一方、実公昭
44−3281号の硬貨選別装置では、コインの有無に
より共振点が変化するLC発振回路を用い、この
共振点の変化のし方がコインの種類によつて異な
ることから、コイン識別を行なつている。しかし
ながら、このようなアナログ発振回路は温度ドリ
フト等の影響を受けやすいので、コイン識別感度
をあまり高くすることはできない。また、米国特
許第3966034号では、送信コイルと受信コイルと
の間のコインの種類に応じて両コイル間の信号の
位相差が変化することを利用してコインの識別を
行なつているが、上記実公昭の場合と同様にこの
位相差は、温度ドリフトの影響を受けやすい。こ
のため、この米国特許のコイン識別装置でも、高
感度（高精度）なコイン識別を行なうのはむずか
しい。

この発明の目的は、比較的簡単な構成で具現で
き、コイン識別感度の高いコイン識別装置および
その識別方法を提供することである。

［発明の構成］ （問題点を解決するための手段） この発明は、第１に、磁束の急変を与える送信
コイルと、コインの通路において前記送信コイル
と対向配置される受信コイルと、前記磁束の急変
のあと所定時間経過後に短絡解除されるまで前記
受信コイルを短絡する手段と、前記短絡動作の解
除によつて前記受信コイルに発生される電気パル
スの振幅（エネルギ）に応答してコインの種別を
識別する手段とを備えたコイン識別装置を提供す
るものである。

この発明は、第２に、コインを所定方向に通過
させる通路に沿つて配設されるものであつて、異
種有効コイン識別用のいくつかのカテゴリの１つ
を表わすカテゴリ出力を提供する第１コイン試験
手段と、前記カテゴリ出力に応じて調整されるも
のであつて、前記カテゴリ出力によつて表わされ
た有効コインの種別を試験する第２コイン試験手
段とを備えたコイン識別装置およびコイン識別方
法を提供するものである。

（作用） 上記装置のうち前者では、前記電気パルスの振
幅にもとづいて、送信コイルからコイルを介して
受信コイルへ伝送されるエネルギを検出し、この
エネルギからコインの種別を識別する。このエネ
ルギは異種コイン毎に特有のもので、回路の温度
ドリフト等の影響を受けない。したがつて、比較
的簡単な構成（１回の試験について、一対のコイ
ル間に１回パルス伝送するだけ）で高感度なコイ
ン識別が可能となる。

上記２つの装置のうち後者の装置は、被試験コ
インの合計金額が受け入れられるものであるとき
に、いくつかの異種有効コインの識別に正しく応
答することが要求されるコイン作動装置を意図し
たものである。この装置には、むろん、いくつか
の異なつた有効な額面金額のコインの区別ととも
に、無効なコインあるいはその他の無効物体の識
別すなわち無効物の拒絶を行うことも要求され
る。

上記後者の装置においては、従来の多段階試験
による方法と違い、第１の試験結果（大まかでも
よい）が第２の試験の試験パラメータ（前者の装
置における受信コイル短絡解除までの所定時間）
を調整するよう用いられ、第１および第２の試験
は互いに独立している。この装置は、次の特徴を
持つ。

１ ２つの試験のみで多くのコインの確認が行わ
れる。

２ 各試験を独立させるための機構手順はいつさ
い不要であり、同一のコイン通路で全てのコイ
ンを処理できる。

３ ２つの試験の独立性は、第１の試験結果にも
とづいて第２の試験をあらかじめそのコインに
適合させることを可能にする。

４ ２つの試験は比較的簡単なものでよい。その
第１の理由は、有効なコインと類似の無効なコ
インとを個々の試験毎に弁別する必要がないか
らであり、第２の理由は、イエスかノーの判断
をするだけで偽物の識別がなされるからであ
る。

以下に開示される実施例においては、第１の試
験結果に第２の試験のパラメータを適合させるた
めに、マイクロプロセサを採用している。このマ
イクロプロセサの採用は、使用目的に応じて色々
なプログラムを組むことができるという点で、特
に有利である。

（実施例） 第１図はこの発明の一実施例を示し、第２図は
その要部波形を示す。第１図に示すように、コイ
ン識別装置は送信コイル１および受信コイル２を
備えており、これらはコインの通路３の両側で向
かい合わせに配設されている。コインは、これら
コイルの間で試験される。送信コイル１は、矩形
波電流発生器等の信号発生器（第６ｃ図のTR
１，TR２）に接続され、急変する磁束を放出す
る。トランジスタ４は、スイツチング手段として
受信コイル２と並列に接続される。このトランジ
スタ４は、前記急変磁束が生じてから受信コイル
２を短絡するよう駆動される。この磁束急変の
後、わずかの所定時間（遅延時間）ｔが経過して
から、受信コイル２の短絡は解除される。

第２図ａは送信コイル１に与えられる矩形波
V_txを示し、同図ｂはトランジスタ４のベースに
与えられる駆動信号を示す。さらに、同図ｃは２
つのコイルの間にコインあるいは他の物体が配置
されていないときに受信コイル２に現われる電圧
波形V_rxを示し、同図ｄは２つのコイル間にコイ
ンが存在するときに受信コイル２に現われる電圧
波形V_rxを示している。

上記２つのコイル間におけるコインあるいはそ
の他の物体の存在は、波形V_rxに３通りの影響を
与える。第１に、受信コイル２が短絡されている
間において送信コイル１から受信コイル２へ伝送
されるエネルギに影響を与える。第２に、前記短
絡が解除されたときの受信コイル２の電圧発生作
用に影響を与える。そして第３に、受信コイル２
が、送信コイル１の磁束変化によつてコイン中に
誘導されるエネルギの影響を受けることである。
コインの位置変化あるいはその物理的性質は、そ
れゆえ、受信コイル２の波形V_rxに影響する。

第２図ｄは、短絡の解除によつて受信コイル２
に誘導される電圧パルス（スパイク）V_rxを示し
ている。この電圧パルスは、短絡が解除される直
前に受信コイル２を環流する誘導電流により生じ
る。この電圧パルスV_rxの振幅Ｖは、コイル１お
よび２の間に存在する物体あるいはコインが何で
あるかに依存する。すなわち、図示するように受
信コイル２に結合された計測手段５（第６Ｄ図の
Ａ１，Ａ３―Ａ５）は、所定の振幅Ｖを示す電圧
パルスに応答してコイン識別用出力信号（第６Ａ
図のPASS(1)）を提供するように構成されてい
る。この振幅Ｖは、正しいコインを示す所定振幅
の上限値と下限値とにもとづいてチエツクされ
る。

第１図の装置においては、コイン識別の試験作
動を行わせるためのコイン設定位置が検出器を設
けることによつて規定される。この検出器として
は、コイン通路（第５図のチヤネル１４）の所定
位置に到達したコインに反応する光学検出器２
２，２３などが利用される。さらに、第２図ｄの
電圧パルスV_rxの発生と一致するものであつて、
受信コイル２の短絡解除が済んだあと所定時間発
生されるところのサンプリングパルスを供給する
手段（第６Ｃ図のVR７，Ｃ４，Ｉ３，Ｇ４，FF
３）もまた、備えられている。第２図ｅの波形に
示されるようなこのサンプリングパルスは、さら
に、計測手段５，Ａ１に対する起動信号でもあ
る。第５図および第６図を用いて後述する装置に
おいては、前記計測手段Ａ１は、到達コインに応
答して前記光学検出器LED３，PT３が発生する
パルスと前記サンプリングパルスとが同時に発生
したときのみ、作動するようになつている。

第５図および第６図（第６Ａないし６Ｄ図）に
示されたコイン識別装置は、多数の有効コイン識
別処理、相異なる有効識別結果の区別、および全
ての無効コインあるいは無効物体の識別を可能に
した装置である。この装置は、各種コインに対し
て、２つの連続した試験を行う。第１の試験にお
いては、相異なる有効コインの識別結果の区別が
カテゴリごとに分けられ、これら多数のカテゴリ
のうちの１つを示すカテゴリ出力（ラツチＡ１の
マイクロプロセサ行き出力）が提供される。続い
て、有効コイン識別試験が確かに行われたという
ことを示すところのこのカテゴリ出力に応答し
て、第２の試験のパラメータがセレクタスイツチ
Ｓにより調整される。第２の試験は、第１図およ
び第２図に関連して述べる装置にもとづいてお
り、所定の電圧パルス振幅Ｖが得られるよう遅延
時間ｔの調整を行う。次に、第１の試験を第３図
および第４図を参照して説明する。

第３図は、第１の試験のためのコイン試験手段
を示している。この手段は、試験（識別）しよう
とするコイン通路８の両側に対向して配設された
送信コイル６および受信コイル７を備えている。
送信コイル６には正弦波発生器９が接続され、受
信コイル７には位相変位応答手段１０が結合され
る。この手段１０（第６図のＢ１，Ａ１，Ａ２，
Ｇ２，Ｇ３，FF１，FF２）は、送信コイル６に
与えられた信号に対する受信コイル７に誘導され
た信号の位相変位を検出するものであつて、この
位相変位は、コインあるいはその他の物体が存在
するときに生じる。第４図ａおよびｂは、このよ
うな状況下において送信コイル６および受信コイ
ル７に生じる信号波形例を示す。

この第１の試験は、特定コインの検出のためだ
けに用いられることはなく、また、高精度で前記
位相変位の検出を行う必要もない。相異なる識別
コインによつて前記位相変位に十分な大きさの違
いが生じさえすればよいのである。それというの
も、第２の試験において必要な識別検査が行われ
るからである。

第１のコイン試験手段１０からのカテゴリ出力
（ラツチＡ１の出力）は、マイクロプロセサによ
る処理を簡素化するために、そのコインが多数の
概略カテゴリ中のどれに該当するかの分類に利用
される。このマイクロプロセサは、当該コインの
カテゴリ分類をするために前記位相変位の値をそ
のメモリに格納された参照テーブルと比較し、こ
の比較結果にもとづいて、所定のコイン識別のた
めの試験が明確に行われるよう第２のコイン試験
手段Ａ１，Ａ３，―Ａ５を調整するデータ（マイ
クロプロセサからセレクタＳへ与えられるデー
タ）を提供する。

第５図は上述した２種のコイン識別試験を行な
う二試験形コイン識別装置の機構部の斜視図を示
し、第６図はの装置の回路構成を示す。第５図に
おいて、バツクプレート１５は、コイン通路用の
チヤネル１４を成形する。このチヤネル１４は、
コインの入口１１を有効コインの場合の受入出口
１２あるいは無効コインの場合の拒絶出口１３の
いずれか一方へ導く通路を形成している。バツク
プレート１５は、図示のように垂直方向に対して
わずかに傾いており、バツクプレート１５の頂部
の入口１１に挿入されたコインが、重力によつ
て、コインの片面がチヤネル１４の平坦な底に対
して常に平行してチヤネル１４を通過するように
なつている。

始め、コインはチヤネル１４の第１傾斜部１７
の下端１６に当接するまで下降する。次に、コイ
ンは、この第１傾斜部１７をころがりながら、下
降チヤネル部１８の頂上に至る。すると、コイン
は再び降下する。拒絶されるコインは、下降チヤ
ネル部１８の延長部１８ａを通じて、拒絶出口１
３側へ降下を続ける。一方、受入コインは、チヤ
ネル１４の第２傾斜部２１の下端２０をころが
り、受入出口１２へ降下する。阻止板１９は、チ
ヤネル１４の底部に設けられたスロツトを介し
て、第６Ｂ図の受入ソレノイドSOLによつて、
矢印Ａの方向へ駆動されるようになつている。

前記２つの試験おのおのは、第５図において、
コインが第１傾斜部１７の位置およびにある
ときに行われる。光学検出器２２および２３は、
それぞれチヤネル１４に配設されており、コイン
が試験位置およびに到達すると、コインの先
端を検出する。第３図で示した第１コイン試験手
段の２つのコイル６および７はチヤネル１４の位
置の上下に配設される。また、第１図に示され
た２つのコイル１および２に対応する第２コイン
試験の２つのコイルは、チヤネル１４の位置の
上下に配設される。コインは、常にチヤネル１４
の底と平面接触しているため、コインは、常に各
試験位置およびにおける２つのコイル間に確
実に配置されることになる。

弾性突出部２４は、コインを一方通行させるた
めの部材として設けられている。この弾性突出部
２４は、コイン通過時にコインの自重によつてチ
ヤネル１４の底面に押し下げられるが、コインが
一且通過した後はコインが引きもどされることを
阻止する。これは、ひもで結ばれたコインが入口
１１から投入された後、このひもでコインを引き
もどすといつたような不正行為を働く者がいるか
もしれないからである。弾性突出部２４を過ぎた
位置にコインが到達したことは、第３の光学検
出器２５によつて検出される。

第６図（第６Ａ図乃至第６Ｄ図）は、第５図の
装置に適用される回路の詳細な構成を示してい
る。ここに示される装置は、特に、西ドイツの
10pf，50pf，1DM，2DMおよび5DMコインの識
別用に考えられている。これら全てのコインを受
入れるコイン制御装置においては、受入れられた
コインの金額も合計される。第６図の回路構成は
次のようになつている。

6MHzの信号が、バツフア用NANDゲートＧ１
を介して、集積回路Ｂ１によつて構成される８ス
テージの分周回路に与えられる。この分周器の第
６ステージからの分周出力（93.75KHz）は、半
固定抵抗VR１を介して、第１試験手段用の送信
コイル６に印加される。この半固定抵抗VR１に
よつて、上記分周出力に対するコイル電流波形の
移相量を微調整することができる。この分周器集
積回路Ｂ１の最初の５つのステージは、８入力形
ラツチ回路Ａ１に接続され、5.6゜から180゜までの
位相範囲を32ステツプで検出可能にしている。受
信コイル７は、コンパレータ回路Ａ２の入力に接
続される。このコンパレータ回路Ａ２は、受信コ
イル７に誘導される信号電圧のゼロクロス検出を
行い、その出力をNANDゲートＧ２に与える。

第１試験手段のための第１光学検出器２２は、
発光ダイオードLED１およびフオトトランジス
タPT１を備えている。このフオトトランジスタ
PT１の出力は、シユミツトトリガを入力段に有
するインバータＩ１に接続される。このインバー
タＩ１の出力は、インバータＩ２を介して、
NANDゲートＧ２およびＤ形フリツプフロツプ
FF１のリセツト入力へ与えられる。

発光ダイオードLED１とフオトトランジスタ
PT１との間の光路をしや断する所定位置にコ
インが到達すると、インバータＩ２の出力がハイ
レベルとなり、Ｄ形フリツプフロツプFF１のリ
セツト入力が解除される。すなわち、コンパレー
タ回路Ａ２により前記ゼロクロスが検出された瞬
間にＤ形フリツプフロツプFF１は高レベルでク
ロツクされ、このフリツプフロツプFF１の出力
Ｑは、Ｄ形フリツプフロツプFF２のＤ入力端へ
さらに与えられる。フリツプフロツプFF１の出
力Ｑの立上りは、フリツプフロツプFF２におい
て、NANDゲートＧ１の出力からの6MHz信号に
よつてタイミングシフトされる。このときＤ形フ
リツプフロツプFF２の出力に生じる立下りは、
NANDゲートＧ３の出力に高レベルを発生させ
る。このNANDゲートＧ３の出力は、８入力ラ
ツチ回路Ａ１へラツチクロツク用（ロード用）と
してえられ、コンパレータ回路Ａ２が前記ゼロク
ロスを検出した瞬間における分周回路Ｂ１のカウ
ント状態がラツチされる。

ラツチ回路Ａ１のピン１，２，５，６，９，１
２，１５，１６および１９は、マイクロプロセサ
（インテル社のモデル8080など）に接続される。
このマイクロプロセサは、前記ラツチ回路Ａ１の
状態を2msごとにチエツクし、前記ゼロクロスの
瞬間における前記カウント状態を読取る。このカ
ウント状態は、送信コイル６および受信コイル７
の間の位相変位を表わしている。このマイクロプ
ロセサは、この位相変位値を自身の参照テーブル
と比較する。いま試験されているコインが５つの
有効コイン（５つのカテゴリ）のうちの１つであ
ると識別したならば、このマイクロプロセサはラ
ツチ回路Ａ１をリセツトし、第２試験手段（VR
３―VR６，Ｃ３等）をこの識別結果に適合させ
る。

分周集積回路Ｂ１の最終ステージの出力は、２
つのＤ形フリツプフロツプＢ２からなる分周器に
与えられ、この分周器フリツプフロツプＢ２から
6KHzの矩形波出力（第２図ａ）が発生される。
この6KHz矩形波出力は、コイル６，７を用いた
第１の試験が完了したときのみ発生される。分周
器フリツプフロツプＢ２のリセツト入力Ｒは、こ
の6KHz出力が第１の試験の操作に影響しないよ
うに、前記マイクロプロセサによつて制御され
る。この6KHz矩形波出力は、トランジスタTR１
およびTR２からなる電流増幅器を駆動する。こ
の電流増幅器からの矩形波電流出力は、第２試験
手段の送信コイル１に与えられる。

前記6KHz出力はまた、固定抵抗Ｒ２２，Ｒ２
１，Ｒ２０およびＲ１９にそれぞれ直列接続され
た４つの半固定抵抗VR３，VR４，VR５および
VR６のうちの選択された１つの抵抗鎖とキヤパ
シタＣ３とにより形成されるRC遅延回路を通過
する。前記マイクロプロセサは、第１の試験によ
る有効コイン識別結果（コインのカテゴリ分け）
を出したならば、この結果によつてセレクタスイ
ツチＳを制御する。すなわち、セレクタスイツチ
Ｓは、マイクロプロセサの制御にもとづいて選択
された前記直列抵抗鎖（VR３＋Ｒ２２等）をキ
ヤパシタＣ３の一端に接続させる。コンパレータ
回路Ａ３は、前記RC遅延回路の出力を波形整形
し、送信コイル１に印加された矩形波に対してそ
の立下りが時間ｔだけ遅延された矩形波（第２図
ｂ）を発生する。この時間ｔの値は、それゆえ、
第１の試験による有効コイン識別結果にもとづい
て、調整されることになる。西ドイツコイン10pf
および50pfに要求される前記遅延時間ｔはその類
似性から同じであり、第２試験手段において同様
な定振幅スパイク電圧が与えられる。したがつ
て、これら両コインには同じ抵抗鎖が選択され
る。この場合、第２の試験によつて、そのコイン
が10pfであるか50pfであるかの識別が行われる。
これら２つのコインの識別は、第１試験手段にお
いてなされた位相変位量の検出結果（コインのカ
テゴリ分け）にもとづいて、前記マイクロプロセ
サによつて行われる。

コンパレータ回路Ａ３からの遅延矩形波は、ト
ランジスタTR４を介してトランジスタTR３を
オン／オフ駆動する。このトランジスタTR３
は、第１図において受信コイル２に関連して述べ
たトランジスタ４に対応する。上記遅延矩形波は
また、RC遅延回路VR７，Ｃ４を介して、第２
図ｅのサンプルパルスに変換される。このRC遅
延回路VR７，Ｃ４を通過した信号は、その入力
側にシユミツトトリガを有するインバータ１３に
入力される。インバータ１３は、NANDゲート
Ｇ４の入力に負方向のサンプルパルス（第２図
ｅ）を提供する。

第２光学検出器２３は、前記第１光学検出器と
同様に、発光ダイオードLED２、フオトトラン
ジスタPT２、そしてインバータ１４および１５
を備えている。この第２光学検出器は、コインが
所定の位置に到達したときに接続高レベルを発
生させ、この高レベルはコインの後縁が通過する
まで続く。この高レベル出力はNANDゲートＧ
４およびＤ形フリツプフロツプFF３のリセツト
端子に与えられる。こうすることによつて、イン
バータＩ５が高レベルを出力しているときに、前
記サンプルパルスはフリツプフロツプFF３の出
力を低レベルにさせる。するとNANDゲートＧ
３から高レベル出力が生じ、ラツチ回路Ａ１は
NANDゲートＧ３の出力によりクロツクされ、
ピン１７および１８に与えられた情報がラツチ回
路Ａ１にラツチされる。なお、第２光学検出器２
３からの前記高レベルは、第２の試験がなされた
ことを示すもので、インバータ１６を介して、ラ
ツチ回路Ａ１のピン１８へ与えられる。

トランジスタTR３による短絡が解除されると
きに受信コイル２両端に発生する電圧スパイク
（第２図ｄ）は、２つのコンパレータ回路Ａ４お
よびＡ５それぞれの負および正入力に与えられ
る。この電圧スパイクの振幅Ｖが、仮にこれら２
つのコンパレータ回路Ａ４，Ａ５によつて設定さ
れる上限および下限の比較レベル間にあるとき
は、これらのコンパレータ回路からラツチ回路Ａ
１のピン１７へ高レベルの出力信号が与えられ
る。

第３光学検出器２５は、前記第１および第２光
学検出器と同様に、発光ダイオードLED３、フ
オトトランジスタPT３、そしてインバータＩ７
およびＩ８を備えている。第５図の位置にコイ
ンが到達することによつて第３光学検出器２５の
光路がしや断されると、インバータＩ８の出力側
に接続された他のインバータＩ９の出力には低レ
ベルが生じる。この低レベルはNANDゲートＧ
３に与えられ、このゲートＧ３から高レベル信号
が出力される。すると、上記位置の光路がコイ
ンによりしや断されていることを示すインバータ
Ｉ８の出力情報（ラツチ回路Ａ１のピン３の高レ
ベル）がラツチ回路Ａ１にラツチされる。

次に、前記マイクロプロセサは、前記第１およ
び第２の試験によるコイン識別結果を示すラツチ
回路Ａ１内の情報に応答する。コインが第１およ
び第２の試験をパスしたとすると、マイクロプロ
セサはトランジスタTR６を導通させ、第５図に
示された阻止板１９を上昇駆動する受入ソレノイ
ドSOLを作動させる。

西ドイツコイン10pf，50pfおよび2DMは1DM
および5DMコインと比べてかなり異なつている。
この３つのコインのうちの１つあるいはそれ以上
が第１の試験によつて検出されると、コンパレー
タ回路Ａ４およびＡ５によつて規定される。許容
受入れ幅は、マイクロプロセサがトランジスタ
TR５を導通させることによつて拡大される。
（このトランジスタTR５は、直列抵抗鎖VR９，
Ｒ１７，Ｒ１６のうちの半固定抵抗VR９と並列
接続されており、２つのコンパレータＡ４および
Ａ５の正および負入力それぞれに結合されてい
る。） なお、セレクタスイツチＳはアナログスイツチ
として作動するものであるが、装置全体の制御は
デジタルで行われる。したがつて、セレクタスイ
ツチＳとこのセレクタスイツチＳにより選択され
る抵抗およびコンパレータ回路Ａ３を、クロツク
回路を備えそのオーバーフロー出力がトランジス
タTR３のオン／オフを制御する８ステージのプ
リセツタブルカウンタによつて置換してもよい。
この場合、４つの半固定抵抗VR３乃至VR６は
不要であつて、その代りに、10pfおよび50pfコイ
ンに適合され独立した遅延時間を有する制御信号
波が用いられる。また、半固定抵抗VR７および
キヤパシタＣ４による遅延時間は、前記プリセツ
タブルカウンタによつて、デジタル的に制御され
てもよい。

以上述べてきた回路は、第１の試験（第５図の
位置）において、送信コイル６および受信コイ
ル７間の位相変位の絶対値を検出している。その
代りに、この位相変位の検出は、コインが存在す
るか否かの間の位相比較により相対的になされて
もよい。しかしながらこの場合は、コインがない
ときの位相シフトに関して、その温度変化あるい
は経時変化に対する補正に十分な配慮が必要であ
る。また、コインがないときの位相シフトは、コ
インが第２試験（第５図の位置）にやつてきた
その時に決定されてもよい。このときマイクロプ
ロセサに送られる無コイン位相シフト情報は、第
２の試験結果となる。この試験結果は、さらに追
加されたＤ形フリツプフロツプによつて、第１試
験手段における無コイン・ゼロクロスが生じるま
で保持される。このゼロクロスの瞬間に、全ての
情報がラツチ回路Ａ１中へクロツク（ラツチ）さ
れる。

以上述べてきた回路の素子の値は、第６図に例
示されている。また、集積回路Ａ１，Ｂ１および
Ｓのピンコネクシヨンも例示されている。ここで
用いられているラツチ回路Ａ１には、テキサス・
インストルメント社のモデル74LS273を使用する
ことができる。また、２つの集積回路Ｂ１には、
同社のモデル7493が利用できる。２つの集積回路
Ｂ２としては、モトローラ社のモデルMC14013
が、また集積回路Ｓとしては、同社のモデル
MC14016が適用できる。４つのコンパレータ回
路にはナシヨナル・セミコンダクタ社のモデル
LM339が使用できる。NANDゲートＧ１にはテ
キサス・インストルメント社のモデル7400が、Ｇ
２乃至Ｇ４には同社のモデル7410が使用できる。
Ｄ形フリツプフロツプFF１乃至FF３にはテキサ
ス・インストルメント社のモデル7474が、インバ
ータＩ１，Ｉ３，Ｉ４およびＩ７には同社のモデ
ル74C14が、その他のインバータには同社のモデ
ル7404が使用できる。４つのコイル１，２，６お
よび７は全て同じものでよく、たとえば、直径15
mmのボビンにφ0.016mmのエナメル線を300回巻い
たものでよい。

［発明の効果］ この発明の装置では、送信コイル１から受信コ
イル２へ伝送される電気エネルギ（パルスの振幅
Ｖ）がこれらのコイル間を通過するコインの種別
によつて変ることを利用してコインの識別を行な
つている。このエネルギ（振幅）は物理的に相異
なるコインの違いに応じて明確に変化するので、
コイン識別感度を高くできる。

また、この発明の他の装置および方法では、コ
インの試験を２つに分け、第１の試験（位置）
にパスしたコインについて、第１試験の結果にも
とづいて第２の試験（位置）を行なつている。
この場合、第２の試験は第１の試験結果（コイン
のカテゴリ分け）を利用しているので、その試験
内容を単独の試験の場合よりも簡素化しながら、
高精度でコインの識別ができる。

【図面の簡単な説明】

第１図はこの発明に係るコイン識別装置を示す
回路構成図、第２図は第１図に示された装置にお
ける要部の波形を例示する波形図、第３図は第２
のコイン識別装置における第１試験手段の基本構
成を示す図、第４図は第３図の要部における波形
図、第５図は第２のコイン識別装置の主要部を示
す斜視図、第６図（第６Ａ図乃至第６Ｄ図）は第
２のコイン識別装置の詳細な構成を示す回路図で
ある。 １，６……送信コイル、２，７……受信コイ
ル、３，８……コイン通路、４……トランジス
タ、５……計測手段（第２コイン試験手段）、９
……正弦波発生器、１０……位相変位応答手段
（第１コイン試験手段）、１１……入口、１２……
受入出口、１３……拒絶出口、１４……チヤネ
ル、１５……バツクプレート、１６，２０……下
端、１７……第１傾斜部、１８……下降チヤネル
部、１８ａ……延長部、１９……阻止板、２１…
…第２傾斜部、２２，２３，２５……光学検出
器、２４……弾性突出部（一方通行部材）、Ｇ１
〜Ｇ４……NANDゲート、Ｂ１……集積回路
（分周回路）、VR１〜VR９……半固定抵抗、Ａ
１……ラツチ回路、Ａ２…〜Ａ５……コンパレー
タ回路、LED１〜LED３……発光ダイオード、
PT１〜PT３……フオトトランジスタ、Ｉ１〜Ｉ
９……インバータ、FF１〜FF３，Ｂ２……Ｄ形
フリツプフロツプ、TR１〜TR６……トランジ
スタ、Ｃ３，Ｃ４……キヤパシタ、SOL……受
入ソレノイド、Ｓ……セレクタスイツチ、V_tx…
…矩形波、V_rx……電圧パルス波形、Ｖ……電圧
パルス振幅。

Claims (1)

1. 【特許請求の範囲】 １ コインの通路に配置される受信コイルと；前
   記受信コイルと対向配置され、前記受信コイルの
   前に来た前記コインを介して前記受信コイル側へ
   急変する磁束を与える送信コイルと；前記磁束の
   急変が与えられたあと所定時間が経過するまで前
   記受信コイルを短絡し、この所定時間経過後に前
   記受信コイルの短絡を解除する短絡手段と；前記
   通路の所定位置に前記コインが到達したときに起
   動信号を発生する位置検出手段と：前記短絡解除
   後前記起動信号が発生したときに、前記受信コイ
   ルの短絡解除によつて前記受信コイルに発生する
   電圧パルスの振幅から前記受信コイルに誘導され
   たエネルギを計測する計測手段とを備え、前記送
   信コイルから前記受信コイルへ伝送される磁気エ
   ネルギがこれらのコイルの間を通過するコインの
   種別に応じて変化することを利用して、前記電圧
   パルスの振幅に基づき前記コインの種別を識別す
   るよう構成したことを特徴とするコイン識別装
   置。 ２ 前記急変する磁束が、前記送信コイルに矩形
   波信号を与えることにより得られることを特徴と
   する特許請求の範囲第１項に記載のコイン識別装
   置。 ３ 前記位置検出手段が、前記通路の所定位置に
   前記コインが到達したことを光学的に検出する光
   学検出器を備えていることを特徴とする特許請求
   の範囲第１項または第２項に記載のコイン識別装
   置。 ４ 前記起動信号が、前記短絡解除のあと所定時
   間遅れて前記計測手段を作動させるサンプルパル
   スであることを特徴とする特許請求の範囲第１項
   ないし第３項のいずれか１項に記載のコイン識別
   装置。 ５ 前記計測手段が、前記電圧パルスの振幅が所
   定の上限値及び所定の下限値の間に収まるときに
   前記コインの識別用出力を発生することを特徴と
   する特許請求の範囲第１項ないし第４項のいずれ
   か１項に記載のコイン識別装置。 ６ コインを所定方向に通過させる通路と； この通路に設けられ、有効な異種コインの表示
   に応じたカテゴリを表すカテゴリ出力を得る第１
   コイン試験手段と； 前記コインを介してコイルへ急変する磁束を伝
   え、この磁束の急変が与えられたあと所定時間が
   経過するまで前記コイルを短絡し、この所定時間
   経過後に前記コイルの短絡を解除し、この短絡解
   除後に前記コイルに発生する電圧パルスの振幅か
   ら前記コイルに誘導された磁気エネルギを計測す
   る第２コイン試験手段とを備え、 前記第１コイン試験手段で得た前記カテゴリ出
   力を用いて、前記電圧パルスの振幅が前記有効な
   コインに対してほぼ一定となるように前記所定時
   間を調整して、 前記電圧パルスの振幅に基づき前記コインの種
   別を識別するよう構成したことを特徴とするコイ
   ン識別装置。 ７ 前記第１コイン試験手段が、前記通路の両側
   に相対して配設される第１送信コイルおよび第１
   受信コイルと、前記第１送信コイルに交流信号を
   与える交流信号発生器と、前記コインが前記第１
   送信コイルと前記第１受信コイルとの間に配置さ
   れたときに前記第１受信コイルに誘導される前記
   交流信号の位相変位の関数として前記カテゴリ出
   力を提供するカテゴリ出力提供手段とを備えたこ
   とを特徴とする特許請求の範囲第６項に記載のコ
   イン識別装置。 ８ 前記第１コイン試験手段が、前記通路に沿つ
   た所定の位置へ前記コインが到達したことに応答
   して前記カテゴリ出力提供手段を作動させる信号
   を発生する検出器を備えたことを特徴とする特許
   請求の範囲第７項に記載のコイン識別装置。 ９ 前記検出器が、前記コインが前記所定の位置
   へ到達したことを光学的に検出する光学検出器を
   備えていることを特徴とする特許請求の範囲第８
   項に記載のコイン識別装置。 １０ 前記カテゴリ出力提供手段が、前記第１受
   信コイルに誘導された前記交流信号がゼロレベル
   をクロスするときにその内容がサンプルされるも
   のであつて、所定のクロツクをカウントするカウ
   ンタを備えていることを特徴とする特許請求の範
   囲第７項ないし第９項のいずれかに記載のコイン
   識別装置。 １１ 前記カテゴリ出力提供手段が、前記位相変
   位の検出値に応じた複数の選択値のうちの１つを
   前記カテゴリ出力に基づいて選択する選択手段を
   備えていることを特徴とする特許請求の範囲第７
   項ないし第１０項のいずれかに記載のコイン識別
   装置。 １２ 前記カテゴリ出力提供手段が、前記位相変
   位の検出値に基づいて前記カテゴリ出力を発生す
   るマイクロプロセサを備えていることを特徴とす
   る特許請求の範囲第１１項に記載のコイン識別装
   置。 １３ 前記第２コイン試験手段が、コインの通路
   に配置される第２受信コイルと；前記第２受信コ
   イルと対向配置され、前記第２受信コイルの前に
   来た前記コインを介して前記第２受信コイル側へ
   急変する磁束を与える第２送信コイルと；前記磁
   束の急変が与えられたあと所定時間が経過するま
   で前記第２受信コイルを短絡し、この所定時間経
   過後に前記第２受信コイルの短絡を解除する短絡
   手段と；前記通路の所定位置に前記コインが到達
   したときに起動信号を発生する位置検出手段と；
   前記短絡解除後前記起動信号が発生したときに、
   前記第２受信コイルの短絡解除によつて前記第２
   受信コイルに発生する電圧パルスの振幅から前記
   第２受信コイルに誘導されたエネルギを計測する
   計測手段とを備え、前記第２送信コイルから前記
   第２受信コイルへ伝送される磁気エネルギがこれ
   らのコイルの間を通過するコインの種別に応じて
   変化することを利用して、前記電圧パルスの振幅
   に基づき前記コインの種別を識別するよう構成し
   たことを特徴とする特許請求の範囲第７項ないし
   第１２項のいずれかに記載のコイン識別装置。 １４ 前記磁束の急変が与えられたあとの前記所
   定時間がアナログ回路によつて調整されることを
   特徴とする特許請求の範囲第１３項に記載のコイ
   ン識別装置。 １５ 前記磁束の急変が与えられたあとの前記所
   定時間がデジタル回路によつて調整されることを
   特徴とする特許請求の範囲第１３項に記載のコイ
   ン識別装置。 １６ 前記第１コイン試験手段が、前記コインが
   存在しないときの前記位相変位と前記コインが存
   在するときの前記位相変位とを比較する手段を含
   むことを特徴とする特許請求の範囲第７項ないし
   第１５項のいずれかに記載のコイン識別装置。 １７ 前記コインの通路において前記第２コイン
   試験手段の後に配設されるものであつて、前記コ
   インを一方通行させる部材と；この部材の所を前
   記コインが通過したことを検出する検出器とを備
   えたことを特徴とする特許請求の範囲第６項ない
   し第１６項のいずれかに記載のコイン識別装置。 １８ 有効な異種コインの表示に応じたカテゴリ
   を表すカテゴリ出力を得る第１試験工程と； 前記第１試験工程を経たコインについて、この
   コインを介して受信コイルへ急変する磁束を伝
   え、この磁束の急変が与えられたあと所定時間が
   経過するまで前記受信コイルを短絡し、この所定
   時間経過後に前記受信コイルの短絡を解除し、こ
   の短絡解除後に前記受信コイルに発生する電圧パ
   ルスの振幅から前記受信コイルに誘導された磁気
   エネルギを計測する第２試験工程とを備え、 前記第１試験工程で得た前記カテゴリ出力を用
   いて、前記電圧パルスの振幅が前記有効なコイン
   に対してほぼ一定となるように前記所定時間を調
   整して、 前記電圧パルスの振幅に基づき前記コインの種
   別を識別するよう構成したことを特徴とするコイ
   ン識別方法。