JPS6341239B2 - - Google Patents

Info

Publication number
JPS6341239B2
JPS6341239B2 JP55044122A JP4412280A JPS6341239B2 JP S6341239 B2 JPS6341239 B2 JP S6341239B2 JP 55044122 A JP55044122 A JP 55044122A JP 4412280 A JP4412280 A JP 4412280A JP S6341239 B2 JPS6341239 B2 JP S6341239B2
Authority
JP
Japan
Prior art keywords
ink
substrate
holes
filled
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55044122A
Other languages
English (en)
Other versions
JPS56140696A (en
Inventor
Kenji Oosawa
Takao Ito
Shimetomo Fueki
Masayuki Oosawa
Akira Sakura
Keiji Kurata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4412280A priority Critical patent/JPS56140696A/ja
Publication of JPS56140696A publication Critical patent/JPS56140696A/ja
Publication of JPS6341239B2 publication Critical patent/JPS6341239B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、両面回路基板、多層回路基板等の如
く所謂スルホールを通して上下の配線パターンを
接続して成る回路基板の製法に係わり、特にその
製造過程に於けるスルホール内への被充填物(例
えばエツチングレジスト、或は導電材料等)の充
填工程を改善し、この種の回路基板の品質を向上
し且つコスト低下を図らんとするものである。
先ず、本発明の理解を容易にするために第1図
の工程図を用いて両面回路基板の一例を説明しよ
う。之は、同図Aに示すようにフエノール樹脂、
エポキシ樹脂等からなる絶縁基板1の上下両面に
夫々銅箔2,2′を被着して成る所謂銅張り積層
板3を設け、この積層板3の所要位置に上下に貫
通するスルホール4を穿設し、次にスルホール4
の内側面及び銅箔2,2′を含むように無電解銅
メツキ及び電気銅メツキを順次施して銅メツキ層
を形成する(同図B)。次に、スルホール4内に
エツチングレジスト用のインキ6を充填し、さら
に銅箔2,2′上に配線パターンに対応したパタ
ーンの同様のエツチングレジスト用のインキ7を
印刷形成する(同図C及びD)。然る後、これら
のインキ6及び7をマスクとして銅メツキ層5を
含む銅箔2,2′を選択エツチングし夫々配線パ
ターン8,8′を形成し(同図E)、その後インキ
6及び7を除去することにより目的の両面回路基
板10が製造される。
斯る両面回路基板10においては、特に第1図
Cの工程、即ちスルホール4内にエツチングレジ
スト用のインキ6を充填する工程が品質の良否に
影響を与えている。従来スルホール4内へのイン
キ6の充填は、第2図に示すように、エツチング
レジスト用のインキ6を収容した槽11内に互に
転接駆動する対のローラ12及び13の一方、例
えばローラ12の一部を浸漬し、転接駆動によつ
てローラ12及び13の表面にインキ6を付着し
た状態で、基板1(第1図Bの工程で得られた基
板である)をローラ12と13の間に通過せしめ
スルホール4内にインキ6を埋込んだ後、後方の
対のスキージ14及び15間に通過せしめて基板
1の両面に付着されたインキ6をスキージ14及
び15によつて除去するようになす。次にインキ
6が硬化して後基板1の表面に残つたインキ6′
をブラシ研磨等によつて除去するようになしてい
る。しかし乍ら、従来のこのような充填工程にお
いては、次のような問題点がある。即ち、インキ
6が基板1の不要部分に付着するために、例えば
次工程のパターン印刷用のガイド孔にマスキング
テープが必要なこと、基板1の端面にインキ6′
が残り自動パターン印刷に有利なつき当て印刷の
精度が出せないこと。基板1の全面にインキが付
着し特にスキージ処理への送りの際にインキが送
りローラなどに付着しすべりが出るなど自動送り
機構が困難となる。さらにインキ6が機械全体に
付着し回転部などに溜つて動作の停止を来たすの
で、機械の掃除が必要となる等の問題点があつ
た。
本発明は、上述の点に鑑み、スルホールへの充
填工程において、従来の問題点を解消し、品質の
よい回路基板を製造できるようにした回路基板の
製法を提供するものである。
以下、図面を参照しながら本発明を説明しよ
う。なお以下に説明する各例は第1図の場合と同
様にスルホール内にエツチングレジスト用のイン
キを充填する場合である。
まず第3図乃至第7図の本発明に係る参考例を
説明する。第3図の場合は、第1図A及びBで示
すように両面に銅箔2,2′が被着され所定位置
にスルホール4が形成されると共に、スルホール
4及び銅箔2,2′上に銅メツキ層5を形成した
基板1を設けて後、この基板1を例えば第3図に
示すように所定の空間21を保つて基台22上に
載置固定し、この基板1上にマスク23を重ね合
せる。このマスク23は基板1のスルホール4に
対応した位置にスルホール4より径の大きい透孔
24を有して成るもので、例えば厚さ20μ〜
500μ、好ましくは100μ程度のステンレスなどの
金属シートにエツチングで穿孔したもの、又は塩
化ビニールシートでドリルで孔開けしたもの等を
用い得る。そして、このようなマスク23を基板
1上に重ね合せた状態でスクリーン印刷により、
即ちスキージ25を介してインキ6をスルホール
4内に充填する。スルホール4内にインキ6を充
填した後マスク24を取り除く。その後必要に応
じてスルホール4からだれたインク凸部6aを研
磨して除去するを可とする。インキ6の粘度とし
ては6000cps以上〜100000cps以下、好ましくは
15000cps程度がよく、又スキージ角としては5゜以
上〜50゜以下、好ましくは15゜がよい。30φ〜100φ
のローラを用いてもよい。これらの条件は以後の
各参考例及び実施例にも共通する。このような方
法によれば印刷によりインキ6は必要なスルホー
ル4内にのみ充填され、電極表面、基板端面など
の不要部に付着されず、従つて、インキ6を充填
して後、従来のような不要部に付着されたインキ
を除去する工程が不要となる。なお、この方法に
おいてはスルホール4にのみ選択的にインキ6の
充填ができるので、第1図Dの回路パターンに対
応したエツチングパターンのレジスト用のインキ
7を印刷して後、マスク23を介してスルホール
4内へのインキ6の充填を行うことが出来る。従
つて、この場合のマスク23の透孔24の大きさ
はスルホール4の径よりも大きく且つ配線パター
ンの所謂ラウンド部の径より小さい範囲に選ぶ。
又、マスク23の透孔24は第4図に示すように
テーパ孔加工25を施すことにより、インキ6の
はみ出しがなく好ましい充填が出来る。
第5図の場合は基板1に対してその周端部分の
みを覆うマスク23を重ね合わせ、スクリーン印
刷によりスルホール4内にインキ6を充填する。
この場合のマスク23は、例えば厚さ100μのス
テンレス板をくり抜いたもの、或は肉厚(5mm程
度)の真鍮板、アクリル板等をその透孔26の縁
を第6図に示すようにテーパー加工したもの(例
えばテーパ角θ=5゜程度)等を用い得る。又、ス
キージとしては2種のスキージ25a,25bを
用いるを可とし、そのスキージ25a,25bを
用いたときは基板1の表面にインキ残りがなくな
る。尚、第5図において、例えば1種のスキージ
による印刷によりインキを充填した場合に於て
も、基板表面のインキ残りは薄く、爾後の研磨で
簡単に除去できる。
さらに、第5図の変型例として、第7図に示す
ように、透孔26を有するマスク23をドラム状
になし、この中にスキージ25を固定して配し、
マスク23を回転させながら、且つ之に同期する
ように基板1を矢印a方向に移動させて所謂ロー
タリースクリーン印刷によりインキ6を充填する
こともできる。斯る第5図及び第7図の方法にお
いても、少くとも基板1の端面へのインキ付着及
び各工程の位置決め孔へのインキの付着が皆無と
なり、マスキングテープを局部的に張ること、又
は端面のインキ落しの作業が不要となる。又基板
表面(スキージ面)に若干のインキが付着されて
も自動研磨機で順次連続して機械除去できるので
特に問題にはならない。
一方、上例の場合には、印刷による充填時に基
板1の下面にインキ6のだれが生じ易く、後工程
でブラシ研磨等によつてインキのだれた部分を除
去する必要が生ずる。このとき、インキの付着さ
れていない正常な面のCu箔がブラツシングのく
り返しにより摩耗し最終的に回路の断線、抵抗値
の異常変化が生じる懼れがある。
而して、この点をさらに改善したのが本発明で
あり、その実施例を第8図に示す。之は、第8図
Aに示すように基台22上に下面が所定の空間2
1を保つようにして例えば50〜300メツシユの金
属製あるいは合成繊維製の網状体27を架張し、
この網状体27上に上述と様のスルホール4を有
した基板1を載置する。そして、この基板1上に
マスク23(本例では基板周端部分のみを覆うマ
スクであるが、勿論スルホール4に対応する部分
に透孔24を有したマスク23を使用することが
できる)を重ね合せスクリーン印刷により、即ち
スキージ25を介してインキ6をスルホール4内
に充填する。このとき、スルホール4の下部にだ
れ出たインキ6のだれ分28は網状体27に吸収
される。この結果、第8図Bに示すように、イン
キ充填後の基板1においては、そのスルホール4
に対応した基板下面にインキのだれが生じない。
尚、網状体27にはインキのだれ分28が吸収さ
れているので、この状態では次の基板1に対する
スクリーン印刷のときに基板1にインキが付着し
てしまう。従つて、インキ充填後は、第8図Cに
示すように、一旦網状体27に対してスキージ処
理を施し吸収されているインキ28を網状体27
の下面に押し出すようになす。このようになせば
網状体27の表面にはインキが無く、次の基板1
は汚れない。
第9図は網状体27を用いた場合の変型例であ
る。即ち本例では基台22上に網状体27を0.05
〜1.0mm程度離して設置し、この網状体27上基
板に1を載置し、さらに基板1上にマスク23を
配してスクリーン印刷により基板1のスルホール
4内にインキ6を充填する(同図A)。このとき
も、スルホール4の下部からのインキのだれ分2
8は網状体27に吸収され、基板1の下面にイン
キのだれが生じない。印刷後は、上例と同様に即
ち第9図Bに示すように網状体27上をスキージ
処理し、このときスキージ25を基板1の載らな
い端部迄で移動し、吸収されているインキを除去
するようになす。
このように、スクリーン印刷によるスルホール
4内へのインキ6の充填時に、基板1の下面に網
状体27を配置することにより、印刷によりスル
ホール4に流れ込んだインキ6は基板1の裏面に
廻り込むことがなく、網状体27に吸収され、過
剰なインキがスルホール4に充填されることがな
い。したがつて、後工程のインキ平滑研磨が著し
く容易となる。
尚、上記の各実施例においてはスルホール内に
エツチングレジスト用のインキを充填する場合に
つき説明したが、その他、例えば第1図において
銅メツキ層5を省略し、代りに最近提案された導
電ペースト、即ち水銀又はガリウムを主体とする
液状金属と、この液状金属と合金化し得る金属の
粉末との混合物よりなるペースト状の導電材料を
スルホール4内に充填し上下面の銅箔2,2′の
導通をとるような場合、その導電材料のスルホー
ル4内への充填工程に本発明を適用することも出
来る。この導電材料は当初ペースト状をなし、充
填後、経時的に合金化し凝固する。
上述せる如く、本発明によれば、回路基板の製
造に際し、そのスルホール内へのレジストインキ
あるいは導電ペースト等の充填を良好になし、充
填後の後処理が省略され、従つて回路基板の品質
向上並びにコスト低下を図ることが出来る。
【図面の簡単な説明】
第1図は本発明の説明に供する回路基板の製法
の一例を示す工程順の断面図、第2図は従来のス
ルホール充填工程図、第3図は本発明に係るスル
ホール充填工程の参考例を示す断面図、第4図は
そのマスクの要部を示す拡大図、第5図は本発明
に係るスルホール充填工程の他の参考例を示す断
面図、第6図はそのマスクの要部を示す拡大図、
第7図は本発明に係るスルホール充填工程のさら
に他の参考例を示す斜視図、第8図A〜C及び第
9図A〜Bは夫々本発明のスルホール充填工程の
実施例を示す工程図である。 1は基板、2,2′は銅箔、4はスルホール、
5はメツキ層、6はエツチングレジスト用のイン
キである。

Claims (1)

    【特許請求の範囲】
  1. 1 両面に導電層を有し所定位置にスルホールが
    形成された基板を設け、該基板上に少なくとも上
    記スルホールが臨む透孔を有したマスクを重ね、
    基板下部には網状体を配し、印刷手段にて被充填
    物を上記スルホール内に充填せしめる工程を有す
    ることを特徴とする回路基板の製法。
JP4412280A 1980-04-04 1980-04-04 Method of manufacturing circuit board Granted JPS56140696A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4412280A JPS56140696A (en) 1980-04-04 1980-04-04 Method of manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4412280A JPS56140696A (en) 1980-04-04 1980-04-04 Method of manufacturing circuit board

Publications (2)

Publication Number Publication Date
JPS56140696A JPS56140696A (en) 1981-11-04
JPS6341239B2 true JPS6341239B2 (ja) 1988-08-16

Family

ID=12682791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4412280A Granted JPS56140696A (en) 1980-04-04 1980-04-04 Method of manufacturing circuit board

Country Status (1)

Country Link
JP (1) JPS56140696A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5966192A (ja) * 1982-10-08 1984-04-14 株式会社棚澤八光社 両面プリント配線基板の製造方法
JPH0314062Y2 (ja) * 1985-07-24 1991-03-28
JPS62224996A (ja) * 1986-03-27 1987-10-02 イビデン株式会社 プリント配線板およびその製造方法
JPS6457792A (en) * 1987-08-28 1989-03-06 Kokusai Electric Co Ltd Forming method for small-diameter through hole with fine land of printed board
JPH01248592A (ja) * 1988-03-30 1989-10-04 Hitachi Ltd スルーホールへの導体ペースト充填方法
US8844090B2 (en) 2005-06-17 2014-09-30 United Technologies Corporation Tool for filling voids in turbine vanes and other articles

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376366A (en) * 1976-12-18 1978-07-06 Fujitsu Ltd Method of producing ceramic circuit board
JPS5480559A (en) * 1977-12-09 1979-06-27 Matsushita Electric Ind Co Ltd Method of producing printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376366A (en) * 1976-12-18 1978-07-06 Fujitsu Ltd Method of producing ceramic circuit board
JPS5480559A (en) * 1977-12-09 1979-06-27 Matsushita Electric Ind Co Ltd Method of producing printed wiring board

Also Published As

Publication number Publication date
JPS56140696A (en) 1981-11-04

Similar Documents

Publication Publication Date Title
US6096131A (en) Solder paste deposition
JPS6341239B2 (ja)
JP2001130160A (ja) スクリーン印刷方法とその装置及びそれらに用いるスクリーンマスクと回路基板
EP0784914B1 (en) Method of manufacturing a printed circuit board
US4610758A (en) Manufacture of printed circuit boards
JP2001068831A (ja) 部品実装済基板への腐食防止材の塗布方法
JP5317491B2 (ja) プリント配線板の製造方法
JP3682500B2 (ja) プリント配線基板、及び、プリント配線基板の製造方法
KR100771283B1 (ko) 인쇄회로기판의 비아홀 충진 방법
JP2004214410A (ja) 多層配線基板の製造方法及び多層配線基板
JP2658414B2 (ja) グリーンシートへの導電層パターン形成装置
JP4297538B2 (ja) 印刷用マスクの製造方法及び該方法により製造した印刷用マスク
JP4705972B2 (ja) プリント配線板及びその製造方法
JP4042735B2 (ja) グラビアロール、グラビア印刷機および積層セラミック電子部品の製造方法
JPH0682924B2 (ja) 複合基板の製造方法
JP2001298253A (ja) 印刷用下地膜、それを用いた印刷方法及びその方法により製造される配線基板
JP4328097B2 (ja) スクリーン印刷用メタルマスク及びその製造方法及び印刷方法
JP3398498B2 (ja) 印刷方法
JPH05212852A (ja) クリーム半田供給方法
JPH0650222Y2 (ja) メタルマスク
JPH0243797A (ja) スルーホール付回路基板の製造方法
JP2008173654A (ja) 穴開き金属板の製造方法
JPH07276842A (ja) メタルマスク
JP4533103B2 (ja) スクリーン印刷方法
JPH0550776A (ja) メタルマスク版