JPS6340074B2 - - Google Patents
Info
- Publication number
- JPS6340074B2 JPS6340074B2 JP57012381A JP1238182A JPS6340074B2 JP S6340074 B2 JPS6340074 B2 JP S6340074B2 JP 57012381 A JP57012381 A JP 57012381A JP 1238182 A JP1238182 A JP 1238182A JP S6340074 B2 JPS6340074 B2 JP S6340074B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- analog
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
- Dc Digital Transmission (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】
本発明は、磁気センサ，振動センサ，光センサ
等より入力されるアナログ信号を２値化するアナ
ログ信号の２値化回路に関するものである。
等より入力されるアナログ信号を２値化するアナ
ログ信号の２値化回路に関するものである。
従来、アナログ信号を２値化する方法として
は、第１図に示す様に、信号入力端子１に印加さ
れたアナログ信号を正側包絡線検出回路２で正変
化の包絡線検出を、また負側包絡線検出回路３で
負変化の包絡線検出をし、両包絡線出力を加算回
路４で加算し、原アナログ信号と比較回路５で比
較して２値化する方法が知られている。しかしな
がら、第２図に破線で示すようなアナログ信号ａ
を第１図のような回路で２値化すると、あらかじ
め設定されている上記各包絡線検出回路２，３の
積分定数に対して固有の充放電特性を持つために
第２図に実線ｂ，ｃで示すような、各包絡線検出
回路２，３の出力が得られ、結局、加算回路４の
出力は第２図に一点鎖線ｄで示すようになり、比
較回路５で２値化され出力端子６に出力される２
値化信号は第３図に破線部分ｅで示すように、ア
ナログ信号の変化どおり２値化されないような現
象が出る欠点を有していた。
は、第１図に示す様に、信号入力端子１に印加さ
れたアナログ信号を正側包絡線検出回路２で正変
化の包絡線検出を、また負側包絡線検出回路３で
負変化の包絡線検出をし、両包絡線出力を加算回
路４で加算し、原アナログ信号と比較回路５で比
較して２値化する方法が知られている。しかしな
がら、第２図に破線で示すようなアナログ信号ａ
を第１図のような回路で２値化すると、あらかじ
め設定されている上記各包絡線検出回路２，３の
積分定数に対して固有の充放電特性を持つために
第２図に実線ｂ，ｃで示すような、各包絡線検出
回路２，３の出力が得られ、結局、加算回路４の
出力は第２図に一点鎖線ｄで示すようになり、比
較回路５で２値化され出力端子６に出力される２
値化信号は第３図に破線部分ｅで示すように、ア
ナログ信号の変化どおり２値化されないような現
象が出る欠点を有していた。
本発明は上記従来の欠点を除去し、かつアナロ
グ信号の振幅変動に対しても、効果的に追従する
ことができるアナログ信号の２値化回路を提供し
ようとするものである。
グ信号の振幅変動に対しても、効果的に追従する
ことができるアナログ信号の２値化回路を提供し
ようとするものである。
第４図は本発明の一実施例を示しており、以下
に本実施例について詳細に説明する。第４図にお
いて、７はアナログ信号の入力端子であり、この
入力端子７に印加されたアナログ信号（第５図
Ａ）は、緩衝増幅回路８で緩衝された後、ダイオ
ード９及びそれと並列接続された開路状態のスイ
ツチ回路１０を経て、瞬時値保持回路１１で入力
端子７より入力された信号の正変化分の瞬時値を
保持する（第５図Ｂ）。また、緩衝増幅回路８の
出力は、ダイオード１２及びそれと並列接続され
た開路状態のスイツチ回路１３を経て瞬時値保持
回路１４で負変化分の瞬時値を保持する（第５図
Ｃ）。瞬時値保持回路１１と１４の出力は、加算
回路１５で加算され、この加算信号Ｄが比較回路
１６の印加される。一方、入力端子７からの信号
も比較回路１６へ各々比較入力として印加され、
２値化信号を得る。比較回路１６の出力はインバ
ータ１７を経て出力端子１８に出力される（第５
図Ｅ）。一方、比較回路１６の出力をタイミング
パルス発生回路１９へ入力させ、比較回路１６の
出力が正に変化した時スイツチ回路１３を、また
比較回路１６の出力が負に変化した時にはスイツ
チ回路１０を、各々、閉路状態に作用させるパル
ス（第５図Ｆ，Ｇ）を上記タイミングパルス発生
回路１９で出力する。また基準電圧回路２０は、
瞬時値保持回路１４の入力端子に高抵抗を経て接
続されているため、初期状態において、入力端子
７に印加される信号電圧がOVの場合には、瞬時
値保持回路１４の出力電圧は、基準電圧回路２０
の出力電圧と等しくなるように設定されている。
に本実施例について詳細に説明する。第４図にお
いて、７はアナログ信号の入力端子であり、この
入力端子７に印加されたアナログ信号（第５図
Ａ）は、緩衝増幅回路８で緩衝された後、ダイオ
ード９及びそれと並列接続された開路状態のスイ
ツチ回路１０を経て、瞬時値保持回路１１で入力
端子７より入力された信号の正変化分の瞬時値を
保持する（第５図Ｂ）。また、緩衝増幅回路８の
出力は、ダイオード１２及びそれと並列接続され
た開路状態のスイツチ回路１３を経て瞬時値保持
回路１４で負変化分の瞬時値を保持する（第５図
Ｃ）。瞬時値保持回路１１と１４の出力は、加算
回路１５で加算され、この加算信号Ｄが比較回路
１６の印加される。一方、入力端子７からの信号
も比較回路１６へ各々比較入力として印加され、
２値化信号を得る。比較回路１６の出力はインバ
ータ１７を経て出力端子１８に出力される（第５
図Ｅ）。一方、比較回路１６の出力をタイミング
パルス発生回路１９へ入力させ、比較回路１６の
出力が正に変化した時スイツチ回路１３を、また
比較回路１６の出力が負に変化した時にはスイツ
チ回路１０を、各々、閉路状態に作用させるパル
ス（第５図Ｆ，Ｇ）を上記タイミングパルス発生
回路１９で出力する。また基準電圧回路２０は、
瞬時値保持回路１４の入力端子に高抵抗を経て接
続されているため、初期状態において、入力端子
７に印加される信号電圧がOVの場合には、瞬時
値保持回路１４の出力電圧は、基準電圧回路２０
の出力電圧と等しくなるように設定されている。
次に、本実施例の動作について説明する。第４
図，第５図において、時刻t1以前ではアナログ入
力信号は「OV」であり、スイツチ１０および１
３は開放されており、正の保持回路１１の出力Ｂ
は「OV」、負の保持回路１４の出力Ｃは基準電
圧回路２０によつて設定された負の電圧になつて
いる。
図，第５図において、時刻t1以前ではアナログ入
力信号は「OV」であり、スイツチ１０および１
３は開放されており、正の保持回路１１の出力Ｂ
は「OV」、負の保持回路１４の出力Ｃは基準電
圧回路２０によつて設定された負の電圧になつて
いる。
時刻t1になり、アナログ入力信号が徐々に負電
圧に低下していくと、正の保持回路１１は
「OV」を保持しているので加算信号Ｄがアナロ
グ入力信号より大きくなるので出力信号Ｅは論理
「１」から「０」に変化する。このときタイミン
グパルス発生回路１９は負の変化の信号Ｆを出力
し、スイツチ１０を一時閉成する。このとき信号
Ｃはアナログ入力信号と同一になり、アナログ入
力信号の低下とともに信号Ｃも低下する。信号Ｂ
は時刻t2まで「OV」を保持している。
圧に低下していくと、正の保持回路１１は
「OV」を保持しているので加算信号Ｄがアナロ
グ入力信号より大きくなるので出力信号Ｅは論理
「１」から「０」に変化する。このときタイミン
グパルス発生回路１９は負の変化の信号Ｆを出力
し、スイツチ１０を一時閉成する。このとき信号
Ｃはアナログ入力信号と同一になり、アナログ入
力信号の低下とともに信号Ｃも低下する。信号Ｂ
は時刻t2まで「OV」を保持している。
次に時刻t2になると、アナログ入力信号が徐々
の正電圧に上昇していくと、負の保持回路１４は
低電圧を保持しているので、加算信号Ｄがアナロ
グ入力信号より大きくなるので、出力信号Ｅは論
理「０」から「１」に変化する。このときタイミ
ングパルス発生回路１９は正の変化の信号Ｇを出
力し、スイツチ１０を一時閉成する。このとき信
号Ｂはアナログ入力信号と同一になりアナログ入
力信号の上昇とともに信号Ｂも上昇する。信号Ｃ
は時刻t3まで低電圧を保持している。
の正電圧に上昇していくと、負の保持回路１４は
低電圧を保持しているので、加算信号Ｄがアナロ
グ入力信号より大きくなるので、出力信号Ｅは論
理「０」から「１」に変化する。このときタイミ
ングパルス発生回路１９は正の変化の信号Ｇを出
力し、スイツチ１０を一時閉成する。このとき信
号Ｂはアナログ入力信号と同一になりアナログ入
力信号の上昇とともに信号Ｂも上昇する。信号Ｃ
は時刻t3まで低電圧を保持している。
このようにして、時刻t3になると再び加算信号
Ｄが、アナログ入力信号より高くなつてスイツチ
１３を一時閉成し、その後時刻t4になつて、加算
信号Ｄがアナログ入力信号より低くなると、スイ
ツチ１０を一時閉成する。
Ｄが、アナログ入力信号より高くなつてスイツチ
１３を一時閉成し、その後時刻t4になつて、加算
信号Ｄがアナログ入力信号より低くなると、スイ
ツチ１０を一時閉成する。
従つて本実施例では第５図Ｄ，Ｅのようにアナ
ログ入力信号と加算信号Ｄとを比較して、タイミ
ングパルスＦ，Ｇを発生することにより出力信号
Ｅの論理「０」，「１」を切り換えるよう構成した
ので、第５図Ａのように、アナログ入力信号が
「OV」より低い状態が続いても正確に出力でき
ることとなる。
ログ入力信号と加算信号Ｄとを比較して、タイミ
ングパルスＦ，Ｇを発生することにより出力信号
Ｅの論理「０」，「１」を切り換えるよう構成した
ので、第５図Ａのように、アナログ入力信号が
「OV」より低い状態が続いても正確に出力でき
ることとなる。
このように、入力信号の周期に依存せず、か
つ、入力信号の振幅変動に対しても従来の回路よ
りも大幅に改善され、さらに、回路構成が簡単と
なる利点を有するものである。
つ、入力信号の振幅変動に対しても従来の回路よ
りも大幅に改善され、さらに、回路構成が簡単と
なる利点を有するものである。
上記実施例からも明らかなように本発明によれ
ば、２値化するしきい値を決定するのに、アナロ
グ信号の極大値及び極小値を保持して両方の値を
加算して行なうため、アナログ信号の周期に依存
してしきい値が変動しない利点があり、かつ、保
持された極大値或いは極小値は、２値化された出
力の変化点で、逐次、アナログ信号の極大値或い
は極小値になるまで瞬時値を保持して、しきい値
を得るため、アナログ信号振幅の変動に対して容
易に追従できる利点があり、なおかつ回路構成が
複雑でない等の利点があるものである。
ば、２値化するしきい値を決定するのに、アナロ
グ信号の極大値及び極小値を保持して両方の値を
加算して行なうため、アナログ信号の周期に依存
してしきい値が変動しない利点があり、かつ、保
持された極大値或いは極小値は、２値化された出
力の変化点で、逐次、アナログ信号の極大値或い
は極小値になるまで瞬時値を保持して、しきい値
を得るため、アナログ信号振幅の変動に対して容
易に追従できる利点があり、なおかつ回路構成が
複雑でない等の利点があるものである。
第１図は従来のアナログ信号２値化回路のブロ
ツク図、第２図は第１図の各部の波形図、第３図
は同回路による２値化出力波形図、第４図は本発
明の一実施例におけるアナログ信号２値化回路の
ブロツク図、第５図Ａ〜Ｇは同回路の各部の波形
図である。 ７…入力端子、８…緩衝増幅回路、９…ダイオ
ード、１０…スイツチ回路、１１…瞬時値保持回
路、１２…ダイオード、１３…スイツチ回路、１
４…瞬時値保持回路、１５…加算回路、１６…比
較回路、１７…インバータ、１８…出力端子、１
８…タイミングパルス発生回路、２０…基準電圧
回路。
ツク図、第２図は第１図の各部の波形図、第３図
は同回路による２値化出力波形図、第４図は本発
明の一実施例におけるアナログ信号２値化回路の
ブロツク図、第５図Ａ〜Ｇは同回路の各部の波形
図である。 ７…入力端子、８…緩衝増幅回路、９…ダイオ
ード、１０…スイツチ回路、１１…瞬時値保持回
路、１２…ダイオード、１３…スイツチ回路、１
４…瞬時値保持回路、１５…加算回路、１６…比
較回路、１７…インバータ、１８…出力端子、１
８…タイミングパルス発生回路、２０…基準電圧
回路。
Claims (1)
- １ アナログ入力信号を順方向ダイオードを介し
て入力する正の瞬時値保持回路と、上記アナログ
入力信号を逆方向ダイオードを介して入力する負
の瞬時値保持回路と、上記正、負の瞬時値保持回
路の出力信号を加算する加算回路と、この加算回
路の出力信号と上記アナログ入力信号とを比較し
て２値化信号を出力する比較回路と、この比較回
路の出力信号を入力し、負の方向に変化したとき
には、上記逆方向ダイオードを一時短絡し、正の
方向に変化したときには上記正方向ダイオードを
一時短絡させるタイミングパルス発生回路とを備
えたアナログ信号２値化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57012381A JPS58130675A (ja) | 1982-01-28 | 1982-01-28 | アナログ信号２値化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57012381A JPS58130675A (ja) | 1982-01-28 | 1982-01-28 | アナログ信号２値化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58130675A JPS58130675A (ja) | 1983-08-04 |
| JPS6340074B2 true JPS6340074B2 (ja) | 1988-08-09 |
Family
ID=11803687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57012381A Granted JPS58130675A (ja) | 1982-01-28 | 1982-01-28 | アナログ信号２値化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58130675A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175439A (ja) * | 1987-12-29 | 1989-07-11 | Matsushita Electric Ind Co Ltd | 光受信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534719A (en) * | 1978-09-02 | 1980-03-11 | Ricoh Co Ltd | Picture information reader |
-
1982
- 1982-01-28 JP JP57012381A patent/JPS58130675A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534719A (en) * | 1978-09-02 | 1980-03-11 | Ricoh Co Ltd | Picture information reader |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58130675A (ja) | 1983-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0026588B1 (en) | Zero-crossing comparators with threshold validation | |
| JPS6453623A (en) | Pulse detecting circuit employing amplitude and time recognition | |
| US3693028A (en) | System for the detection and validation of signal peaks | |
| JPS5891514A (ja) | 信号変換回路 | |
| KR890015234A (ko) | 데이타 재생에 사용되는 2개의 다른 등화신호를 발생하는 등화기를 갖춘 메모리 시스템용 데이타 재생회로 | |
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| JPS6340074B2 (ja) | ||
| JPS6126091A (ja) | 音程検出装置 | |
| EP0357046B1 (en) | Signal processing device for analogue to digital conversion | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| US3372375A (en) | Error detection system | |
| SU1520586A1 (ru) | Устройство дл воспроизведени информации с магнитного носител | |
| JP3388165B2 (ja) | 車両進行方向判定回路 | |
| SU672640A1 (ru) | Устройство дл воспроизведени цифрофой информации с магнитной ленты | |
| JP2692506B2 (ja) | 振幅ピーク値検出器 | |
| SU1272257A1 (ru) | Устройство дл измерени длительности импульсных сигналов | |
| SU587621A2 (ru) | Устройство воспроизведени двоичной информации с магритоносител | |
| JPS59160803A (ja) | オ−デイオ信号レベル極小位置検出回路 | |
| JPH0145249B2 (ja) | ||
| SU1635285A1 (ru) | Устройство коррекции штриховых изображений | |
| JPS61189016A (ja) | 波形整形器 | |
| JPS5972243A (ja) | デジタルデ−タミユ−ト回路 | |
| JPS63189012A (ja) | パルス化周波数変調信号の復調方式 | |
| JPH0783747A (ja) | 信号検出回路 | |
| JPS59122137A (ja) | デイジタル信号再生回路 |