JPS58130675A - アナログ信号2値化回路 - Google Patents
アナログ信号2値化回路Info
- Publication number
- JPS58130675A JPS58130675A JP57012381A JP1238182A JPS58130675A JP S58130675 A JPS58130675 A JP S58130675A JP 57012381 A JP57012381 A JP 57012381A JP 1238182 A JP1238182 A JP 1238182A JP S58130675 A JPS58130675 A JP S58130675A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog signal
- output
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Dc Digital Transmission (AREA)
- Image Input (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、磁気センサ、振動センサ、光センサ争より出
力されるアナログ信号を2イ直化するアナ【jグ信号の
2値化回路に関するものである。
力されるアナログ信号を2イ直化するアナ【jグ信号の
2値化回路に関するものである。
9「東、−アナログ信号を2値化する方法としては、第
1図に示す様に、信号入力端子1に印加されたアナログ
信号を正側包絡線検出回路2で正変化の包絡線検出を、
捷だ負側包絡線検出回路3で負変化の包絡線検出をし、
両包絡線出力を加算回路4で加算し、原アナログ信号と
比較回路6で比較して2値化する方法が知られている。
1図に示す様に、信号入力端子1に印加されたアナログ
信号を正側包絡線検出回路2で正変化の包絡線検出を、
捷だ負側包絡線検出回路3で負変化の包絡線検出をし、
両包絡線出力を加算回路4で加算し、原アナログ信号と
比較回路6で比較して2値化する方法が知られている。
しかしながら、第2図に破線で示すようなアナログ信号
&を第1図のような回路で2値化すると、あらかじめ設
定されている上記各包絡線検出回路2,3の積分定数に
対して固有の充放電特性を持つために第2図に実線す、
cで示すような、各包絡線検出回路2゜3の出力が得ら
れ、結局、加算回路4の出力は第2図に一点鎖線dで示
すようになり、比較回路6で2値化され出力端子eに出
力される2値化信号は第3図に破線部分θで示すように
、アナログ信号の変化どおり2値化されないような現象
が出る欠点を有していた。
&を第1図のような回路で2値化すると、あらかじめ設
定されている上記各包絡線検出回路2,3の積分定数に
対して固有の充放電特性を持つために第2図に実線す、
cで示すような、各包絡線検出回路2゜3の出力が得ら
れ、結局、加算回路4の出力は第2図に一点鎖線dで示
すようになり、比較回路6で2値化され出力端子eに出
力される2値化信号は第3図に破線部分θで示すように
、アナログ信号の変化どおり2値化されないような現象
が出る欠点を有していた。
本発明は上記従来の欠点を除去し、かつアナログ信号の
振幅変動に対しても、効果的に追従することができるア
ナログ信号の2値化回路を提供しようとするものである
。
振幅変動に対しても、効果的に追従することができるア
ナログ信号の2値化回路を提供しようとするものである
。
第4図は本発明の一実施例を示しており、以下に本実施
例について詳細に説明するう第4図において、7はアナ
ログ信号の入力端子であり、この入力端子7に印加され
たアナログ信号(第6図ム)は、緩衝増幅回路8で緩衝
された後、ダイオード9及びそれと並列接続された開路
状態のスイッチ回路10を経て、瞬時値保持回路11で
入力端子7より入力された信号の正変化分の瞬時値を保
持する(第5図B)。また、緩衝増幅回路8の出力は、
ダイオード12及びそれと並列接続された開路状態のス
イッチ回路13を経て瞬時値保持回路14で負変化分の
瞬時値を保持する(第6図C)。
例について詳細に説明するう第4図において、7はアナ
ログ信号の入力端子であり、この入力端子7に印加され
たアナログ信号(第6図ム)は、緩衝増幅回路8で緩衝
された後、ダイオード9及びそれと並列接続された開路
状態のスイッチ回路10を経て、瞬時値保持回路11で
入力端子7より入力された信号の正変化分の瞬時値を保
持する(第5図B)。また、緩衝増幅回路8の出力は、
ダイオード12及びそれと並列接続された開路状態のス
イッチ回路13を経て瞬時値保持回路14で負変化分の
瞬時値を保持する(第6図C)。
一時値保持回路11と14の出力は、加算回路16で加
算され、この加算信号りが比較回路16に印加される。
算され、この加算信号りが比較回路16に印加される。
一方、入力端子7からの信号も比較回路16へ各々比較
入力として印加され、2値化信号を得る。比較回路16
の出力はインバータ17を経て出力端子18に出力され
る(第6図E)。
入力として印加され、2値化信号を得る。比較回路16
の出力はインバータ17を経て出力端子18に出力され
る(第6図E)。
−jハ比較回路16の出力をタイミングパルス発生回路
19へ入力させ、比較回路16の出力が正に変化しだ時
スイッチ回路13を、また比較回路16の出力が負に変
化した時にはスイッチ回路1゜を、各々、閉路状態に作
用させるパルス(第5図F、 G)を上記タイミング
パルス発生回路19で出力する。また基準電圧回路2o
は、瞬時値保持回路14の入力端子に高抵抗を経て接続
されているため、初期状態において、入力端子7に印加
される信号電圧がOVの場合には、瞬時値保持回路14
の出力電圧は、基準電圧回路20の出力電圧と等しくな
るように設定されている。
19へ入力させ、比較回路16の出力が正に変化しだ時
スイッチ回路13を、また比較回路16の出力が負に変
化した時にはスイッチ回路1゜を、各々、閉路状態に作
用させるパルス(第5図F、 G)を上記タイミング
パルス発生回路19で出力する。また基準電圧回路2o
は、瞬時値保持回路14の入力端子に高抵抗を経て接続
されているため、初期状態において、入力端子7に印加
される信号電圧がOVの場合には、瞬時値保持回路14
の出力電圧は、基準電圧回路20の出力電圧と等しくな
るように設定されている。
このように本実施例によれば入力信号の周期に依存せず
、かつ、入力信号の振幅変動に対しても従来の回路より
も大幅に改善され、さらに、回路構成が簡単となる利点
を有するものである。
、かつ、入力信号の振幅変動に対しても従来の回路より
も大幅に改善され、さらに、回路構成が簡単となる利点
を有するものである。
上記実施例からも明らかなように本発明によれば、2値
化するしきい値を決定するのに、アナログ信号の極大値
及び極小値を保持して両方の値を加算して行なうだめ、
アナログ信号の周期に依存してしきい値が変動しない利
点があり、かつ、保持された極大値或いは極小値は、2
値化された出力の変化点で、逐次、アナログ信号の極大
値或いは極小値になるまで瞬時値を保持して、しきい値
を得るため、アナログ信号振幅の変動に対して容易に追
従できる利へかあり、なおかつ回路構成が複雑でない等
の利点があるもの−である。
化するしきい値を決定するのに、アナログ信号の極大値
及び極小値を保持して両方の値を加算して行なうだめ、
アナログ信号の周期に依存してしきい値が変動しない利
点があり、かつ、保持された極大値或いは極小値は、2
値化された出力の変化点で、逐次、アナログ信号の極大
値或いは極小値になるまで瞬時値を保持して、しきい値
を得るため、アナログ信号振幅の変動に対して容易に追
従できる利へかあり、なおかつ回路構成が複雑でない等
の利点があるもの−である。
第1図は従来のアナログ信号2値化回路のブロック図、
第2図は第1図の各部の波形図、第3図は同回路による
2値化出力波形図、第4図は本発明の一実施例における
アナログ信号2値化回路のブロック図、第6図ム〜Gは
同回路の各部の波形図である。 7・・・・・・入力端子、8・・・・・緩衝増幅回路、
9・・・・・ダイオード、1o・・・・・スイッチ回路
、11・・・・・・瞬時値保持回路、12・・・・・・
ダイオード、13・・・・・・スイッチ回路、14・・
・・・・瞬時値保持回路、16・・・・・・ツノ11算
回路、16・・・・・・比較回路、17・・・・・・イ
ンバータ、18・・・・・・出力端子、19・・・・・
・タイミングパルス発生回路、20・・・−・・基準電
圧回路、。 第1図 第2図 第3図
第2図は第1図の各部の波形図、第3図は同回路による
2値化出力波形図、第4図は本発明の一実施例における
アナログ信号2値化回路のブロック図、第6図ム〜Gは
同回路の各部の波形図である。 7・・・・・・入力端子、8・・・・・緩衝増幅回路、
9・・・・・ダイオード、1o・・・・・スイッチ回路
、11・・・・・・瞬時値保持回路、12・・・・・・
ダイオード、13・・・・・・スイッチ回路、14・・
・・・・瞬時値保持回路、16・・・・・・ツノ11算
回路、16・・・・・・比較回路、17・・・・・・イ
ンバータ、18・・・・・・出力端子、19・・・・・
・タイミングパルス発生回路、20・・・−・・基準電
圧回路、。 第1図 第2図 第3図
Claims (1)
- アナログ信号の正変化の極大値を保持する第1の瞬時値
保持回路と、上記アナログ信号の負変化の惨小値を保持
する第2の瞬時値保持回路と、上記第1.第2の瞬時値
保持回路の出力を加算するす11¥4−回路と、)=r
fビアナログ信号と上記加算回路の出力とを比較17.
て2値化する比較回路と、この比較回路の出力変化に応
じて上記第1.第2の瞬時(+I+保持回路の出力を上
記アナログ信号の瞬時値と′、争しくさせるパルスを発
生させるタイミングパルス発生回路とを具備してなるア
ナログ信号2値化p 1回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57012381A JPS58130675A (ja) | 1982-01-28 | 1982-01-28 | アナログ信号2値化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57012381A JPS58130675A (ja) | 1982-01-28 | 1982-01-28 | アナログ信号2値化回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58130675A true JPS58130675A (ja) | 1983-08-04 |
JPS6340074B2 JPS6340074B2 (ja) | 1988-08-09 |
Family
ID=11803687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57012381A Granted JPS58130675A (ja) | 1982-01-28 | 1982-01-28 | アナログ信号2値化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58130675A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01175439A (ja) * | 1987-12-29 | 1989-07-11 | Matsushita Electric Ind Co Ltd | 光受信装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534719A (en) * | 1978-09-02 | 1980-03-11 | Ricoh Co Ltd | Picture information reader |
-
1982
- 1982-01-28 JP JP57012381A patent/JPS58130675A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534719A (en) * | 1978-09-02 | 1980-03-11 | Ricoh Co Ltd | Picture information reader |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01175439A (ja) * | 1987-12-29 | 1989-07-11 | Matsushita Electric Ind Co Ltd | 光受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS6340074B2 (ja) | 1988-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4117757A (en) | Rectangular waveform signal reproducing circuit for electronic musical instruments | |
JPS6453623A (en) | Pulse detecting circuit employing amplitude and time recognition | |
EP0362595A3 (en) | Image binarization apparatus | |
JPS58130675A (ja) | アナログ信号2値化回路 | |
SU1520586A1 (ru) | Устройство дл воспроизведени информации с магнитного носител | |
JP2692506B2 (ja) | 振幅ピーク値検出器 | |
JPS6484916A (en) | Cmos output buffer | |
JPS639318A (ja) | ミユ−テイング方式 | |
JP3486914B2 (ja) | パルス幅変調装置 | |
KR100381020B1 (ko) | 일정 듀티사이클을 갖는 구형파 펄스 발생기 | |
JPS61270957A (ja) | 光受信機 | |
JPH01277900A (ja) | 音声区間検出装置 | |
JPH04126407A (ja) | 閾値レベルの自動コントロール回路 | |
JPS62292020A (ja) | ピ−ク値追従回路 | |
KR920022437A (ko) | 본드점의 극성설정장치 | |
JPS62233923A (ja) | デジタルピ−ク検出回路 | |
JPS6258588B2 (ja) | ||
JPS63263912A (ja) | 基準値作成装置 | |
JPH07264002A (ja) | 積分回路 | |
JPS63189012A (ja) | パルス化周波数変調信号の復調方式 | |
JPH0391373A (ja) | 水平同期回路 | |
JPH05136677A (ja) | 光電スイツチの受光量表示装置 | |
KR890013923A (ko) | 화신호 처리방법 및 회로 | |
JPS6281814A (ja) | A/d変換回路 | |
JPS60117813A (ja) | 波形整形回路 |