JPS6339932B2 - - Google Patents
Info
- Publication number
- JPS6339932B2 JPS6339932B2 JP54056150A JP5615079A JPS6339932B2 JP S6339932 B2 JPS6339932 B2 JP S6339932B2 JP 54056150 A JP54056150 A JP 54056150A JP 5615079 A JP5615079 A JP 5615079A JP S6339932 B2 JPS6339932 B2 JP S6339932B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- output
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004364 calculation method Methods 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
この発明は情報処理装置における幾つかのパイ
プライン演算部を結合し一連の演算処理をパイプ
ライン方式で行なう場合に一つのパイプライン演
算部を一連のパイプライン処理で多数回使用させ
る回路に関する。
プライン演算部を結合し一連の演算処理をパイプ
ライン方式で行なう場合に一つのパイプライン演
算部を一連のパイプライン処理で多数回使用させ
る回路に関する。
パイプライン方式は演算処理を高速化するため
に用いられる手法であり、浮動小数点乗算を行な
う様な乗算部は例えば次の３つのステツプに分け
られる。
に用いられる手法であり、浮動小数点乗算を行な
う様な乗算部は例えば次の３つのステツプに分け
られる。
ステツプ１：被乗数の指数部と乗数の指数部の加
算により出力データの指数部を計算する。
算により出力データの指数部を計算する。
ステツプ２被乗数の仮数部と乗数の街数部との乗
算により出力データの仮数部を計算する。
算により出力データの仮数部を計算する。
ステツプ３：出力データの仮数部が標準形をとる
ように変更し指数部を修正し出力する。
ように変更し指数部を修正し出力する。
これら３つのステツプの各々が同じ時間例えば
Ｔ時間で終了するように作成するとすれば１回の
乗算を実行するため3T時間必要である。しかし
ながらｎ回の乗算が順次要求される場合、第１回
目の乗算の第１ステツプが終了した時第２回目の
乗算をスタートさせるとｎ回の乗算終了迄nT＋
２の時間で充分であり3nT時間は必要なくなる。
このように演算部を幾つかのステツプに分け各ス
テツプが同時動作できるようにしたパイプライン
方式の演算部はほぼステツプ数倍に近い演算処理
の速度化がはかれ有用である。
Ｔ時間で終了するように作成するとすれば１回の
乗算を実行するため3T時間必要である。しかし
ながらｎ回の乗算が順次要求される場合、第１回
目の乗算の第１ステツプが終了した時第２回目の
乗算をスタートさせるとｎ回の乗算終了迄nT＋
２の時間で充分であり3nT時間は必要なくなる。
このように演算部を幾つかのステツプに分け各ス
テツプが同時動作できるようにしたパイプライン
方式の演算部はほぼステツプ数倍に近い演算処理
の速度化がはかれ有用である。
従来一連の処理を外部のメモリ或いはレジスタ
に保存せずパイプライン方式で実行するためには
一連の処理に必要な演乗回数分のパイプライン演
算部が必要であつた。例えば、 xi＝ai×（bi＋ci）×di＋ei×（bi＋ci）×fi……(1
) の計算式を処理する場合、パイプライン加算部２
個、パイプライン乗算部４個が必要であり、 xi＝ai×（bi＋ci）×di＋ei×（bi＋ci）sinfi……(
2) の計算式を処理する場合パイプライン加算部２個
パイプライン乗算部４個、パイプラインsin変換
部が１個必要であつた。
に保存せずパイプライン方式で実行するためには
一連の処理に必要な演乗回数分のパイプライン演
算部が必要であつた。例えば、 xi＝ai×（bi＋ci）×di＋ei×（bi＋ci）×fi……(1
) の計算式を処理する場合、パイプライン加算部２
個、パイプライン乗算部４個が必要であり、 xi＝ai×（bi＋ci）×di＋ei×（bi＋ci）sinfi……(
2) の計算式を処理する場合パイプライン加算部２個
パイプライン乗算部４個、パイプラインsin変換
部が１個必要であつた。
本発明の目的は、外部レジスタ或いはメモリに
途中の計算結果を格納することなしにデータの保
持及びパイプラインの流れの制御をパイプライン
演算部のまわりに付加し演算ユニツトを構成し、
一つの演算ユニツトを必要回数経由させて、一連
の処理を行ない、計算結果を出力する可変パイプ
ライン演算装置を提供することにある。
途中の計算結果を格納することなしにデータの保
持及びパイプラインの流れの制御をパイプライン
演算部のまわりに付加し演算ユニツトを構成し、
一つの演算ユニツトを必要回数経由させて、一連
の処理を行ない、計算結果を出力する可変パイプ
ライン演算装置を提供することにある。
次にこの発明について図面を参照して説明す
る。第１図は本発明の第１の実施例を示すブロツ
ク図である。第１図を参照すると前記(1)式の１つ
の実施例を示すためのブロツク図が画かれてい
る。点線で囲つたブロツク２，３，４は２項演算
ユニツトである。ブロツク２０，２２，２３，２
４はリング・バス・インタフエイスであり、特に
外部とデータ入出力を行なうリング・バス・イン
タフエイス２０をＭリング・バス・インタフエイ
スと呼ぶ。データ線９０に与えられるデータは仮
の演算結果のデータとしてデータ・バス６１へ出
力される。データ・バス６１，６３，６４，６５
の太さは例えば、４つのリング・バス・インタフ
エイスのためユニツト信号線４本、演算部３２の
状態番号を与えるため状態番号データ線５本、数
値データ線32本である各リング・バス・インタフ
エイス２０，２２〜２４にはそれぞれあらかじめ
ユニツト番号Ｍ，＋，x1，x2が与えられユニツト
信号線４本と対応づけられている。即ちユニツト
信号は、それぞれＭ，＋，x1，x2に対応する信号
線４本で構成されている。
る。第１図は本発明の第１の実施例を示すブロツ
ク図である。第１図を参照すると前記(1)式の１つ
の実施例を示すためのブロツク図が画かれてい
る。点線で囲つたブロツク２，３，４は２項演算
ユニツトである。ブロツク２０，２２，２３，２
４はリング・バス・インタフエイスであり、特に
外部とデータ入出力を行なうリング・バス・イン
タフエイス２０をＭリング・バス・インタフエイ
スと呼ぶ。データ線９０に与えられるデータは仮
の演算結果のデータとしてデータ・バス６１へ出
力される。データ・バス６１，６３，６４，６５
の太さは例えば、４つのリング・バス・インタフ
エイスのためユニツト信号線４本、演算部３２の
状態番号を与えるため状態番号データ線５本、数
値データ線32本である各リング・バス・インタフ
エイス２０，２２〜２４にはそれぞれあらかじめ
ユニツト番号Ｍ，＋，x1，x2が与えられユニツト
信号線４本と対応づけられている。即ちユニツト
信号は、それぞれＭ，＋，x1，x2に対応する信号
線４本で構成されている。
データ・バス６１，６３，６４，６５はＭリン
グ・バス・インタフエイス２０及びリング・バ
ス・インタフエイス２２〜２４のそれぞれ出力側
データ・バスであると共に、リング・バス・イン
タフエイス２２〜２４及びＭリング・バス・イン
タフエイス２０のそれぞれ入力側データ・バスで
もある。各リング・バス・インタフエイス２０，
２２〜２４は単位クロツク毎にそれぞれ入力側デ
ータ・バス６５，６１，６３，６４から組データ
を入力する。入力後それぞれＭ，＋，x1，x2に対
応するユニツト信号線が“０”の時状態番号デー
タ、数値データを単位クロツクに合わせ、レジス
タにセツトし演算データ・バス７０，７２〜７４
に出力する。又演算データ・バス７０，７２〜７
４に出力されるデータも含めて入力されたデータ
のうちそれぞれＭ，＋，x1，x2に対応するユニツ
ト信号線が強制的に“１”にされ、４本のユニツ
ト信号線のいづれか１本がまだ“０”である時組
データはそれぞれ出力側データ・バス６１，６３
〜６５に出力される。
グ・バス・インタフエイス２０及びリング・バ
ス・インタフエイス２２〜２４のそれぞれ出力側
データ・バスであると共に、リング・バス・イン
タフエイス２２〜２４及びＭリング・バス・イン
タフエイス２０のそれぞれ入力側データ・バスで
もある。各リング・バス・インタフエイス２０，
２２〜２４は単位クロツク毎にそれぞれ入力側デ
ータ・バス６５，６１，６３，６４から組データ
を入力する。入力後それぞれＭ，＋，x1，x2に対
応するユニツト信号線が“０”の時状態番号デー
タ、数値データを単位クロツクに合わせ、レジス
タにセツトし演算データ・バス７０，７２〜７４
に出力する。又演算データ・バス７０，７２〜７
４に出力されるデータも含めて入力されたデータ
のうちそれぞれＭ，＋，x1，x2に対応するユニツ
ト信号線が強制的に“１”にされ、４本のユニツ
ト信号線のいづれか１本がまだ“０”である時組
データはそれぞれ出力側データ・バス６１，６３
〜６５に出力される。
対データ探索部１２〜１４はそれぞれ演算デー
タ・バス７２〜７４から入力される状態番号デー
タにより既に二項演算に必要な対応データが入力
されたか否かを調べ、もし対応データがあれば２
つの数値データと状態番号データとをそれぞれ加
算パイプライン回路３２，乗算パイプライン回路
３３及び３４へデータ線８２〜８４を通して与え
る。
タ・バス７２〜７４から入力される状態番号デー
タにより既に二項演算に必要な対応データが入力
されたか否かを調べ、もし対応データがあれば２
つの数値データと状態番号データとをそれぞれ加
算パイプライン回路３２，乗算パイプライン回路
３３及び３４へデータ線８２〜８４を通して与え
る。
第２図は本発明の第１の実施例の原理を説明す
るための演算順序を示す図であり、６個の数値デ
ータai，bi，ci，di，ei，fiから(1)式に従いxiを算出
する演算方法の１つの例を示している。組データ
を（ユニツト信号、状態番号、数値データ）で示
す。状態番号は、あらかじめ決定される値であ
る。例えば最初枝９１１〜９１３，９１０，９１
４〜９２１に状態番号１〜12を順に割り当てる。
次にユニツト番号が同じ節点に入射している枝に
与えた状態番号が互いに異なる性質を保存して変
更してもよい。例えばユニツト番号X1に入射す
る枝９１１，９１２，９１５，９１８の状態番号
１，２，６・９を１，２，６，４の様に変更でき
る。上記操作を枝９１６〜９２１の状態番号７〜
12に対し行ないそれぞれ２，３，４，５，４，１
に変更し説明する。枝９１０〜９２１にそれぞれ
組データ（x2，４，di），（x1，１，ai），（＋，
２，bi），（＋，３，ci），（x2，５，ei）（x1，６，
fi），（x1およびx2，２，bi＋ci），（x2，３，ai×
（bi＋ci））（x1，４，（bi＋ci）×ei），（＋，５，
bi×
ai×（bi＋ci）），（＋，４，（bi＋ci）×ei×fi），
（Ｍ，
１，bi×ai×（bi＋ci）＋（bi＋ci）×ei×fi）が出力
さ
れる。各節点９０１，９０３〜９０７ではそれぞ
れbi＋ci，ai×（bi＋ci），（bi＋ci）×ei，di×ai×
（bi
＋ci），（bi＋ci）×ei×fi，diai×（bi＋ci）＋（bi
＋ci）
×ei×fiの演算がなわれる。ユニツト番号の同じ
節点例えば９０１，９０７には４つのデータbi，
ci，di×ai×（bi＋ci），（bi＋ci）×ei×fiがそれぞ
れ
枝９１２，９１３，９１９，９２０を通して入力
される。これら４つの数値データに対しそれぞれ
２，３，５，４の状態番号データが付加されてい
る。ユニツト番号＋のユニツトでは状態番号２と
３をもつデータ、４と５をもつデータとを加算
し、以外の状態番号組み合わせ例えば状態番号２
と４等に対するデータの加算は行なわない。ユニ
ツト番号x1，x2についても同様な制御が行なわ
れる。
るための演算順序を示す図であり、６個の数値デ
ータai，bi，ci，di，ei，fiから(1)式に従いxiを算出
する演算方法の１つの例を示している。組データ
を（ユニツト信号、状態番号、数値データ）で示
す。状態番号は、あらかじめ決定される値であ
る。例えば最初枝９１１〜９１３，９１０，９１
４〜９２１に状態番号１〜12を順に割り当てる。
次にユニツト番号が同じ節点に入射している枝に
与えた状態番号が互いに異なる性質を保存して変
更してもよい。例えばユニツト番号X1に入射す
る枝９１１，９１２，９１５，９１８の状態番号
１，２，６・９を１，２，６，４の様に変更でき
る。上記操作を枝９１６〜９２１の状態番号７〜
12に対し行ないそれぞれ２，３，４，５，４，１
に変更し説明する。枝９１０〜９２１にそれぞれ
組データ（x2，４，di），（x1，１，ai），（＋，
２，bi），（＋，３，ci），（x2，５，ei）（x1，６，
fi），（x1およびx2，２，bi＋ci），（x2，３，ai×
（bi＋ci））（x1，４，（bi＋ci）×ei），（＋，５，
bi×
ai×（bi＋ci）），（＋，４，（bi＋ci）×ei×fi），
（Ｍ，
１，bi×ai×（bi＋ci）＋（bi＋ci）×ei×fi）が出力
さ
れる。各節点９０１，９０３〜９０７ではそれぞ
れbi＋ci，ai×（bi＋ci），（bi＋ci）×ei，di×ai×
（bi
＋ci），（bi＋ci）×ei×fi，diai×（bi＋ci）＋（bi
＋ci）
×ei×fiの演算がなわれる。ユニツト番号の同じ
節点例えば９０１，９０７には４つのデータbi，
ci，di×ai×（bi＋ci），（bi＋ci）×ei×fiがそれぞ
れ
枝９１２，９１３，９１９，９２０を通して入力
される。これら４つの数値データに対しそれぞれ
２，３，５，４の状態番号データが付加されてい
る。ユニツト番号＋のユニツトでは状態番号２と
３をもつデータ、４と５をもつデータとを加算
し、以外の状態番号組み合わせ例えば状態番号２
と４等に対するデータの加算は行なわない。ユニ
ツト番号x1，x2についても同様な制御が行なわ
れる。
第３図は第１の実施例の各演算ユニツトで行な
われる演算の制御を説明する図であり、第２図に
基づく演算方法をユニツト番号別に示した図であ
る。ユニツト番号＋のユニツトでは（＋，２，
bi），（＋３，ci），（＋，４，（bi＋ci）×ei×fi）
，
（＋，５，di×ai×（bi＋ci））の組データを入力し、
入力した状態番号２，３，４，５から、状態番号
１，１，２，２とステータス０，１，０，１をそ
れぞれ生成する。生成された状態番号が同じステ
ータスの異なるデータの組に対し加算を行なう。
その後生成された状態番号１，２に対しそれぞれ
組データ（x1及びx2，２，bi＋ci），（Ｍ，１，（bi
＋ci）×ei×fi＋di×ai×（bi＋ci））の組データを作
成する。作成された組データはリング・バスへ出
力され、ユニツト番号が示しユニツトで演算に用
いられる。ユニツト番号x1，x2でも同様の制御
が行なわれる。
われる演算の制御を説明する図であり、第２図に
基づく演算方法をユニツト番号別に示した図であ
る。ユニツト番号＋のユニツトでは（＋，２，
bi），（＋３，ci），（＋，４，（bi＋ci）×ei×fi）
，
（＋，５，di×ai×（bi＋ci））の組データを入力し、
入力した状態番号２，３，４，５から、状態番号
１，１，２，２とステータス０，１，０，１をそ
れぞれ生成する。生成された状態番号が同じステ
ータスの異なるデータの組に対し加算を行なう。
その後生成された状態番号１，２に対しそれぞれ
組データ（x1及びx2，２，bi＋ci），（Ｍ，１，（bi
＋ci）×ei×fi＋di×ai×（bi＋ci））の組データを作
成する。作成された組データはリング・バスへ出
力され、ユニツト番号が示しユニツトで演算に用
いられる。ユニツト番号x1，x2でも同様の制御
が行なわれる。
第４図は第１図のリング・バス・インタフエイ
ス２０〜２４の詳細と説明するためのブロツク図
であり、２２を例にとつて説明する組データが入
力側リング・バス６１から入力される。組データ
のうちユニツト信号がデータ線２６３を通つて論
理積回路２０１に入力される。論理積回路２０１
は自己のユニツト信号線即ち自己のユニツト番号
に対応するユニツト信号線が“０”の時信号線２
６１に出力信号を出し、自己以外のユニツト信号
線全て即ち残りのユニツト信号線全てが“１”の
時信号線２６５に信号を出力する。即ち自己のユ
ニツト信号線の否定が信号線２６１に、自己以外
のユニツト信号線全ての論理積が信号線２６５に
出力される。従つて自己のユニツト信号線が
“０”の時データ線２６４を通る状態番号データ、
数値データがレジスタ２０２にセツトされ、自己
以外のユニツト信号線全てが“１”の時信号線２
６５の出力信号により、ラツチ付マルチプレクサ
２０５ではデータ線２６２のデータが選択され出
力側データ・バス６３に出力される。自己以外の
ユニツト信号線全てが“１”ではない時入力側デ
ータ・バス６１への組データがラツチ付マルチプ
レクサ２０５で選択され出力側データ・バス６３
に出力される。但しこの際自己のユニツト信号線
のみは“１”に変更して出力される。データ線９
２にデータが入力されるとデータ線２６６から状
態番号データをアドレスとして遷移テーブルメモ
リ２０３がアクセスされ、次に行なうべき演算に
必要な状態番号データとユニツト信号とをデータ
線２６８に読み出しデータ線２６７の数値データ
と共にデータ線２６９を通つて出力キユー２０４
に入力される。遷移テーブルメモリは例えば
NEC社製品ICμPB2289を、出力キユー２０４は
例えばTI社製品ICSN74S225を用いることが出来
る。出力キユー２０４では、データ線２６９から
入力される組データの順序でラツチ付マルチプレ
クサ２０５がデータ線２６２を選択する毎に組デ
ータをデータ線２６２に出力する。他のリング・
バス・インタフエイス２０，２３，２４も全く同
じである。
ス２０〜２４の詳細と説明するためのブロツク図
であり、２２を例にとつて説明する組データが入
力側リング・バス６１から入力される。組データ
のうちユニツト信号がデータ線２６３を通つて論
理積回路２０１に入力される。論理積回路２０１
は自己のユニツト信号線即ち自己のユニツト番号
に対応するユニツト信号線が“０”の時信号線２
６１に出力信号を出し、自己以外のユニツト信号
線全て即ち残りのユニツト信号線全てが“１”の
時信号線２６５に信号を出力する。即ち自己のユ
ニツト信号線の否定が信号線２６１に、自己以外
のユニツト信号線全ての論理積が信号線２６５に
出力される。従つて自己のユニツト信号線が
“０”の時データ線２６４を通る状態番号データ、
数値データがレジスタ２０２にセツトされ、自己
以外のユニツト信号線全てが“１”の時信号線２
６５の出力信号により、ラツチ付マルチプレクサ
２０５ではデータ線２６２のデータが選択され出
力側データ・バス６３に出力される。自己以外の
ユニツト信号線全てが“１”ではない時入力側デ
ータ・バス６１への組データがラツチ付マルチプ
レクサ２０５で選択され出力側データ・バス６３
に出力される。但しこの際自己のユニツト信号線
のみは“１”に変更して出力される。データ線９
２にデータが入力されるとデータ線２６６から状
態番号データをアドレスとして遷移テーブルメモ
リ２０３がアクセスされ、次に行なうべき演算に
必要な状態番号データとユニツト信号とをデータ
線２６８に読み出しデータ線２６７の数値データ
と共にデータ線２６９を通つて出力キユー２０４
に入力される。遷移テーブルメモリは例えば
NEC社製品ICμPB2289を、出力キユー２０４は
例えばTI社製品ICSN74S225を用いることが出来
る。出力キユー２０４では、データ線２６９から
入力される組データの順序でラツチ付マルチプレ
クサ２０５がデータ線２６２を選択する毎に組デ
ータをデータ線２６２に出力する。他のリング・
バス・インタフエイス２０，２３，２４も全く同
じである。
第５図は第１図の対データ探索部１２〜１４を
詳細に説明するためのブロツク図であり、１２を
例にとつて説明する。演算データ・バス７２から
状態番号データ数値データが入力される。数値デ
ータはデータ線１５１を通つてレジスタ１００に
セツトされる。状態番号データはアドレス線１５
２を通つて変換テーブルメモリ１１４をアクセス
し状態番号データとステータスとをデータ線１５
４に出力し状態番号データはデータ線１５６を通
つてレジスタ１０１にステータスはデータ線１５
５を通つてレジスタ１０２にセツトされる。レジ
スタ１０１の状態番号データアドレスとしてステ
ート・データ制御メモリ１０３がアクセスされデ
ータ線１５９，１６０，１６１にそれぞれ状態番
号に対する入力データ情報として、ステータス、
格納データ・トツプ・アドレス格納データボトム
アドレスが出力される。ステート・データ制御メ
モリ１０３は例えばNEC社製ICμPB2289を用い
ることが出来る。格納データ・トツプアドレスと
格納データボトムアドレスが等しい時この状態番
号の入力データは入力データを一時保存するため
のデータ・メモリ１１３にまだ格納されておら
ず、異なる場合は既にこのステート番号の入力デ
ータがデータメモリ１１３に格納されていること
を示す。比較回路１０５ではデータ線１６０，１
６１から入力される格納データ・トツプアドレス
と格納データ・ボトムアドレスが一致しているか
否かおよびデータ線１５８，１５９から入力され
る２つのステータスが一致しているか否かを調べ
共に一致している場合“00”前者が一致して後者
が一致しない場合“01”前者が一致しないで後者
が一致している場合“10”共に一致していない時
“11”の２ビツトのデータ処理信号を信号線１６
２に出力する。データ処理信号が“00”及び
“01”の時入力データの示す状態番号をもつデー
タがまだデータ・メモリ１１３に格納されていな
いことを示しデータ処理信号が“11”の時同じ状
態番号をもつデータがデータ・メモリ１１３に格
納されており格納されているデータと入力データ
とでパイプライン二項演算部３２への対応する２
つの数値データになることを示し、データ処理信
号が“10”の時同じステート番号をもつデータが
データメモリ１１３に格納されているが入力デー
タとでパイプライン二項演算部３２への対応する
２つの数値データにはならないことを示してい
る。加算回路１０６，１０７はそれぞれデータ線
１６０，１６１からの格納データトツプアドレ
ス、格納データボトムアドレスに１を加算しデー
タ線１６３，１６４に出力する。マルチプレクサ
１０８は信号線１６２のデータ処理信号が“10”
であるか“11”の時データ線１５９のデータを、
“00”であるか“01”の時データ線１５８のデー
タをデータ線１６５に出力する。マルチプレクサ
１０９は信号線１６２のデータ処理信号が“11”
の時データ線１６０のデータを“00”であるか
“01”であるか“10”の時データ線１６３のデー
タをデータ線１６６に出力する。マルチプレクサ
１１０は信号線１６２のデータ処理信号が“00”
であるか“01”であるか“10”の時データ線１６
１のデータを、“11”のときデータ線１６４のデ
ータをデータ線１６７に出力する。
詳細に説明するためのブロツク図であり、１２を
例にとつて説明する。演算データ・バス７２から
状態番号データ数値データが入力される。数値デ
ータはデータ線１５１を通つてレジスタ１００に
セツトされる。状態番号データはアドレス線１５
２を通つて変換テーブルメモリ１１４をアクセス
し状態番号データとステータスとをデータ線１５
４に出力し状態番号データはデータ線１５６を通
つてレジスタ１０１にステータスはデータ線１５
５を通つてレジスタ１０２にセツトされる。レジ
スタ１０１の状態番号データアドレスとしてステ
ート・データ制御メモリ１０３がアクセスされデ
ータ線１５９，１６０，１６１にそれぞれ状態番
号に対する入力データ情報として、ステータス、
格納データ・トツプ・アドレス格納データボトム
アドレスが出力される。ステート・データ制御メ
モリ１０３は例えばNEC社製ICμPB2289を用い
ることが出来る。格納データ・トツプアドレスと
格納データボトムアドレスが等しい時この状態番
号の入力データは入力データを一時保存するため
のデータ・メモリ１１３にまだ格納されておら
ず、異なる場合は既にこのステート番号の入力デ
ータがデータメモリ１１３に格納されていること
を示す。比較回路１０５ではデータ線１６０，１
６１から入力される格納データ・トツプアドレス
と格納データ・ボトムアドレスが一致しているか
否かおよびデータ線１５８，１５９から入力され
る２つのステータスが一致しているか否かを調べ
共に一致している場合“00”前者が一致して後者
が一致しない場合“01”前者が一致しないで後者
が一致している場合“10”共に一致していない時
“11”の２ビツトのデータ処理信号を信号線１６
２に出力する。データ処理信号が“00”及び
“01”の時入力データの示す状態番号をもつデー
タがまだデータ・メモリ１１３に格納されていな
いことを示しデータ処理信号が“11”の時同じ状
態番号をもつデータがデータ・メモリ１１３に格
納されており格納されているデータと入力データ
とでパイプライン二項演算部３２への対応する２
つの数値データになることを示し、データ処理信
号が“10”の時同じステート番号をもつデータが
データメモリ１１３に格納されているが入力デー
タとでパイプライン二項演算部３２への対応する
２つの数値データにはならないことを示してい
る。加算回路１０６，１０７はそれぞれデータ線
１６０，１６１からの格納データトツプアドレ
ス、格納データボトムアドレスに１を加算しデー
タ線１６３，１６４に出力する。マルチプレクサ
１０８は信号線１６２のデータ処理信号が“10”
であるか“11”の時データ線１５９のデータを、
“00”であるか“01”の時データ線１５８のデー
タをデータ線１６５に出力する。マルチプレクサ
１０９は信号線１６２のデータ処理信号が“11”
の時データ線１６０のデータを“00”であるか
“01”であるか“10”の時データ線１６３のデー
タをデータ線１６６に出力する。マルチプレクサ
１１０は信号線１６２のデータ処理信号が“00”
であるか“01”であるか“10”の時データ線１６
１のデータを、“11”のときデータ線１６４のデ
ータをデータ線１６７に出力する。
レジスタ１０１のステート番号をアドレスとし
てステートデータ制御メモリ１０３に書き込まれ
る。マルチプレクサ１１１は信号線１６２のデー
タ処理信号が“11”のときデータ線１６１のデー
タをデータ処理信号が“00”，“01”，“10”のとき
データ線１６０のデータをデータ線１６８に出力
する。アドレス生成回路１１２は、データ線１５
７のデータをデータメモリ１１３への上位アドレ
ス部、データ線１６８のデータをデータメモリ１
１３への下位アドレス部として結合してアドレス
を作成、アドレス線１６９に出力する。
てステートデータ制御メモリ１０３に書き込まれ
る。マルチプレクサ１１１は信号線１６２のデー
タ処理信号が“11”のときデータ線１６１のデー
タをデータ処理信号が“00”，“01”，“10”のとき
データ線１６０のデータをデータ線１６８に出力
する。アドレス生成回路１１２は、データ線１５
７のデータをデータメモリ１１３への上位アドレ
ス部、データ線１６８のデータをデータメモリ１
１３への下位アドレス部として結合してアドレス
を作成、アドレス線１６９に出力する。
レジスタ１００からデータ線１５３に出力され
るデータは信号線１６２のデータ処理信号が
“00”，“01”，“10”の時アドレス線１６９に出力
されているアドレスでデータメモリ１１３に書き
込まれる。
るデータは信号線１６２のデータ処理信号が
“00”，“01”，“10”の時アドレス線１６９に出力
されているアドレスでデータメモリ１１３に書き
込まれる。
信号線１６２のデータ処理信号が“11”のとき
アドレス線１６９に出力されているアドレスでデ
ータ・メモリ１１３から二項演算に必要な対応す
る数値データが読み出されデータ線１７０に出力
される。
アドレス線１６９に出力されているアドレスでデ
ータ・メモリ１１３から二項演算に必要な対応す
る数値データが読み出されデータ線１７０に出力
される。
データ線１７０，１５３，１５７に出力されて
いる。状態番号データ、２つの数値データが結合
されデータ線８２に出力される。
いる。状態番号データ、２つの数値データが結合
されデータ線８２に出力される。
他の対データ探索部１３，１４も１２と全く同
じであるので再び第１図を参照すると、パイプラ
イン２項演算部３２〜３４にそれぞれデータ線８
２〜８４を通つて状態番号データ、２つの数値デ
ータが入力される。２つの数値データはパイプラ
イン方式でそれぞれ加算、乗算、乗算の演算処理
がなされ演算結果の値と状態番号データがそれぞ
れデータ線９２〜９４に出力され、リング・バス
インタフエイス部２２〜２４により取り込まれ
る。
じであるので再び第１図を参照すると、パイプラ
イン２項演算部３２〜３４にそれぞれデータ線８
２〜８４を通つて状態番号データ、２つの数値デ
ータが入力される。２つの数値データはパイプラ
イン方式でそれぞれ加算、乗算、乗算の演算処理
がなされ演算結果の値と状態番号データがそれぞ
れデータ線９２〜９４に出力され、リング・バス
インタフエイス部２２〜２４により取り込まれ
る。
６つの組データがユニツト信号状態番号データ
に従い順次、リングバスから各演算ユニツトに取
り込まれ演算処理され次に行なうべき演算を規定
するユニツト信号と状態番号データと共に演算結
果の数値データがリングバスに出力される。最終
的にＭリングバスインタフエイス部で取り込まれ
ることにより６つの組データに対する演算が終了
する。
に従い順次、リングバスから各演算ユニツトに取
り込まれ演算処理され次に行なうべき演算を規定
するユニツト信号と状態番号データと共に演算結
果の数値データがリングバスに出力される。最終
的にＭリングバスインタフエイス部で取り込まれ
ることにより６つの組データに対する演算が終了
する。
実施例では加等乗算のような算術演算を行なう
２項演算ユニツトを用いて説明したが更に論理演
算を行なう２項演算ユニツトを用いることも出来
る。
２項演算ユニツトを用いて説明したが更に論理演
算を行なう２項演算ユニツトを用いることも出来
る。
本可変パイプライン演算装置を用いれば、例え
ばパイプライン加算ユニツト１個、パイプライン
乗算ユニツト２個を用意するだけでも(1)式の計算
式をパイプライン方式で処理することが出来、(1)
式において（bi＋ci）の様な２ケ所に重複して現
われる途中演算値を同一データを二つの異なる演
算ユニツトで選択される様に制御し１度の演算で
済ませることが出来る。
ばパイプライン加算ユニツト１個、パイプライン
乗算ユニツト２個を用意するだけでも(1)式の計算
式をパイプライン方式で処理することが出来、(1)
式において（bi＋ci）の様な２ケ所に重複して現
われる途中演算値を同一データを二つの異なる演
算ユニツトで選択される様に制御し１度の演算で
済ませることが出来る。
次に前記(2)式の計算処理のために、本発明の第
２の実施例として可変パイプライン演算装置が４
つの演算ユニツト即ち加算ユニツトを１つと乗算
ユニツトを２つとsin変換ユニツトを１つで構成
された場合について説明する。
２の実施例として可変パイプライン演算装置が４
つの演算ユニツト即ち加算ユニツトを１つと乗算
ユニツトを２つとsin変換ユニツトを１つで構成
された場合について説明する。
第６図は本発明の第２の発明の実施例を示すた
めのブロツク図である。点線で囲まれたブロツク
１及び２〜４は単項演算ユニツト及び３つの２項
演算ユニツトである。２０はＭリングバスインタ
フエイスであり、Ｍリングバスインタフエイス及
び２項演算ユニツト２〜４は第１の発明と全く同
じである。リング・バス・インタフエイス２１は
リング・バス・インタフエイス２２〜２４と同じ
である。リング・バス・インタフエイス２１から
演算データ・バス７１に状態番号データと数値デ
ータとが出力される。
めのブロツク図である。点線で囲まれたブロツク
１及び２〜４は単項演算ユニツト及び３つの２項
演算ユニツトである。２０はＭリングバスインタ
フエイスであり、Ｍリングバスインタフエイス及
び２項演算ユニツト２〜４は第１の発明と全く同
じである。リング・バス・インタフエイス２１は
リング・バス・インタフエイス２２〜２４と同じ
である。リング・バス・インタフエイス２１から
演算データ・バス７１に状態番号データと数値デ
ータとが出力される。
パイプライン単項演算部３１は演算データ・バ
ス７１から状態番号データと数値データを入力し
パイプライン方式でsin変換の演算処理を行ない
演算結果の数値データと状態番号データをデータ
線９１に出力する。
ス７１から状態番号データと数値データを入力し
パイプライン方式でsin変換の演算処理を行ない
演算結果の数値データと状態番号データをデータ
線９１に出力する。
パイプライン単項演算部３１は例えばsinの値
を記憶させたメモリから構成され、演算データ・
バス７１から入力される数値データをアドレスと
し、メモリをアクセスしsinの値を読み出し演算
結果のデータとして演算データ・バス７１から入
力される状態番号データと共にデータ線９１に出
力される。リング・バス・インタフエイス２１は
データ線９１を通して演算結果のデータを受け取
りリングバス２２〜２４と同じ動作でユニツト信
号、状態番号データを付加し組データとして出力
側データ・バス６２へ出力する。
を記憶させたメモリから構成され、演算データ・
バス７１から入力される数値データをアドレスと
し、メモリをアクセスしsinの値を読み出し演算
結果のデータとして演算データ・バス７１から入
力される状態番号データと共にデータ線９１に出
力される。リング・バス・インタフエイス２１は
データ線９１を通して演算結果のデータを受け取
りリングバス２２〜２４と同じ動作でユニツト信
号、状態番号データを付加し組データとして出力
側データ・バス６２へ出力する。
組データがユニツト信号状態番号データに従い
順次リング・バスから各演算ユニツトに取り込ま
れ、演算処理され、次に行なうべき演算を規定す
るユニツト信号、状態番号データと共に演算結果
の数値データがデータバスに出力される。最終的
にＭリング・バス・インタフエイス２０で取り込
まれた組データが出力線７０を通して出力され
る。
順次リング・バスから各演算ユニツトに取り込ま
れ、演算処理され、次に行なうべき演算を規定す
るユニツト信号、状態番号データと共に演算結果
の数値データがデータバスに出力される。最終的
にＭリング・バス・インタフエイス２０で取り込
まれた組データが出力線７０を通して出力され
る。
第７図は第２の実施例の原理を説明するための
演算順序を示す図であり、６個の数値データai，
bi，ci，di，ei，fiから前記(2)式に従いxiを算出す
る演算方法の１つの例を示している。
演算順序を示す図であり、６個の数値データai，
bi，ci，di，ei，fiから前記(2)式に従いxiを算出す
る演算方法の１つの例を示している。
枝９１０〜９２２にそれぞれ組データ（x2，
４，di），（x1，１，ai），（＋，２，bi），（＋，３
，
ci），（x2，５，ei），（Ｔ，６，fi），（x1及びx2，
２，bi＋ci），（x2，３，ai×（bi＋ci）），（x1，４
，
（bi＋ci）×ei），（＋，５，di×ai×（bi＋ci）），
（＋，
４，（bi＋ci）×ei×sinfi），（Ｍ，１，diai×（bi
＋ci）
＋（bi＋ci）×ei×sinfi），（x1，３，sinfi）が出力
さ
れる。各節点９０１〜９０７ではそれぞれbi＋ci，
sinfi，ai×（bi＋ci），（bi＋ci）×ei，di，ai×（b
i＋
ci），（bi＋ci）×ei×sinfi，di×ai×（bi＋ci）＋
（bi＋
ci）×ei×sinfiの演算が行なわれる。第１の実施例
に対し第２図で説明したと同様な制御が節点９０
１，９０３〜９０７が示す２項演算ユニツト＋，
x1，x2で行なわれる。節点９０２が示すユニツ
ト番号Ｔのユニツトでは６の状態番号をもつ組デ
ータが入力されsin値が計算されx1の演算ユニツ
トを指定するユニツト信号、状態番号３の状態番
号データ、sinfiの数値データが出力される。
４，di），（x1，１，ai），（＋，２，bi），（＋，３
，
ci），（x2，５，ei），（Ｔ，６，fi），（x1及びx2，
２，bi＋ci），（x2，３，ai×（bi＋ci）），（x1，４
，
（bi＋ci）×ei），（＋，５，di×ai×（bi＋ci）），
（＋，
４，（bi＋ci）×ei×sinfi），（Ｍ，１，diai×（bi
＋ci）
＋（bi＋ci）×ei×sinfi），（x1，３，sinfi）が出力
さ
れる。各節点９０１〜９０７ではそれぞれbi＋ci，
sinfi，ai×（bi＋ci），（bi＋ci）×ei，di，ai×（b
i＋
ci），（bi＋ci）×ei×sinfi，di×ai×（bi＋ci）＋
（bi＋
ci）×ei×sinfiの演算が行なわれる。第１の実施例
に対し第２図で説明したと同様な制御が節点９０
１，９０３〜９０７が示す２項演算ユニツト＋，
x1，x2で行なわれる。節点９０２が示すユニツ
ト番号Ｔのユニツトでは６の状態番号をもつ組デ
ータが入力されsin値が計算されx1の演算ユニツ
トを指定するユニツト信号、状態番号３の状態番
号データ、sinfiの数値データが出力される。
第８図は第２の実施例の各演算ユニツトで行な
われる演算の制御を説明する図であり、第８図は
第７図に基づく演算方法をユニツト番号別に示し
た図である。ユニツト番号Ｔのユニツトでは
（Ｔ，６，fi）の組データを入力しfiのsin値sinfiを
計算し（x1，３，sinfi）の組データを出力するこ
とを示している。ユニツト番号x1，x2，＋のユニ
ツトでは第３図に示したと同様な制御が行なわれ
る。
われる演算の制御を説明する図であり、第８図は
第７図に基づく演算方法をユニツト番号別に示し
た図である。ユニツト番号Ｔのユニツトでは
（Ｔ，６，fi）の組データを入力しfiのsin値sinfiを
計算し（x1，３，sinfi）の組データを出力するこ
とを示している。ユニツト番号x1，x2，＋のユニ
ツトでは第３図に示したと同様な制御が行なわれ
る。
二項演算ユニツト複数台で構成された可変パイ
プライン演算装置に第６図で示した単項演算ユニ
ツトを付加することにより本発明の可変パイプラ
イン演算装置で取り扱える演算式の範囲が大きく
広げられる。
プライン演算装置に第６図で示した単項演算ユニ
ツトを付加することにより本発明の可変パイプラ
イン演算装置で取り扱える演算式の範囲が大きく
広げられる。
本可変パイプライン演算装置に必要なパイプラ
イン演算ユニツトを備えた上、変換テーブルメモ
リ及び状態遷移テーブルメモリの内容を変更する
ことにより単項及び二項で表現される演算式全て
がパイプライン方式で演算処理することが出来
る。
イン演算ユニツトを備えた上、変換テーブルメモ
リ及び状態遷移テーブルメモリの内容を変更する
ことにより単項及び二項で表現される演算式全て
がパイプライン方式で演算処理することが出来
る。
第１図は本発明の第１の実施例としての可変パ
イプライン演算装置のブロツク図、第２図は第１
の実施例の原理を説明するための演算順序を示す
図、第３図は第１の実施例の各演算ユニツトで行
なわれる演算の制御を説明する図、第４図は第１
図のリング・バス・インタフエイス２０〜２４の
詳細図、第５図は第１図の対データ探索部１２〜
１４の詳細図、第６図は本発明の第２の実施例と
しての可変パイプライン演算装置のブロツク図、
第７図は第２の実施例の原理を説明するための演
算順序を示す図、第８図は第２の実施例の各演算
ユニツトで行なわれる演算の制御を説明する図で
ある。 図において、１は単項演算ユニツト、２〜４は
２項演算ユニツト、１２〜１４は対データ探索
部、２０〜２４はリング・バス・インタフエイス
部、３１はパイプライン単項演算部、３２〜３４
はパイプライン二項演算部、１００〜１０２はレ
ジスタ、１０３はステーレ・データ制御メモリ、
１０５は比較回路、１０６，１０７は加算回路、
１０８〜１１１はマルチプレクサ、１１２はアド
レス生成回路、１１３はデータ・メモリ、１１４
は変換テーブルメモリ、２０１は論理積回路、２
０２はレジスタ、２０３は遷移テーブルメモリ、
２０４は出力キユー、２０５はラツチ付マルチプ
レクサ、９０１〜９０７は節点、９１０〜９２２
は枝を示す。
イプライン演算装置のブロツク図、第２図は第１
の実施例の原理を説明するための演算順序を示す
図、第３図は第１の実施例の各演算ユニツトで行
なわれる演算の制御を説明する図、第４図は第１
図のリング・バス・インタフエイス２０〜２４の
詳細図、第５図は第１図の対データ探索部１２〜
１４の詳細図、第６図は本発明の第２の実施例と
しての可変パイプライン演算装置のブロツク図、
第７図は第２の実施例の原理を説明するための演
算順序を示す図、第８図は第２の実施例の各演算
ユニツトで行なわれる演算の制御を説明する図で
ある。 図において、１は単項演算ユニツト、２〜４は
２項演算ユニツト、１２〜１４は対データ探索
部、２０〜２４はリング・バス・インタフエイス
部、３１はパイプライン単項演算部、３２〜３４
はパイプライン二項演算部、１００〜１０２はレ
ジスタ、１０３はステーレ・データ制御メモリ、
１０５は比較回路、１０６，１０７は加算回路、
１０８〜１１１はマルチプレクサ、１１２はアド
レス生成回路、１１３はデータ・メモリ、１１４
は変換テーブルメモリ、２０１は論理積回路、２
０２はレジスタ、２０３は遷移テーブルメモリ、
２０４は出力キユー、２０５はラツチ付マルチプ
レクサ、９０１〜９０７は節点、９１０〜９２２
は枝を示す。
Claims (1)
- 【特許請求の範囲】 １ 入力側データ・バスからデータを入力し前記
データ中の制御データ信号に従い前記データを演
算データ・バス或いは出力側データ・バスに出力
し、更に演算結果のデータを入力し制御データ信
号を付加して前記出力側データ・バスに出力する
複数のリングバスインタフエイスと、前記リング
バスインタフエイスの１つを除いた残りの各々に
対応し、前記リング・バス・インタフエイスの演
算データ・バスから入力したデータの制御データ
信号に従い前記データを保持するか既に保持され
ているデータとを対データとして出力する対デー
タ探索部と、前記対データ探索部からの対データ
に対し２項演算を行ない前記演算結果のデータを
対応する前記リング・バス・インタフエイスへ出
力するパイプライン２項演算部とを備え、前記複
数のリング・バス・インタフエイス全てが入力側
データ・バスと出力側データ・バスとで互いにリ
ングが形成されるように接続されたことを特徴と
する可変パイプライン演算装置。 ２ 入力側データバスからデータを入力し前記デ
ータ中の制御データ信号に従い前記データを演算
データ・バス或いは出力側データ・バスに出力
し、更に演算結果のデータを入力し制御データ信
号を付加して前記出力側データ・バスに出力する
Ｎ個（但しＮは複数）のリング・バス・インタフ
エイスと、前記リング・バス・インタフエイスの
Ｎ―１個を超えないＬ個の各々のリング・バス・
インタフエイスに対応し、前記演算データ・バス
から入力したデータの制御データ信号に従い前記
データを保持するか既に保持されているデータと
を対データとして出力する対データ探索部と、前
記対データ探索部からの対データに対し２項演算
を行ない前記演算結果のデータを対応する前記リ
ング・バス・インタフエイスへ出力するパイプラ
イン２項演算部と、前記リング・バス・インタフ
エイスの残りから１つを除いた各々即ちＮ―Ｌ―
１個のリング・バス・インタフエイスに対応し、
前記演算データ・バスから入力したデータに対し
単項演算を行ない前記演算結果のデータを対応す
る前記リング・バス・インタフエイスへ出力する
パイプライン単項演算部とを備え、前記複数のリ
ング・バス・インタフエイス全てが入力側デー
タ・バスと出力側データ・バスとでお互いにリン
グが形成されるように接続されたことを特徴とす
る可変パイプライン装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5615079A JPS55147737A (en) | 1979-05-08 | 1979-05-08 | Operation unit for variable pipe line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5615079A JPS55147737A (en) | 1979-05-08 | 1979-05-08 | Operation unit for variable pipe line |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55147737A JPS55147737A (en) | 1980-11-17 |
| JPS6339932B2 true JPS6339932B2 (ja) | 1988-08-09 |
Family
ID=13019049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5615079A Granted JPS55147737A (en) | 1979-05-08 | 1979-05-08 | Operation unit for variable pipe line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55147737A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57207975A (en) * | 1981-06-17 | 1982-12-20 | Nec Corp | Controlling circuit corresponding to binominal data |
| JPS59103155A (ja) * | 1982-12-06 | 1984-06-14 | Nec Corp | デ−タ処理モジユ−ル |
| JPS61138333A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 演算モジユ−ル |
| JPS6242260A (ja) * | 1986-08-01 | 1987-02-24 | Hitachi Ltd | 情報処理システムにおける処理方法 |
| US4999802A (en) * | 1989-01-13 | 1991-03-12 | International Business Machines Corporation | Floating point arithmetic two cycle data flow |
| US4969118A (en) * | 1989-01-13 | 1990-11-06 | International Business Machines Corporation | Floating point unit for calculating A=XY+Z having simultaneous multiply and add |
-
1979
- 1979-05-08 JP JP5615079A patent/JPS55147737A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55147737A (en) | 1980-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6202197B1 (en) | Programmable digital signal processor integrated circuit device and method for designing custom circuits from same | |
| US5206823A (en) | Apparatus to perform Newton iterations for reciprocal and reciprocal square root | |
| US4780842A (en) | Cellular processor apparatus capable of performing floating point arithmetic operations | |
| JPS6347874A (ja) | 算術演算装置 | |
| JPS6125188B2 (ja) | ||
| US4386413A (en) | Method and apparatus of providing a result of a numerical calculation with the number of exact significant figures | |
| US4939684A (en) | Simplified processor for digital filter applications | |
| JPS6339932B2 (ja) | ||
| JPS63278411A (ja) | 多段デジタル・フィルタ | |
| US4142242A (en) | Multiplier accumulator | |
| US5781462A (en) | Multiplier circuitry with improved storage and transfer of booth control coefficients | |
| EP0169030A2 (en) | Data processing circuit for calculating either a total sum or a total product of a series of data at a high speed | |
| JPH02210576A (ja) | 集積回路アキュムレータ | |
| JP3277399B2 (ja) | 画像処理用汎用プロセッサ | |
| US5309385A (en) | Vector division processing method and system | |
| US4197587A (en) | Correction circuit for arithmetic operations with non-hexadecimal operands in hexadecimal arithmetic units | |
| JPS6222178A (ja) | ２つの複素数の乗算のための乗算器 | |
| JPS6086671A (ja) | 除算回路 | |
| JP2605792B2 (ja) | 演算処理装置 | |
| JPH04364525A (ja) | 並列演算装置 | |
| JPS6231376B2 (ja) | ||
| JPS6129030B2 (ja) | ||
| JPS6259828B2 (ja) | ||
| JP2781081B2 (ja) | 並列演算機構による論理演算方法 | |
| JPS59186070A (ja) | 高速信号処理装置 |