JPS6339127B2 - - Google Patents
Info
- Publication number
- JPS6339127B2 JPS6339127B2 JP55013795A JP1379580A JPS6339127B2 JP S6339127 B2 JPS6339127 B2 JP S6339127B2 JP 55013795 A JP55013795 A JP 55013795A JP 1379580 A JP1379580 A JP 1379580A JP S6339127 B2 JPS6339127 B2 JP S6339127B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- value
- digital
- digital word
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 230000010355 oscillation Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 9
- 238000005070 sampling Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 15
- 230000007246 mechanism Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003534 oscillatory effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は無線周波数（R.F.）マルチチヤネル受
信システムに用いられる周波数同調方式、特にデ
ジタル処理とメモリテーブルの使用によりチヤネ
ル選択と微細同調を容易にすることのできるデジ
タル周波数同調方式に関する。
信システムに用いられる周波数同調方式、特にデ
ジタル処理とメモリテーブルの使用によりチヤネ
ル選択と微細同調を容易にすることのできるデジ
タル周波数同調方式に関する。
R.F.受信システムにおける同調方式は、一般に
よく知られ、そして広く用いられている。このよ
うな方式には、固定された中間周波数帯へ望まれ
る入力R.F.信号（例えば、テレビジヨンのプログ
ラムチヤネル用入力信号）を周波数変換するヘテ
ロダイン受信用として、可変周波数局部発振器が
用いられる。この同調方式には、２つの基本タイ
プ、すなわち開ループ形式と閉ループ形式とがあ
る。
よく知られ、そして広く用いられている。このよ
うな方式には、固定された中間周波数帯へ望まれ
る入力R.F.信号（例えば、テレビジヨンのプログ
ラムチヤネル用入力信号）を周波数変換するヘテ
ロダイン受信用として、可変周波数局部発振器が
用いられる。この同調方式には、２つの基本タイ
プ、すなわち開ループ形式と閉ループ形式とがあ
る。
開ループ形式は、使用される可変周波数局部発
振器に対して、その周波数が手動、または他の方
法によつてセツトされるが、発振器が要求された
周波数で実際に動作しているか否かを連続的に確
かめるべく監視することができない。エージング
および周囲温度変化のうちの少なくとも１つによ
つて生じる部品定数の変化は、発振器の動作周波
数を要求された周波数から変えてしまう。開ルー
プ形式によつては、この周波数偏移が検出されな
いと、受信信号の品質を低下することになる。
振器に対して、その周波数が手動、または他の方
法によつてセツトされるが、発振器が要求された
周波数で実際に動作しているか否かを連続的に確
かめるべく監視することができない。エージング
および周囲温度変化のうちの少なくとも１つによ
つて生じる部品定数の変化は、発振器の動作周波
数を要求された周波数から変えてしまう。開ルー
プ形式によつては、この周波数偏移が検出されな
いと、受信信号の品質を低下することになる。
閉ループ形式は、上記開ループ形式による欠点
を除くために、周波数誤差検出およびその修正用
として監視テクニツクを用いている。すなわち、
閉ループ形式は、可変周波数発振器の動作出力周
波数を感じとり、チヤネル選択手段によつて指示
された要求周波数と発振器の動作周波数を比較
し、発振器の周波数誤差を検出し、そして、要求
された値に動作発振周波数をシフトさせるべく必
要な修正を加える。従つて、この閉ループ形式
は、周波数偏移を検出し、修正することのできる
点において、前述の開ループ形式と比較して優れ
ている。
を除くために、周波数誤差検出およびその修正用
として監視テクニツクを用いている。すなわち、
閉ループ形式は、可変周波数発振器の動作出力周
波数を感じとり、チヤネル選択手段によつて指示
された要求周波数と発振器の動作周波数を比較
し、発振器の周波数誤差を検出し、そして、要求
された値に動作発振周波数をシフトさせるべく必
要な修正を加える。従つて、この閉ループ形式
は、周波数偏移を検出し、修正することのできる
点において、前述の開ループ形式と比較して優れ
ている。
本発明の目的は、自動化されたチヤネル受信お
よびチヤネルの微細同調を可能にし、それを維持
することのできるR.F.受信機用の改良された同調
方式を提供するにある。
よびチヤネルの微細同調を可能にし、それを維持
することのできるR.F.受信機用の改良された同調
方式を提供するにある。
本発明によれば、閉ループ形同調方式がデジタ
ル技術およびそのコンポーネントを役立てること
によつて完成される。この同調方式は無線受信方
式、例えば、CATV変換器に用いられ、チヤネ
ル選択（局部発振周波数制御）およびチヤネル微
細同調のための閉帰還ループ形式デジタル方式が
用いられている。そして、この方式は、別に設け
られたハードウエアを経由するか、マイクロプロ
セツサ制御による機器の使用のどちらかによつて
完成されるであろう。
ル技術およびそのコンポーネントを役立てること
によつて完成される。この同調方式は無線受信方
式、例えば、CATV変換器に用いられ、チヤネ
ル選択（局部発振周波数制御）およびチヤネル微
細同調のための閉帰還ループ形式デジタル方式が
用いられている。そして、この方式は、別に設け
られたハードウエアを経由するか、マイクロプロ
セツサ制御による機器の使用のどちらかによつて
完成されるであろう。
本発明によるデジタル周波数同調方式は、可変
制御電圧に応答し、該制御電圧の大きさに関係す
る周波数で発振する発振手段と、予め決められた
時間間隔で前記発振手段の動作出力周波数をサン
プリングし、該動作周波数の値を表わす第１のデ
ジタルワードを発生するサンプリング手段と、入
力チヤネル情報に応答し、おのおのが前記発振手
段のそれぞれ特定の発振周波数を表わしている複
数の第２のデジタルワードのうちから要求された
１つを用意するためのメモリ手段と、前記メモリ
手段で用意された１つの第２のデジタルワードを
取り出して蓄積する第１のラツチ手段と、該第１
のラツチ手段に蓄積された前記第２のデジタルワ
ードを取り出して蓄積する第２のラツチ手段と、
該第２のラツチ手段に蓄積された前記第２のデジ
タルワードの値と前記第１のデジタルワードの値
とを比較する手段と、前記発振手段の動作周波数
の値を前記要求された周波数値に変えるために、
前記比較手段から得られた前記第１のデジタルワ
ードと前記第２のデジタルワードとの値の差に応
答して前記発振手段の制御電圧を変える手段とを
含み、更に、前記メモリ手段に周波数の微細変化
値を表わす複数の第３のデジタルコードを記憶し
ておき、入力微細同調情報に応答して、前記第１
のラツチ手段が該メモリ手段から前記複数の第３
のデジタルコードのうちの１つを取り出し、該第
１のラツチ手段に付加されている加算手段により
該取り出された第３のデジタルワードの値を前記
前に蓄積されている第２のデジタルワードの値に
加算し、前記第２のラツチ手段が前記第２のデジ
タルワードに代つて前記第３のデジタルワードと
前記第２のデジタルワードとの加算値を取り込
み、該加算値を前記比較手段へ前記第１のデジタ
ルワードと比較するために与えるようにしたこと
を特徴とする。
制御電圧に応答し、該制御電圧の大きさに関係す
る周波数で発振する発振手段と、予め決められた
時間間隔で前記発振手段の動作出力周波数をサン
プリングし、該動作周波数の値を表わす第１のデ
ジタルワードを発生するサンプリング手段と、入
力チヤネル情報に応答し、おのおのが前記発振手
段のそれぞれ特定の発振周波数を表わしている複
数の第２のデジタルワードのうちから要求された
１つを用意するためのメモリ手段と、前記メモリ
手段で用意された１つの第２のデジタルワードを
取り出して蓄積する第１のラツチ手段と、該第１
のラツチ手段に蓄積された前記第２のデジタルワ
ードを取り出して蓄積する第２のラツチ手段と、
該第２のラツチ手段に蓄積された前記第２のデジ
タルワードの値と前記第１のデジタルワードの値
とを比較する手段と、前記発振手段の動作周波数
の値を前記要求された周波数値に変えるために、
前記比較手段から得られた前記第１のデジタルワ
ードと前記第２のデジタルワードとの値の差に応
答して前記発振手段の制御電圧を変える手段とを
含み、更に、前記メモリ手段に周波数の微細変化
値を表わす複数の第３のデジタルコードを記憶し
ておき、入力微細同調情報に応答して、前記第１
のラツチ手段が該メモリ手段から前記複数の第３
のデジタルコードのうちの１つを取り出し、該第
１のラツチ手段に付加されている加算手段により
該取り出された第３のデジタルワードの値を前記
前に蓄積されている第２のデジタルワードの値に
加算し、前記第２のラツチ手段が前記第２のデジ
タルワードに代つて前記第３のデジタルワードと
前記第２のデジタルワードとの加算値を取り込
み、該加算値を前記比較手段へ前記第１のデジタ
ルワードと比較するために与えるようにしたこと
を特徴とする。
次に、本発明に関して実施例を挙げ、図面を参
照して説明する。
照して説明する。
第１図は、本発明による実施例の回路構成をブ
ロツクダイヤグラムにより示したものである。こ
の回路は、局部用電圧制御発振器１１４の動作周
波数を制御し、ROM（読出専用メモリ）１０８
に蓄積されている複数のデジタルワードによつて
個別に表わされた要求される周波数に対して上記
の動作周波数を変えられるように設計されてい
る。要求される周波数は、オペレータ選択機構１
１２を経由し、入力チヤネル情報に応答してメモ
リ１０８から得られる。更新されたデジタルワー
ドによつて表わされた要求周波数は、データラツ
チ回路１０７に蓄積され、ゲートおよびタイミン
グ回路との関連においてサンプルカウンタ１０６
により決められた動作周波数と比較される。動作
発振周波数と要求された周波数との間の差の成分
は、動作周波数を変えるために、キヤパシタ１０
３の電荷を増加させ、あるいは減少させる。この
回路の動作については以下に詳細を説明する。
ロツクダイヤグラムにより示したものである。こ
の回路は、局部用電圧制御発振器１１４の動作周
波数を制御し、ROM（読出専用メモリ）１０８
に蓄積されている複数のデジタルワードによつて
個別に表わされた要求される周波数に対して上記
の動作周波数を変えられるように設計されてい
る。要求される周波数は、オペレータ選択機構１
１２を経由し、入力チヤネル情報に応答してメモ
リ１０８から得られる。更新されたデジタルワー
ドによつて表わされた要求周波数は、データラツ
チ回路１０７に蓄積され、ゲートおよびタイミン
グ回路との関連においてサンプルカウンタ１０６
により決められた動作周波数と比較される。動作
発振周波数と要求された周波数との間の差の成分
は、動作周波数を変えるために、キヤパシタ１０
３の電荷を増加させ、あるいは減少させる。この
回路の動作については以下に詳細を説明する。
特に、発振器１１４の出力はこの回路の出力端
からR.F.受信システムのミキサ回路１１５（図に
見られない）、例えばCATV用コンバータへ与え
られる。発振器１１４は、受信システム用の固定
中間周波数に入力R.F.信号の周波数を変換するた
めに、本質的な従来のヘテロダイン用局部発振器
として役立てられる。発振器１１４の出力周波数
はキヤパシタ１０３を介して供給される制御電圧
に関係する。すなわち、発振器１１４の周波数は
キヤパシタ１０３における電荷の増減に関係して
直接的に変えられるでしよう。このような電圧制
御発振器と関連するミキサ回路の動作について
は、従来技術によつて知られており、従つて、そ
の詳細については説明を省略する。
からR.F.受信システムのミキサ回路１１５（図に
見られない）、例えばCATV用コンバータへ与え
られる。発振器１１４は、受信システム用の固定
中間周波数に入力R.F.信号の周波数を変換するた
めに、本質的な従来のヘテロダイン用局部発振器
として役立てられる。発振器１１４の出力周波数
はキヤパシタ１０３を介して供給される制御電圧
に関係する。すなわち、発振器１１４の周波数は
キヤパシタ１０３における電荷の増減に関係して
直接的に変えられるでしよう。このような電圧制
御発振器と関連するミキサ回路の動作について
は、従来技術によつて知られており、従つて、そ
の詳細については説明を省略する。
オペレータ選択機構１１２は同調システムに対
してチヤネル選択情報と微細同調情報とを与え
る。機構１１２は、キーボード、サムホイール符
号スイツチ、および関連回路、または他の適合す
る電子的／電気機械的なデバイス、またはよく知
られた受信チヤネルを表わすべくサービスする類
似の回路を備えた回転ダイヤルによつて形成さ
れ、さらに、特殊の信号によつて微細同調情報を
発生するようになつている。これ等のチヤネルお
よび微細同調電気信号は、例えば、ROM１０８
における個々の蓄積位置を指定するための各アド
レスをもつたアナログ−デジタルコンバータによ
つて特殊なデジタルアドレス信号に変換される。
このデジタルアドレスは、インタフエース回路１
１１へ供給され、ここから以下に詳述される方法
によつてROM１０８へ導かれる。ROM１０８
には複数のデジタルワードが蓄積されており、そ
のおのおのは個々の受信動作チヤネル用の発振器
１１４の要求される動作周波数を表わしている。
チヤネル表示器１１３は、受信器の取扱者の確認
用として選択されたチヤネルを表示する。
してチヤネル選択情報と微細同調情報とを与え
る。機構１１２は、キーボード、サムホイール符
号スイツチ、および関連回路、または他の適合す
る電子的／電気機械的なデバイス、またはよく知
られた受信チヤネルを表わすべくサービスする類
似の回路を備えた回転ダイヤルによつて形成さ
れ、さらに、特殊の信号によつて微細同調情報を
発生するようになつている。これ等のチヤネルお
よび微細同調電気信号は、例えば、ROM１０８
における個々の蓄積位置を指定するための各アド
レスをもつたアナログ−デジタルコンバータによ
つて特殊なデジタルアドレス信号に変換される。
このデジタルアドレスは、インタフエース回路１
１１へ供給され、ここから以下に詳述される方法
によつてROM１０８へ導かれる。ROM１０８
には複数のデジタルワードが蓄積されており、そ
のおのおのは個々の受信動作チヤネル用の発振器
１１４の要求される動作周波数を表わしている。
チヤネル表示器１１３は、受信器の取扱者の確認
用として選択されたチヤネルを表示する。
タイムベース発振器／復号器１１０は全体のデ
ジタル同調システム用のタイミングおよび制御信
号を発生する。このタイミングおよび制御信号は
インタフエース回路１１１、ラツチ回路１０４、
データラツチ回路１０７およびゲート１０９に供
給される。この回路の動作に関するタイミング信
号の役割について述べると次のようになる。発振
器／復号器１１０のなかに含まれているタイミン
グ回路は従来技術によつてよく知られている。１
つの例として、その回路は、縦続的に接続された
発振回路とカウンタ、複数の一致ゲートを順に駆
動するカウンタ、または周期的に繰り返えす発振
器のカウンテイング周期を制御するためのタイム
インタバル復号用の積分形復号器によつて構成さ
れる。
ジタル同調システム用のタイミングおよび制御信
号を発生する。このタイミングおよび制御信号は
インタフエース回路１１１、ラツチ回路１０４、
データラツチ回路１０７およびゲート１０９に供
給される。この回路の動作に関するタイミング信
号の役割について述べると次のようになる。発振
器／復号器１１０のなかに含まれているタイミン
グ回路は従来技術によつてよく知られている。１
つの例として、その回路は、縦続的に接続された
発振回路とカウンタ、複数の一致ゲートを順に駆
動するカウンタ、または周期的に繰り返えす発振
器のカウンテイング周期を制御するためのタイム
インタバル復号用の積分形復号器によつて構成さ
れる。
発振器／復号器１１０からのタイミング信号は
ゲート１０９に与えられ、一定の時間間隔におい
てゲート作用ができるようにし、それによつて、
初期状態にクリヤされたカウンタ１０６へ発振器
１１４の出力を供給している。カウンタ１０６は
発振器１１４の出力パルスをカウントし、現時点
の発振周波数（上記一定のゲート周期のなかに含
まれる振動波の数によつて決まる）に対応する第
１のデジタルワードをつくる。比較器１０５は、
メモリ１０８から得られ、以下に詳細される方法
でラツチ回路１０７に蓄積された第２のデジタル
ワードと上記第１のデジタルワードとを比較し、
それから、比較器１０５によつて決められた第１
と第２のデジタルワードとの間のバイナリ値にお
ける差の値がラツチ回路１０４に蓄えられる。比
較器１０５は、また、ラツチ回路１０４に蓄積さ
れた差の値が正であるか、負であるかを示すとこ
ろの極性レベル信号Ｐを発生する。
ゲート１０９に与えられ、一定の時間間隔におい
てゲート作用ができるようにし、それによつて、
初期状態にクリヤされたカウンタ１０６へ発振器
１１４の出力を供給している。カウンタ１０６は
発振器１１４の出力パルスをカウントし、現時点
の発振周波数（上記一定のゲート周期のなかに含
まれる振動波の数によつて決まる）に対応する第
１のデジタルワードをつくる。比較器１０５は、
メモリ１０８から得られ、以下に詳細される方法
でラツチ回路１０７に蓄積された第２のデジタル
ワードと上記第１のデジタルワードとを比較し、
それから、比較器１０５によつて決められた第１
と第２のデジタルワードとの間のバイナリ値にお
ける差の値がラツチ回路１０４に蓄えられる。比
較器１０５は、また、ラツチ回路１０４に蓄積さ
れた差の値が正であるか、負であるかを示すとこ
ろの極性レベル信号Ｐを発生する。
可変パルス幅変調器１００はラツチ回路１０４
に蓄えられたバイナリ差のワードを受けて、バイ
ナリ値の大きさに関係する幅、すなわち、大きな
バイナリ値には広幅の出力パルス、小さなバイナ
リ値には狭幅の出力パルスを発生する。変調器１
００からの出力パルスは極性スイツチ１０１へ加
えられる。種々の回路が変調器１００に要求され
る機能を満たすために使用できる。１つの好まし
い方法は、比較回路の１入力へラツチ回路１０４
からバイナリ値を与え、他方の比較入力へ最初に
クリヤされたバイナリカウンタの出力を与える。
それによつて、バイナリカウンタはラツチ回路１
０４からのバイナリ値に等しい２進状態におくこ
とができる。比較回路の出力は、最初、バイナリ
の１つのレベル、例えば、論理“１”におかれ、
バイナリカウンタのカウントがラツチ回路１０４
に蓄えられたバイナリ値に等しくなつたときに論
理“０”のレベルになる。比較器の出力は、かく
して、ラツチ回路１０４に蓄えられた比較的に大
きな値に応答して広幅のパルスを、また、小さな
値に応答して狭幅なパルスを発生する。
に蓄えられたバイナリ差のワードを受けて、バイ
ナリ値の大きさに関係する幅、すなわち、大きな
バイナリ値には広幅の出力パルス、小さなバイナ
リ値には狭幅の出力パルスを発生する。変調器１
００からの出力パルスは極性スイツチ１０１へ加
えられる。種々の回路が変調器１００に要求され
る機能を満たすために使用できる。１つの好まし
い方法は、比較回路の１入力へラツチ回路１０４
からバイナリ値を与え、他方の比較入力へ最初に
クリヤされたバイナリカウンタの出力を与える。
それによつて、バイナリカウンタはラツチ回路１
０４からのバイナリ値に等しい２進状態におくこ
とができる。比較回路の出力は、最初、バイナリ
の１つのレベル、例えば、論理“１”におかれ、
バイナリカウンタのカウントがラツチ回路１０４
に蓄えられたバイナリ値に等しくなつたときに論
理“０”のレベルになる。比較器の出力は、かく
して、ラツチ回路１０４に蓄えられた比較的に大
きな値に応答して広幅のパルスを、また、小さな
値に応答して狭幅なパルスを発生する。
極性スイツチ１０１は変調器１００から可変幅
のパルスを、そして、比較器１０５から誤差極性
信号をうける。極性信号Ｐに応答して、極性スイ
ツチ１０１は、チヤージポンプ１０２へ供給する
“ポンプアツプ”信号、または“ポンプダウン”
信号のどちらかを発生するために、変調器１００
からの可変幅パルスを導入する。スイツチ１０１
は簡単な導入ゲートで構成される。これは、正極
性信号に応答して“ポンプアツプ”出力側へ変調
器１００からの可変幅パルスを導出し、負極性信
号に応答して“ポンプダウン”出力側へ可変幅パ
ルスを導出する。他の適切な回路がスイツチ１０
１を満足するように使用されるであろう。
のパルスを、そして、比較器１０５から誤差極性
信号をうける。極性信号Ｐに応答して、極性スイ
ツチ１０１は、チヤージポンプ１０２へ供給する
“ポンプアツプ”信号、または“ポンプダウン”
信号のどちらかを発生するために、変調器１００
からの可変幅パルスを導入する。スイツチ１０１
は簡単な導入ゲートで構成される。これは、正極
性信号に応答して“ポンプアツプ”出力側へ変調
器１００からの可変幅パルスを導出し、負極性信
号に応答して“ポンプダウン”出力側へ可変幅パ
ルスを導出する。他の適切な回路がスイツチ１０
１を満足するように使用されるであろう。
チヤージポンプ１０２は、極性スイツチ１０１
から加えられた“ポンプアツプ”、または“ポン
プダウン”信号に応答してキヤパシタ１０３への
電荷を加え、または減ずる。キヤパシタ１０３へ
の電荷の増減はキヤパシタに生ずる電圧を変え、
かくして、上述の方法による発振器１１４の周波
数を変更する。チヤージポンプ１０２は、“ポン
プアツプ”信号に応答し、同調基準電圧端子１２
０から充電電流が“ポンプアツプ”信号パルスの
幅に等しい時間間隔でキヤパシタ１０３へ与えら
れるように、回路的に形成される。“ポンプアツ
プ”信号パルスの幅（それによるキヤパシタ１０
３への電荷の増加）は、勿論、変調器１００から
の出力パルスの幅に等しい。代つて、チヤージポ
ンプ１０２は、“ポンプダウン”信号パルスの幅
に等しい時間間隔でキヤパシタ１０３からの電荷
を放出することによつて、“ポンプダウン”信号
に応答する。“ポンプダウン”信号パルスの幅は
変調器１００からのパルスの幅に等しい。チヤー
ジポンプ１０２における上記の機能を達成するた
めに必要な特殊の回路は従来技術によつてよく知
られている。かくして、例えば、“ポンプアツプ”
信号は、トランジスタスイツチと、端子１２０お
よびキヤパシタ１０３に接続されているリミツタ
抵抗へ作用し、一方、“ポンプダウン”信号は、
キヤパシタ１０３に接続されているトランジスタ
スイツチと、放電リミツト抵抗を経由してのグラ
ウンドへの回路に対して作用を与える。
から加えられた“ポンプアツプ”、または“ポン
プダウン”信号に応答してキヤパシタ１０３への
電荷を加え、または減ずる。キヤパシタ１０３へ
の電荷の増減はキヤパシタに生ずる電圧を変え、
かくして、上述の方法による発振器１１４の周波
数を変更する。チヤージポンプ１０２は、“ポン
プアツプ”信号に応答し、同調基準電圧端子１２
０から充電電流が“ポンプアツプ”信号パルスの
幅に等しい時間間隔でキヤパシタ１０３へ与えら
れるように、回路的に形成される。“ポンプアツ
プ”信号パルスの幅（それによるキヤパシタ１０
３への電荷の増加）は、勿論、変調器１００から
の出力パルスの幅に等しい。代つて、チヤージポ
ンプ１０２は、“ポンプダウン”信号パルスの幅
に等しい時間間隔でキヤパシタ１０３からの電荷
を放出することによつて、“ポンプダウン”信号
に応答する。“ポンプダウン”信号パルスの幅は
変調器１００からのパルスの幅に等しい。チヤー
ジポンプ１０２における上記の機能を達成するた
めに必要な特殊の回路は従来技術によつてよく知
られている。かくして、例えば、“ポンプアツプ”
信号は、トランジスタスイツチと、端子１２０お
よびキヤパシタ１０３に接続されているリミツタ
抵抗へ作用し、一方、“ポンプダウン”信号は、
キヤパシタ１０３に接続されているトランジスタ
スイツチと、放電リミツト抵抗を経由してのグラ
ウンドへの回路に対して作用を与える。
第１図における実施例の動作について以下に詳
述する。まず、第１図の回路が、動作の準備にお
いて、発振器／復号器１１０により最初の状態に
戻されているものと仮定する。要求された動作チ
ヤネルを表わす情報が機構１１２に与えられ、そ
れに対する応答として、上述の方法において発生
されたデジタルアドレスワードがパス１１７を介
してインタフエース回路１１１へ加えられる。イ
ンタフエース回路は、発振器／復号器１１０から
の指令信号に応答して、ROM１０８のアドレス
入力へデジタルアドレスを与える。そして、選択
されたチヤネルのための要求された動作周波数を
表わしているデジタルワードはROM１０８から
取り出され、加算／ラツチ回路１１６（これは以
下に説明される微細同調のために使用される）の
なかに蓄積され、それから、データラツチ回路１
０７に与えられる。デジタルワードは発振器／復
号器１１０からの指令信号をうけてラツチ回路１
０７に蓄積される。
述する。まず、第１図の回路が、動作の準備にお
いて、発振器／復号器１１０により最初の状態に
戻されているものと仮定する。要求された動作チ
ヤネルを表わす情報が機構１１２に与えられ、そ
れに対する応答として、上述の方法において発生
されたデジタルアドレスワードがパス１１７を介
してインタフエース回路１１１へ加えられる。イ
ンタフエース回路は、発振器／復号器１１０から
の指令信号に応答して、ROM１０８のアドレス
入力へデジタルアドレスを与える。そして、選択
されたチヤネルのための要求された動作周波数を
表わしているデジタルワードはROM１０８から
取り出され、加算／ラツチ回路１１６（これは以
下に説明される微細同調のために使用される）の
なかに蓄積され、それから、データラツチ回路１
０７に与えられる。デジタルワードは発振器／復
号器１１０からの指令信号をうけてラツチ回路１
０７に蓄積される。
タイムゲート１０９の予め固定的に決められた
繰返えし周期に対しては、発振器／復号器１１０
からの指令信号が役立てられる。それに答えて、
局部発振器１１４からの出力信号はゲート１０９
をとおり、最初にサンプルカウンタ１０６へ加え
られる。カウンタ１０６は発振器の出力パルスを
カウントし、ゲート１０９にゲートパルスの与え
られている間続ける。発振器／復号器１１０は予
め決められた時間間隔の間、ゲート１０９の動作
を保持する。ゲート１０９の区切りにおいて動作
がとまると、カウンタ１０６には、発振器１１４
の動作周波数を表わすデジタルワードが蓄積され
る。
繰返えし周期に対しては、発振器／復号器１１０
からの指令信号が役立てられる。それに答えて、
局部発振器１１４からの出力信号はゲート１０９
をとおり、最初にサンプルカウンタ１０６へ加え
られる。カウンタ１０６は発振器の出力パルスを
カウントし、ゲート１０９にゲートパルスの与え
られている間続ける。発振器／復号器１１０は予
め決められた時間間隔の間、ゲート１０９の動作
を保持する。ゲート１０９の区切りにおいて動作
がとまると、カウンタ１０６には、発振器１１４
の動作周波数を表わすデジタルワードが蓄積され
る。
カウンタ１０６に蓄積されたデジタルワードは
ラツチ回路１０７に蓄積されている要求周波数の
デジタルワードと比較器１０５において比較され
る。比較器１０５による比較の結果はバイナリ値
の周波数誤差信号として得られ、更にカウンタ１
０６に蓄積されたデジタルワードがラツチ回路１
０７のデジタルワードより大きいか小さいかを表
わす極性レベル信号を出力する。実際と要求され
た周波数との間のバイナリ値の差はラツチ回路１
０４に蓄積され、その極性信号は誤差極性応答ス
イツチ１０１へ加えられる。
ラツチ回路１０７に蓄積されている要求周波数の
デジタルワードと比較器１０５において比較され
る。比較器１０５による比較の結果はバイナリ値
の周波数誤差信号として得られ、更にカウンタ１
０６に蓄積されたデジタルワードがラツチ回路１
０７のデジタルワードより大きいか小さいかを表
わす極性レベル信号を出力する。実際と要求され
た周波数との間のバイナリ値の差はラツチ回路１
０４に蓄積され、その極性信号は誤差極性応答ス
イツチ１０１へ加えられる。
ラツチ回路１０４に蓄積されたバイナリ値は変
調器１００に加えられる。前に述べたように、こ
のバイナリ値は可変幅をもつたパルスを発生する
ために変調器１００によつて役立てられ、このパ
ルスがラツチされたバイナリ値（周波数の誤差
値）に直接的に関係する。変調器１００からの可
変幅をもつた出力パルスは比較器１０５からの極
性信号とともにスイツチ１０１へ加えられる。極
性信号に応答すべく、スイツチ１０１は、“ポン
プアツプ”、または“ポンプダウン”のどちらか
の可変幅出力パルスをチヤージポンプ１０２へ与
える。それから、チヤージポンプ１０２は、前に
述べたように、キヤパシタ１０３の電荷を増加す
るか減らすかすることによつて、前に得られた動
作周波数が要求された周波数に本質的に等しくな
るまで、発振器１１４の周波数を変える。
調器１００に加えられる。前に述べたように、こ
のバイナリ値は可変幅をもつたパルスを発生する
ために変調器１００によつて役立てられ、このパ
ルスがラツチされたバイナリ値（周波数の誤差
値）に直接的に関係する。変調器１００からの可
変幅をもつた出力パルスは比較器１０５からの極
性信号とともにスイツチ１０１へ加えられる。極
性信号に応答すべく、スイツチ１０１は、“ポン
プアツプ”、または“ポンプダウン”のどちらか
の可変幅出力パルスをチヤージポンプ１０２へ与
える。それから、チヤージポンプ１０２は、前に
述べたように、キヤパシタ１０３の電荷を増加す
るか減らすかすることによつて、前に得られた動
作周波数が要求された周波数に本質的に等しくな
るまで、発振器１１４の周波数を変える。
上記の方法は、発振器１１４の出力周波数を続
けて監視し、もし必要なれば、動作周波数を要求
された周波数に変えるべく、発振器／復号器１１
０からの指令信号によつて続けられる。これによ
つて、新たな受信チヤネルがオペレータ選択機構
１１２により選択されたそれぞれの時間におい
て、回路の動作は新しい動作チヤネル周波数へ発
振器１１４の周波数を変えるべくサービスするで
あろうことは容易に理解されよう。
けて監視し、もし必要なれば、動作周波数を要求
された周波数に変えるべく、発振器／復号器１１
０からの指令信号によつて続けられる。これによ
つて、新たな受信チヤネルがオペレータ選択機構
１１２により選択されたそれぞれの時間におい
て、回路の動作は新しい動作チヤネル周波数へ発
振器１１４の周波数を変えるべくサービスするで
あろうことは容易に理解されよう。
本発明の付加的な特長は微細同調機能の適用に
ある。特に、第１図の回路は複数の異つた無線周
波の受信環境のなかで動作し、それぞれの環境に
おいて、R.F.受信機の構成に対する少しの回路変
更がROM１０８に蓄積された名目上の値とわず
かに異なるヘテロダイン用局部発振器１１４の周
波数を得るために必要となるでしよう。そのため
に、これ等の少しの周波数変化を与えるべく、本
発明は微細同調用の情報入力を用意する。
ある。特に、第１図の回路は複数の異つた無線周
波の受信環境のなかで動作し、それぞれの環境に
おいて、R.F.受信機の構成に対する少しの回路変
更がROM１０８に蓄積された名目上の値とわず
かに異なるヘテロダイン用局部発振器１１４の周
波数を得るために必要となるでしよう。そのため
に、これ等の少しの周波数変化を与えるべく、本
発明は微細同調用の情報入力を用意する。
この微細同調情報は選択機構１１２を介して与
えられる。この選択機構１１２は、上述の方法に
よつて、ROM１０８用のデジタルアドレスを発
生し、ROM１０８のアドレス位置には、要求さ
れた動作周波数の関係的に小さな変化量を表わす
デジタルワードが蓄積されている。この微細同調
用デジタルワードは、回路１１０からの指令にも
とづき、加算／ラツチ回路１１６のラツチ位置に
蓄積され、そして、加算／ラツチ回路１１６に蓄
積された基本の周波数決定ワードに加算される。
２つのラツチされたワード、すなわち、基本周波
数チヤネル選択値および微細同調用変化値の和は
ラツチ回路１０７に加えられて蓄積され、それか
ら比較器１０５で実際の周波数と比較される。こ
の方法において、局部発振器１１４の周波数は、
ROM１０８に蓄積された第３のデジタルワード
の値に関係している周波数変化の量をもつた微細
同調情報入力に応答して僅かに変えられる。
えられる。この選択機構１１２は、上述の方法に
よつて、ROM１０８用のデジタルアドレスを発
生し、ROM１０８のアドレス位置には、要求さ
れた動作周波数の関係的に小さな変化量を表わす
デジタルワードが蓄積されている。この微細同調
用デジタルワードは、回路１１０からの指令にも
とづき、加算／ラツチ回路１１６のラツチ位置に
蓄積され、そして、加算／ラツチ回路１１６に蓄
積された基本の周波数決定ワードに加算される。
２つのラツチされたワード、すなわち、基本周波
数チヤネル選択値および微細同調用変化値の和は
ラツチ回路１０７に加えられて蓄積され、それか
ら比較器１０５で実際の周波数と比較される。こ
の方法において、局部発振器１１４の周波数は、
ROM１０８に蓄積された第３のデジタルワード
の値に関係している周波数変化の量をもつた微細
同調情報入力に応答して僅かに変えられる。
第１図の回路は、上述のごとく、標準の回路素
子によつて満たすことができる。しかし、第１図
の回路にマイクロプロセツサ構成を形成すること
によつても、機能を遂行させることができる。第
２図には、このようなマイクロプロセツサ構成に
よるプログラム制御のフローチヤートが見られ
る。このなかで、マイクロプロセツサは局部発振
器１１４、入力選択機構１１２、チヤネル表示器
１１３、チヤージポンプ１０２およびキヤパシタ
１０３によつて遂行される機能をのぞく、第１図
の回路の全ての機能を遂行する。第２図のフロー
チヤートは、商業的に役立てられる複数のマイク
ロプロセツサを用いることのできる一般のフログ
ラミングを示したものである。マイクロプロセツ
サ構成に対するフローチヤートの実際の適応はマ
イクロプロセツサを利用する従来技術によつて容
易に達成されるであろう。このフローチヤートに
よれば、電圧制御発振器（VCO）の動作周波数
を要求された周波数に一致させ、その状態を維持
させるための操作をループおよびスタートへの繰
返し制御により段階的に実行することができる。
子によつて満たすことができる。しかし、第１図
の回路にマイクロプロセツサ構成を形成すること
によつても、機能を遂行させることができる。第
２図には、このようなマイクロプロセツサ構成に
よるプログラム制御のフローチヤートが見られ
る。このなかで、マイクロプロセツサは局部発振
器１１４、入力選択機構１１２、チヤネル表示器
１１３、チヤージポンプ１０２およびキヤパシタ
１０３によつて遂行される機能をのぞく、第１図
の回路の全ての機能を遂行する。第２図のフロー
チヤートは、商業的に役立てられる複数のマイク
ロプロセツサを用いることのできる一般のフログ
ラミングを示したものである。マイクロプロセツ
サ構成に対するフローチヤートの実際の適応はマ
イクロプロセツサを利用する従来技術によつて容
易に達成されるであろう。このフローチヤートに
よれば、電圧制御発振器（VCO）の動作周波数
を要求された周波数に一致させ、その状態を維持
させるための操作をループおよびスタートへの繰
返し制御により段階的に実行することができる。
第２図のフローチヤートを参照し、ステツプ１
においてループ２のレジスタにロードされるN1
はN1＝２（ｎ−１）の関係（ｎは再始動前につく
られる中間誤差計算の度数）で決められた１を含
むそれ以上の正の整数である。ステツプ２におい
てループ１のレジスタにロードされるN2÷N1は
１つの整数を示し、このうちN2は誤差ゼロによ
る再始動前にループを通して戻される全度数であ
る。ステツプ３における周波数カウントレジスタ
は第１図のサンプルカウンタに対応する。ステツ
プ４における時間遅延はループ２の再駆動に要す
る時間がループ１の再駆動に要する時間より長い
ために、ループ２の駆動点にループ１の駆動点を
一致させるために設けられている。ステツプ６の
タイマーレジスタは第１図のタイムベース発振
器／復号器１１０に対応する。ステツプ９では、
ループ１のレジスタの値から１を減算する。ステ
ツプ10において、ステツプ９で減算されたループ
１のレジスタの値がゼロでなければループ１を介
してステツプ４に帰り、ゼロであればステツプ11
に進む。
においてループ２のレジスタにロードされるN1
はN1＝２（ｎ−１）の関係（ｎは再始動前につく
られる中間誤差計算の度数）で決められた１を含
むそれ以上の正の整数である。ステツプ２におい
てループ１のレジスタにロードされるN2÷N1は
１つの整数を示し、このうちN2は誤差ゼロによ
る再始動前にループを通して戻される全度数であ
る。ステツプ３における周波数カウントレジスタ
は第１図のサンプルカウンタに対応する。ステツ
プ４における時間遅延はループ２の再駆動に要す
る時間がループ１の再駆動に要する時間より長い
ために、ループ２の駆動点にループ１の駆動点を
一致させるために設けられている。ステツプ６の
タイマーレジスタは第１図のタイムベース発振
器／復号器１１０に対応する。ステツプ９では、
ループ１のレジスタの値から１を減算する。ステ
ツプ10において、ステツプ９で減算されたループ
１のレジスタの値がゼロでなければループ１を介
してステツプ４に帰り、ゼロであればステツプ11
に進む。
ステツプ11において、周波数テーブルのなかの
要求されたチヤネル周波数（微細同調情報が入力
されていればその周波数を加算したもの）と（周
波数カウントレジスタのカウント値×ループ２レ
ジスタのN1）との差が誤差として計算される。
ステツプ12ではその誤差がゼロでない場合、その
誤差出力によつてVCO発振器の周波数を制御し、
スタートに戻つて繰返す。この誤差がゼロになれ
ば、ステツプ14に移り、ここでループ１レジスタ
に（N2÷ループ２レジスタ）をロードする。ス
テツプ15において、ループ２レジスタが１でない
場合はステツプ16に移り、ループ２レジスタにル
ープ２レジスタ÷２（N1／２＝ｎ−１の関係にあ
る）をロードし、ループ２を介してステツプ５に
戻る。ループ２を介しての繰返しにより、ステツ
プ15でループ２レジスタの値が１になればスター
トへ戻つて再始動する。その結果、ステツプ10で
ループ１レジスタがゼロになり、ステツプ12にお
いて誤差がゼロになれば、ループ２レジスタの値
が１であることから周波数カウントレジスタのカ
ウント値は要求された周波数（基本波）に一致
し、以降その制御状態を繰返す。
要求されたチヤネル周波数（微細同調情報が入力
されていればその周波数を加算したもの）と（周
波数カウントレジスタのカウント値×ループ２レ
ジスタのN1）との差が誤差として計算される。
ステツプ12ではその誤差がゼロでない場合、その
誤差出力によつてVCO発振器の周波数を制御し、
スタートに戻つて繰返す。この誤差がゼロになれ
ば、ステツプ14に移り、ここでループ１レジスタ
に（N2÷ループ２レジスタ）をロードする。ス
テツプ15において、ループ２レジスタが１でない
場合はステツプ16に移り、ループ２レジスタにル
ープ２レジスタ÷２（N1／２＝ｎ−１の関係にあ
る）をロードし、ループ２を介してステツプ５に
戻る。ループ２を介しての繰返しにより、ステツ
プ15でループ２レジスタの値が１になればスター
トへ戻つて再始動する。その結果、ステツプ10で
ループ１レジスタがゼロになり、ステツプ12にお
いて誤差がゼロになれば、ループ２レジスタの値
が１であることから周波数カウントレジスタのカ
ウント値は要求された周波数（基本波）に一致
し、以降その制御状態を繰返す。
本発明の実施例について以上のように説明され
たけれども、種々の変形が本発明の精神から逸脱
しない範囲でつくられるであろうことは言うまで
もない。
たけれども、種々の変形が本発明の精神から逸脱
しない範囲でつくられるであろうことは言うまで
もない。
第１図は本発明による実施例の構成を示すブロ
ツクダイヤグラム、第２図は本発明によるマイク
ロプロセツサを遂行するためのフローチヤートで
ある。 図において、１００は可変パルス幅変調器、１
０１は極性スイツチ、１０２はチヤージポンプ、
１０３はキヤパシタ、１０４はラツチ回路、１０
５は比較器、１０６はサンプルカウンタ、１０７
はデータラツチ回路、１０８はROM、１０９は
ゲート、１１０はタイムベース発振器／復号器、
１１１はインタフエース回路、１１２はオペレー
タ選択機構、１１３はチヤネル表示器、１１４は
電圧制御発振器、１１５はミキサ回路、１１６は
加算／ラツチ回路である。
ツクダイヤグラム、第２図は本発明によるマイク
ロプロセツサを遂行するためのフローチヤートで
ある。 図において、１００は可変パルス幅変調器、１
０１は極性スイツチ、１０２はチヤージポンプ、
１０３はキヤパシタ、１０４はラツチ回路、１０
５は比較器、１０６はサンプルカウンタ、１０７
はデータラツチ回路、１０８はROM、１０９は
ゲート、１１０はタイムベース発振器／復号器、
１１１はインタフエース回路、１１２はオペレー
タ選択機構、１１３はチヤネル表示器、１１４は
電圧制御発振器、１１５はミキサ回路、１１６は
加算／ラツチ回路である。
Claims (1)
- 【特許請求の範囲】 １ 可変制御電圧に応答し、該制御電圧の大きさ
に関係する周波数で発振する発振手段と、予め決
められた時間間隔で前記発振手段の動作出力周波
数をサンプリングし、該動作周波数の値を表わす
第１のデジタルワードを発生するサンプリング手
段と、入力チヤネル情報に応答し、おのおのが前
記発振手段のそれぞれ特定の発振周波数を表わし
ている複数の第２のデジタルワードのうちから要
求された１つを用意するためのメモリ手段と、前
記メモリ手段で用意された１つの第２のデジタル
ワードを取り出して蓄積する第１のラツチ手段
と、該第１のラツチ手段に蓄積された前記第２の
デジタルワードを取り出して蓄積する第２のラツ
チ手段と、該第２のラツチ手段に蓄積された前記
第２のデジタルワードの値と前記第１のデジタル
ワードの値とを比較する手段と、前記発振手段の
動作周波数の値を前記要求された周波数値に変え
るために、前記比較手段から得られた前記第１の
デジタルワードと前記第２のデジタルワードとの
値の差に応答して前記発振手段の制御電圧を変え
る手段とを含み、更に、前記メモリ手段に周波数
の微細変化値を表わす複数の第３のデジタルコー
ドを記憶しておき、入力微細同調情報に応答し
て、前記第１のラツチ手段が該メモリ手段から前
記複数の第３のデジタルコードのうちの１つを取
り出し、該第１のラツチ手段に付加されている加
算手段により該取り出された第３のデジタルワー
ドの値を前記前に蓄積されている第２のデジタル
ワードの値に加算し、前記第２のラツチ手段が前
記第２のデジタルワードに代つて前記第３のデジ
タルワードと前記第２のデジタルワードとの加算
値を取り込み、該加算値を前記比較手段へ前記第
１のデジタルワードと比較するために与えるよう
にしたデジタル周波数同調方式。 ２ 特許請求の範囲第１項に記載のデジタル周波
数同調方式において、前記サンプリング手段が、
前記発振手段の出力周波数の繰り返し数をカウン
トするバイナリカウンタと、前記予め決められた
時間間隔で前記バイナリカウンタへ発振出力を加
える手段とを含み構成され、かつ前記制御電圧可
変手段が、前記比較手段から得られる前記第１の
デジタルワードの値と前記第２のデジタルワード
の値との差、若しくは前記第１のデジタルワード
の値と前記第２および第３のデジタルワードの加
算値との差に応答し、誤差値に直接的に関係する
幅をもつたパルスを発生する可変幅パルス発生手
段と、該可変幅パルス発生手段のパルス出力をう
け、前記比較手段から別に得られ、前記第２のデ
ジタルワードの値、若しくは前記第２および第３
のデジタルワードの加算値と比べて前記第１のデ
ジタルワードの値が高いか低いかを示す極性信号
に応答して、切替えにより正負いずれかの極性に
対応するパルス出力を取り出す極性スイツチ手段
と、該極性スイツチ手段から得られるパルス出力
に応答し、該パルス出力の正極性および負極性の
いずれかに対応し、かつパルス幅に関係して大き
さの増加、または減少する制御電圧を発生し、該
制御電圧により前記発振手段の発振周波数を制御
する制御電圧発生手段とを含み構成されたことを
特徴とするデジタル周波数同調方式。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/010,408 US4476584A (en) | 1979-02-08 | 1979-02-08 | Digital frequency lock tuning system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55156417A JPS55156417A (en) | 1980-12-05 |
| JPS6339127B2 true JPS6339127B2 (ja) | 1988-08-03 |
Family
ID=21745632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1379580A Granted JPS55156417A (en) | 1979-02-08 | 1980-02-08 | Digital frequency locking tuning system |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4476584A (ja) |
| JP (1) | JPS55156417A (ja) |
| BE (1) | BE881636A (ja) |
| CA (2) | CA1155242A (ja) |
| DE (1) | DE3004008A1 (ja) |
| GB (1) | GB2041682B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8104415A (nl) * | 1981-09-25 | 1983-04-18 | Philips Nv | Afstemschakeling met een frequentiesyntheseschakeling. |
| US4709406A (en) * | 1985-09-19 | 1987-11-24 | Matsushita Electric Industrial Co., Ltd. | A.F.C. system for broad-band FM receiver |
| US4748684A (en) * | 1986-06-03 | 1988-05-31 | Information Resources, Inc. | Fast tuning control for a television system |
| EP0273031B1 (en) * | 1986-06-03 | 1993-10-13 | Information Resources, Inc. | Characterized fast tuning control for a television system |
| GB2199708B (en) * | 1986-11-01 | 1991-05-01 | Storno As | Digital automatic frequency control |
| US4955074A (en) * | 1988-05-30 | 1990-09-04 | Matsushita Electric Industrial Co., Ltd. | AFC apparatus with selection between average value mode and keyed mode |
| GB2259418B (en) * | 1991-09-05 | 1995-10-11 | Jalco Co Ltd | RF modulator |
| US7242988B1 (en) | 1991-12-23 | 2007-07-10 | Linda Irene Hoffberg | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
| US8352400B2 (en) | 1991-12-23 | 2013-01-08 | Hoffberg Steven M | Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore |
| US6850252B1 (en) | 1999-10-05 | 2005-02-01 | Steven M. Hoffberg | Intelligent electronic appliance system and method |
| US5903454A (en) | 1991-12-23 | 1999-05-11 | Hoffberg; Linda Irene | Human-factored interface corporating adaptive pattern recognition based controller apparatus |
| US6400996B1 (en) | 1999-02-01 | 2002-06-04 | Steven M. Hoffberg | Adaptive pattern recognition based control system and method |
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
| US6418424B1 (en) | 1991-12-23 | 2002-07-09 | Steven M. Hoffberg | Ergonomic man-machine interface incorporating adaptive pattern recognition based control system |
| US5821853A (en) * | 1996-11-05 | 1998-10-13 | Robert Gustavson | Ambient light monitoring system |
| DE69801827T2 (de) * | 1998-11-14 | 2002-03-28 | Agilent Technologies Inc | Taktgenerator |
| US7966078B2 (en) | 1999-02-01 | 2011-06-21 | Steven Hoffberg | Network media appliance system and method |
| US8364136B2 (en) | 1999-02-01 | 2013-01-29 | Steven M Hoffberg | Mobile system, a method of operating mobile system and a non-transitory computer readable medium for a programmable control of a mobile system |
| USD964513S1 (en) * | 2021-07-20 | 2022-09-20 | Xiaoou Li | Watering pot |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3961266A (en) * | 1974-01-03 | 1976-06-01 | Zenith Radio Corporation | Channel seeking tuning system |
| DE2556951B2 (de) * | 1974-12-27 | 1981-07-16 | Fujitsu Ten Ltd., Kobe, Hyogo | Abstimmeinrichtung für Funkempfänger |
| DE2533072C3 (de) * | 1975-07-24 | 1978-10-26 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abstimmschaltung für Hochfrequenzempfangsgeräte |
| JPS5227302A (en) * | 1975-08-27 | 1977-03-01 | Sony Corp | Station selecting device |
| GB1518712A (en) * | 1975-08-28 | 1978-07-26 | Sony Corp | Channel selecting apparatus |
| DE2557284B2 (de) * | 1975-12-19 | 1980-05-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Elektronisches Kanalwahlsystem, insbesondere für Fernsehgeräte |
| DE2709751A1 (de) * | 1976-03-08 | 1977-09-22 | Gen Instrument Corp | Tuner |
| DE2632025C3 (de) * | 1976-07-16 | 1981-07-16 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abstimmschaltung für Hochfrequenzempfangsgeräte mit einem Überlagerungsoszillator |
| US4152654A (en) * | 1977-06-17 | 1979-05-01 | Zenith Radio Corporation | Memory-saving all channel digital tuning system |
| US4144498A (en) * | 1977-07-15 | 1979-03-13 | Zenith Radio Corporation | Television tuning method and apparatus for tuning employing slope factor derivation |
-
1979
- 1979-02-08 US US06/010,408 patent/US4476584A/en not_active Ceased
-
1980
- 1980-01-25 GB GB8002560A patent/GB2041682B/en not_active Expired
- 1980-02-04 DE DE19803004008 patent/DE3004008A1/de not_active Ceased
- 1980-02-08 BE BE0/199336A patent/BE881636A/fr not_active IP Right Cessation
- 1980-02-08 CA CA000345285A patent/CA1155242A/en not_active Expired
- 1980-02-08 JP JP1379580A patent/JPS55156417A/ja active Granted
-
1987
- 1987-10-05 CA CA548649A patent/CA1318419E/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1318419E (en) | 1993-05-25 |
| BE881636A (fr) | 1980-05-30 |
| JPS55156417A (en) | 1980-12-05 |
| US4476584A (en) | 1984-10-09 |
| GB2041682B (en) | 1983-07-20 |
| DE3004008A1 (de) | 1980-08-28 |
| GB2041682A (en) | 1980-09-10 |
| CA1155242A (en) | 1983-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6339127B2 (ja) | ||
| EP0124332A2 (en) | A double conversion tuner | |
| US4410860A (en) | Frequency synthesizer with learning circuit | |
| US4684897A (en) | Frequency correction apparatus | |
| US4298988A (en) | Digital channel selection and fine tuning system | |
| US3961266A (en) | Channel seeking tuning system | |
| JPH07154243A (ja) | 電子式時計装置ならびに補正値決定装置および方法 | |
| US5559842A (en) | Network-controlled reference frequency generator | |
| GB2038579A (en) | Tuning apparatus | |
| US4257018A (en) | Automatic tuning circuits for voltage controlled filters, by digital phase control | |
| US4020419A (en) | Electronic system for automatically tuning to a selected television channel | |
| US3991382A (en) | Oscillation frequency control device for a local oscillator | |
| USRE32686E (en) | Digital frequency lock tuning system | |
| US5073973A (en) | Method and circuitry for automatic control of the frequency for a radio telephone | |
| US6236843B1 (en) | Radio terminal device for automatically correcting phase difference between a received signal and an internally generated signal | |
| KR20010099604A (ko) | 디지털 신호를 샘플링하는 동안에 클럭을 복구하는 방법 | |
| US4466127A (en) | Entry apparatus of digital value in memory | |
| US4070629A (en) | High speed tuning system | |
| US3971991A (en) | Television tuning system with varactor malfunction detection | |
| US3956702A (en) | Band decoder for all-channel digital tuning system | |
| CA1111107A (en) | Entry apparatus of digital value in memory | |
| US4352204A (en) | Entry apparatus of digital value in memory | |
| JPS592406B2 (ja) | テレビジヨンドウチヨウシステム | |
| KR830000984B1 (ko) | 선국장치(選局裝置) | |
| RU2081510C1 (ru) | Синтезатор частот |