JPS6339065A - Data transfer device - Google Patents
Data transfer deviceInfo
- Publication number
- JPS6339065A JPS6339065A JP18241786A JP18241786A JPS6339065A JP S6339065 A JPS6339065 A JP S6339065A JP 18241786 A JP18241786 A JP 18241786A JP 18241786 A JP18241786 A JP 18241786A JP S6339065 A JPS6339065 A JP S6339065A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- error
- data transfer
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムのデータ転送装置内のチャネ
ルにおけるエラー処理に関し特にシステム全体の信頼度
向上を計ったデータ転送装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to error processing in a channel within a data transfer device of an information processing system, and particularly to a data transfer device designed to improve the reliability of the entire system.
従来、この種のデータ転送装置は第3図に示すように、
入出力デバイスとチャネル間の接続は1対1に固定され
ていた。Conventionally, this type of data transfer device, as shown in Figure 3,
Connections between input/output devices and channels were fixed at one-to-one.
このようなデータ転送装置の場合、チャネル単独の障害
の場合には、マイクロプログラム制御部があるタイミン
グでチャネルエラーをスキャンして抽出するか、チャネ
ルよりマイクロプログラム制御部へ割込を上げるかのど
ちらかでチャネルエラーの処理にはいる。チャネルエラ
ー処理にはいったマイクロプログラムはエラーチャネル
を切りはなし、エラー情報を採集し、中央処理装置へ報
告し、O8に引きわたす。チャネルエラーを報告された
O8はチャネルの回復処理を行うが、固定障害の場合、
再びチャネルエラーとなるのでメツセージを上げて保守
者へ注意を促す。この時図中チャネル21.22配下の
磁気ディスク装置のようにチャネル21、あるいはチャ
ネル22のいずれにも接続できるいわゆる代替パスが構
成されていれば、O8は、例えばチャネル21がエラー
の場合、チャネル11を使用してジョブの実行を続ける
ことができるが、チャネル23配下の磁気テープ装置へ
は、もしこのチャネルが障害になった場合代替パスがな
いためアクセスできない、従って、チャネル単体の故障
によって、システム全体がダウンする危険性があり、シ
ステム設計者は代替パスをでき得るかぎり、構成せねば
ならず、システム規模が大きくなるという欠点があった
。In the case of such a data transfer device, in the case of a failure in a single channel, either the microprogram control section scans and extracts the channel error at a certain timing, or the channel sends an interrupt to the microprogram control section. Then, the channel error is handled. The microprogram that enters the channel error processing disconnects the error channel, collects error information, reports it to the central processing unit, and passes it on to O8. The O8 that is notified of the channel error performs channel recovery processing, but in the case of a fixed failure,
A channel error will occur again, so send a message to alert the maintenance personnel. At this time, if a so-called alternative path is configured that can be connected to either channel 21 or channel 22, such as the magnetic disk devices under channels 21 and 22 in the figure, O8 can Job execution can continue using channel 11, but if this channel fails, the magnetic tape device under channel 23 cannot be accessed because there is no alternative path. There is a risk that the entire system will go down, and the system designer must configure alternative paths as much as possible, which has the disadvantage of increasing the system scale.
本発明によれば、入出力デバイスの数より多い複数のチ
ャネルと該チャネルを前記入出力デバイスに応じて制御
するマイクロプログラム制御部とからなるデータ転送装
置において、マイクロプログラム制御部によって、予じ
め定め、または入力されたエラー情報に従って前記チャ
ネルと入出力デバイスとの接続関係を書込続出されるパ
ス選択テーブルと、該テーブルの値によってチャネルと
入出力デバイス間の接続を選択する入出力パス選択網と
、各チャネル内にチャネルのエラー検出手段及び前記チ
ャネルのエラー情報に従って前記マイクロプログラム制
御部へエラー情報を送る割込手段とを備えるデータ転送
装置が得られる。〔実施例〕
次に本発明について図面を参照して説明する。According to the present invention, in a data transfer device comprising a plurality of channels greater than the number of input/output devices and a microprogram control section that controls the channels according to the input/output devices, the microprogram control section A path selection table in which the connection relationship between the channel and the input/output device is written in accordance with the specified or input error information, and an input/output path selection table in which the connection between the channel and the input/output device is selected based on the values of the table. A data transfer device is obtained which comprises a network and in each channel error detection means for the channel and interrupt means for sending error information to the microprogram control unit in accordance with the error information of the channel. [Example] Next, the present invention will be described with reference to the drawings.
第1図は本発明の実施例を示すブロック図でありマイク
ロプログラム制御部1.チャネル21〜2n、パス選択
テーブル3.パス選択網4.チャネルエラー検出回路2
11〜21n、チャネル割込回路221〜22n、接続
パス501〜503.601〜60n、701〜70n
、801〜80n、901〜90mで構成される。FIG. 1 is a block diagram showing an embodiment of the present invention, and shows a microprogram control section 1. Channels 21 to 2n, path selection table 3. Path selection network 4. Channel error detection circuit 2
11-21n, channel interrupt circuits 221-22n, connection paths 501-503.601-60n, 701-70n
, 801-80n, and 901-90m.
第2図(A>、(B)は本発明のデータ転送装置のパス
選択テーブル3を示す概念図であり、ボート#が入力デ
バイスからのパス901〜90mに相当し、CH#はチ
ャネル20〜2nに相当する。このテーブルどおりパス
選択網4が入出力デバイスとチャネル間の接続を行う。FIGS. 2A and 2B are conceptual diagrams showing the path selection table 3 of the data transfer device of the present invention, where the boat # corresponds to paths 901 to 90m from the input device, and CH# corresponds to channels 20 to 90m. 2n. According to this table, the path selection network 4 connects input/output devices and channels.
マイクロプログラム制御部1にマイクロプログラムがロ
ードされると本データ転送装置は、実行可能状態となる
。When the microprogram is loaded into the microprogram control unit 1, the data transfer device becomes executable.
図外の中央処理装置から入出力命令が発行されるとマイ
クロプログラムはチャネルの入出力デバイスのつなぎこ
みを行う。第2図(A)はあらかじめ決められたアルゴ
リズムに従ってつなぎこみを行った後のパス選択テーブ
ルを示し、入出力デバイスのパス数mとチャル数nの関
係はここではn=m+1としている。この数はn>mで
あるばnとmの差はいくつでもよく、チャネル数、シス
テムの信頼度によって決定されるものである。第2図(
A)のCH#1〜mのチャネルはボート#1〜mのパス
に接続されていて、CH$nのチャネルがボートなしの
空であることを“FFFF”という定数で示している。When an input/output command is issued from a central processing unit (not shown), the microprogram connects the input/output devices of the channel. FIG. 2(A) shows a path selection table after connection is performed according to a predetermined algorithm, and the relationship between the number of paths m and the number of channels n of input/output devices is here n=m+1. As long as n>m, the difference between n and m may be any number, and is determined by the number of channels and the reliability of the system. Figure 2 (
The channels of CH#1 to CH#m in A) are connected to the paths of boats #1 to m, and the constant "FFFF" indicates that the channel of CH$n is empty with no boats.
このつなぎこみを行ったあとマイクロプログラム制御部
1は入出力処理を続行し、入出力命令のデコード、チャ
ネルの起動、終了割込の受付、ステータスの作成等をお
こない、入出力動作が終了したことを入出力割込で中央
処理装置へ通知する。After this connection is made, the microprogram control unit 1 continues input/output processing, decoding input/output instructions, starting channels, accepting termination interrupts, creating status, etc., and confirms that the input/output operation is completed. Notify the central processing unit using an input/output interrupt.
チャネル22がメモリ装置とデバイスとのデータ転送中
に故障を起こし、エラー検出回路212にてエラーを検
出した時、チャネル22はデバイス及びメモリ装置との
転送を中断し、割込回路222及び接続バス702を使
用してマイクロプログラム制御部1に対してエラー情報
を送り割込む。When a failure occurs in the channel 22 during data transfer between the memory device and the device, and the error detection circuit 212 detects an error, the channel 22 interrupts the transfer between the device and the memory device, and interrupts the interrupt circuit 222 and the connection bus. 702 is used to send error information to the microprogram control unit 1 and interrupt it.
割込まれたマイクロプログラムは、チャネル22のエラ
ー情報を採集し、チャネル22を切りはなし、チャネル
と入出力デバイスとの再つなぎこみを行う。ここではパ
ス選択テーブル3の内容第2図(A)を読み出しCH9
nのチャネル2nが空であることから、故障したチャネ
ル22のCH#2のかわりにCH9nにボート#2を対
応させ、CH#2には故障であることを示す“oooo
”という値を第2図(B)のように設定する。その後マ
イクロプログラム制御部1はチャネル22がエラーした
ことを中央処理装置のO8に報告し、ジョブの再実行を
持つ。なお、再つなぎこみ後チャネル2nがチャネル2
2として見えるようになる。従って、前述したようにチ
ャネルの数が極端に多く、同時に何台かのチャネルが故
障をおこす確率があるような場合には、ホットスタンバ
イのチャネルの台数を増加することができる。また、そ
れ以上故障がおきない場合は、故障したチャネルの交換
を行う必要がなく、システムを停止する時間を短縮でき
る。The interrupted microprogram collects error information on the channel 22, disconnects the channel 22, and reconnects the channel to the input/output device. Here, the contents of path selection table 3 (Fig. 2 (A)) are read out from CH9.
Since channel 2n of channel n is empty, CH9n is made to correspond to boat #2 instead of CH#2 of channel 22, which has failed, and CH#2 has "ooooo" indicating that it is failed.
" is set as shown in FIG. 2(B).Then, the microprogram control unit 1 reports the error in the channel 22 to the O8 of the central processing unit, and re-executes the job. After loading, channel 2n becomes channel 2.
It becomes visible as 2. Therefore, as described above, if the number of channels is extremely large and there is a probability that some channels will fail at the same time, the number of hot standby channels can be increased. Furthermore, if no more failures occur, there is no need to replace the failed channel, and the time it takes to stop the system can be reduced.
以上説明したように本発明は、データ転送装置内のチャ
ネル数を実際入出力デバイスのパスより多くして冗長化
することにより、チャネルのエラーによるシステムダウ
ンの危険性を抑止し、また代替パスを多く設置する必要
がないという効果がる。As explained above, the present invention suppresses the risk of system failure due to channel errors by increasing the number of channels in the data transfer device than the actual input/output device paths to create redundancy, and also provides alternative paths. The effect is that there is no need to install many.
第1図は本発明のデータ転送装置を示すブロック図で、
1.マイクロプログラム制御部、21〜2n、チャネル
、211〜21n、チャネルエラー検出回路、3.パス
選択テーブル、221〜22n、チャネル割込回路、4
.パス選択網、501〜503,601〜60n、70
1〜70n。
801〜80n、901〜90m、接続パスである。第
2図(A>、(B)は第1図3のバス選択テーブルの概
念図である。第3図は従来のデータ転送装置及び入出力
デバイスを示すブロック図で1、マイクロプログラム制
御部、21〜26.チャネルである。
・111g5グで1炙5[、)七り1炙3141図
cAン
ダ 2 図FIG. 1 is a block diagram showing a data transfer device of the present invention.
1. Microprogram control unit, 21 to 2n, channels, 211 to 21n, channel error detection circuit, 3. Path selection table, 221-22n, channel interrupt circuit, 4
.. Path selection network, 501-503, 601-60n, 70
1-70n. 801 to 80n and 901 to 90m are connection paths. FIGS. 2A and 2B are conceptual diagrams of the bus selection table shown in FIG. 1 and 3. FIG. 3 is a block diagram showing a conventional data transfer device and input/output device. 21 to 26. Channel. ・111g5g 1 roasted 5 [,)7ri 1 roasted 3141 figure c Anda 2 figure
Claims (1)
ルを前記入出力デバイスに応じて制御するマイクロプロ
グラム制御部とからなるデータ転送装置において、マイ
クロプログラム御部によって、予じめ定め、または入力
されたエラー情報に従つて前記チャネルと入出力デバイ
スとの接続関係を書込読出されるパス選択テーブルと、
該テーブルの値によってチャネルの入出力デバイス間の
接続を選択する入出力パス選択網と、各チャネル内に、
チャネルのエラー検出手段及び前記チャネルのエラー情
報に従って前記マイクロプログラム制御部へエラー情報
を送る割込手段とを備えることを特徴とするデータ転送
装置。In a data transfer device consisting of a plurality of channels greater than the number of input/output devices and a microprogram control unit that controls the channels according to the input/output devices, the microprogram control unit a path selection table in which connection relationships between the channels and input/output devices are written and read according to error information;
an input/output path selection network that selects connections between input and output devices of a channel according to values in the table;
A data transfer device comprising channel error detection means and interrupt means for sending error information to the microprogram control unit in accordance with the channel error information.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18241786A JPS6339065A (en) | 1986-08-01 | 1986-08-01 | Data transfer device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18241786A JPS6339065A (en) | 1986-08-01 | 1986-08-01 | Data transfer device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6339065A true JPS6339065A (en) | 1988-02-19 |
Family
ID=16117921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18241786A Pending JPS6339065A (en) | 1986-08-01 | 1986-08-01 | Data transfer device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6339065A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0247752A (en) * | 1988-08-09 | 1990-02-16 | Fujitsu Ltd | Channel switching system |
-
1986
- 1986-08-01 JP JP18241786A patent/JPS6339065A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0247752A (en) * | 1988-08-09 | 1990-02-16 | Fujitsu Ltd | Channel switching system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4775976A (en) | Method and apparatus for backing up data transmission system | |
EP1380953B1 (en) | Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof | |
US5438675A (en) | Initialization system for input/output processing units | |
JP4629793B2 (en) | Information processing apparatus and error processing method | |
JPS6339065A (en) | Data transfer device | |
US6832331B1 (en) | Fault tolerant mastership system and method | |
JPS6112580B2 (en) | ||
JPS61170850A (en) | Data transfer device | |
JP2720519B2 (en) | Data transfer method | |
JPS6113627B2 (en) | ||
JPS62166401A (en) | Multiplexing system for electronic computer | |
JPH0218505B2 (en) | ||
JPH0326696Y2 (en) | ||
JPH10124338A (en) | Parallel processor | |
JPS6112147A (en) | Data communication system | |
JPS59221723A (en) | Reporting system of completion of initialization for input and output controller | |
JPH07306811A (en) | Memory fault diagnosing method | |
JPH10275090A (en) | Duplexing system for basic processor | |
JPH0224731A (en) | Error processing method | |
JPH05289896A (en) | Fault tolerant computer | |
JPH0713792A (en) | Error control system in hot standby system | |
JPH053016B2 (en) | ||
JPS62113241A (en) | Fault recovery device | |
JPS60239845A (en) | Error reporting system | |
JPS63121953A (en) | Bus control error detection circuit |