JPS633583A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、スローモーション再生可能なビデオテープレ
コーダ（以下、ＶＴＲという）に使用して有効な映像信
号処理装置に関するものである。

従来の技術 近年、ＶＴＲは広く普及し、スロー再生機能を備えたも
のが一般化しつつある。この種のＶＴＲとして、例えば
ＶＨ３方式のＶＴＲがある。このＶＨＳ方式ＶＴＲにお
いては、可変速スロー再生を可能にするためテープを間
欠的に移動させる方式がとられ、また標準記録モードと
長時間記録モードとでスロー再生画が得られるよう４つ
の磁気ヘッドを配置した回転ヘッドシリンダが用いられ
たものがある。

以下、図面を参照しながら、上述した従来のスロー再生
時の映像信号処理装置の一例について説明する。

第４図は回転ヘッドシリンダ上の磁気ヘッドの配置を模
式的に示しだ平面図であり、Ｒ−Ｌは一対の長時間記録
モード用の磁気ヘッド対であり、Ｒ′・Ｌ′は標準記録
モード用の磁気ヘッド対である。磁気ヘッドＲとＲ’、
ＬとＬ′は同一アジマス角度を有しており、それぞれの
ヘッド幅はそれぞれの使用に適するように設定されてい
る。

この回転ヘッドシリンダを使用してテープを間欠的に送
るスロー再生を行なった場合の映像出力信号について説
明する。第５図は長時間記録モードにおけるスロー再生
時の記録軌跡と再生ヘッド軌跡との関係を示す図でちり
、Ｒａ−ＬａはそれぞれヘッドＲ，Ｌの記録軌跡、Ｌｂ
、Ｒｈ、Ｒｂはスロー再生時のヘッドＬ　、　Ｒ、Ｒ’
の走査軌跡である。長時間記録モードにおけるスロー再
生はヘッドＬ、Ｒ，Ｒ’の３個のヘッドを選択的に使用
して行なわれる。第５図（ａ）は、テープ停止時の再生
状態を示すものであり、ヘッドＲ及びＲ′を使用してヘ
ッドＲによる記録軌跡Ｒａ　１を繰返し再生する。所定
の回数繰返し再生すると、次の３フィールド期間の間に
磁気テープを次の記録軌跡Ｒａ　２まで移動せしめる。

この３フィールド期間の１フィールド期間毎の再生軌跡
を第５図（ｂ）　、　（Ｃ）　、　（ｄ）に示す。

第５図（ｅ）は次のテープ停止時の再生状態である。

すなわち、テープ停止時はＲ及びＲ′ヘッドを使用し停
止時の最後の走査はＲ′ヘッドにより、テープを移動さ
せる３フィールド期間は第５図（ｂ）。

（Ｃ）　、　（ｄ）に示すようにヘッドＲ、Ｌ　、Ｒを
順次使用し、第５図（ａ）の状態の繰返し回数を可変す
ることにより、可変速スロー再生を行なっている。

標準記録モード時のスロー再生は、ヘッドＬ・Ｌ′とＲ
′の３ケのヘッドを選択的に使用して、長時間記録モー
ドと同様に可変速スロー再生を行なっている。

発明が解決しようとする問題点 しかしながら上記のような構成では、テープを停止させ
ている状態とテープを移動させている状態とでそれぞれ
選択されたヘッドの出力をそのまま映像出力信号として
出力しているため、テープ停止状態とテープ走行状態と
で、ヘッドとテープの相対速度ずれが生じてしまう。こ
のため、水平同期周波数の変化となり、テレビのＡＦＣ
動作による画面の位置ずれにより画面の横ゆれが生じて
しまう。この対策として、通常ＶＴＲのシリンダモータ
に対して加速・減速制御を行ない、相対速度がほぼ一定
とをるようにしているが、この制御を行なうには複雑な
回路を必要とし、またこの制御を行なっても画面の横ゆ
れを完全に無くすことができず、安定したゆれのないス
ロー再生画像を得ることができないという問題点を有し
ていた。

問題点を解決するだめの手段 上記問題点を解決するために本発明の映像信号処理装置
は、ビデオテープレコーダで再生される映像信号を少な
くとも１フィールド分蓄積できる容量をもつメモリと、
前記メモリへの書込みアドレス信号を発生する書込みア
ドレス発生回路と、前記メモリへの読出しアドレス信号
を発生する読出しアドレス発生回路と、ビデオテープレ
コーダがスローモーンヨン再生時に磁気テープを間欠的
に駆動するテープ駆動回路と、前記メモリに対し書込み
期間と読出し期間とを交互に設定し、かつ読出し期間に
２いては常時前記メモリに対して読出し指令と前記読出
しアドレス発生回路のアドレス信号を送り、書込み期間
においては前記テープ駆動回路が磁気テープを送るのと
一定の関係を保持して前記メモリに書込み指令と前記書
込みアドレス発生回路のアドレス信号を送るメモリ制御
回路とを備えたものである。

作　　用 本発明は上記した構成によって、メモリを使用して、テ
ープを間欠的に送る直前の１フィールド期間の映像信号
をメモリに書込み、常時読出しアドレス発生回路で作ら
れるアドレスに従ってメモリを読出すことにより、いつ
もテープを駆動する直前の安定した映像出力信号を出力
することができ、安定したスロー再生画を得ることがで
きることとなる。

実施例 以下、本発明の実施例の映像信号処理装置について、図
面を参照しながら説明する。

第１図は本発明の実施例の映像信号処理装置のブロック
図を示すものであって、１は映像信号が入力される入力
端子、２は入力された映像信号をディジタルビデオ信号
にアナログ−ディジタル変換するＡ／Ｄ変換器、３は入
力される直列データを複数蓄えて並列データとして出力
するシリアル−パラレル（Ｓ／Ｐ）変換器、４は入力さ
れる複数の並列データを順次選択して直列データとして
出力するパラレル−シリアル（Ｐ／Ｓ）変換器、５はデ
ィジタルビデオ信号をアナログの映像信号に変換するＤ
／Ａ変換器、６は映像信号を出力する出力端子、了は１
フィールド分のディジタルビデオ信号を蓄積できる記憶
容量を持つメモリで、例えばダイナミック・ランダム・
アクセス・メモＩＪ（Ｄ−ＲＡＭ）で構成されたもので
ある。８はメモリ７が書込みモードの時のアドレスを発
生する書込みアドレス発生回路、９はメモリアが読出し
モードの時のアドレスを発生する読出しアドレス発生回
路である。１ｏはメモリ７を制御するメモリ制御回路で
、１１のメモ）ノ制御の基準クロックを作成するクロッ
ク発生回路と、１２の書込みアドレス発生回路８と読出
しアドレス発生回路９とのどちらのアドレスをメモリア
に送るかを選択するアドレスセレクタと、１３のメモリ
７を書込みモードあるいは読出しモードに設定する書込
み／読出し制御回路とで構成されている。１４はＶＴＲ
のシステムコントロール回路、１５’ｄ、スロー再生時
テープを間欠的に、駆動するテープ駆動回路である。

以上のように構成された映像信号処理装置について、以
下、第１図、第２図及び第３図を用いてその動作を説明
する。

第２図は、メモリへの制御信号及び書込みデータ・読出
しデータを示す図である。

書込み／読出し制御回路１３は、クロック発生回路１１
からの基準クロックに従ってメモリ７を書込みモードと
読出しモードとを交互に設定し、書込み及び読出しに必
要な、ＣＡＳ（カラム・アドレス・ストローブ）信号、
ＲＡＳ（ロウ・アドレス・ストローブ）信号、ＷＥ（ラ
イト・イネーブル）信号、ＯＫ（アウト・プツト・イネ
ーブル）信号等を発生しメモリ７に供給している。第２
図ｆａ）はＲＡＳ信号の波形、ｆｂ）はＣＡＳ信号の波
形を示すものであり、１回毎に書込みモードと読出しモ
ードとが設定されている。（但し、ＷＥ倍信号び○Ｅ傷
信号図示せず） この様にモードが設定された時のメモリ７へのデータの
書込み動作について説明する。

Ａ／Ｄ変換器２でサンプリングされたディジタルビデオ
信号はＳ／Ｐ変換器３で例えば４ケのパラレルデータに
変換される。この動作を第２図（ｃ）〜（ｆ）を用いて
説明する。第２図忙）はＡ／Ｄ変換器２でサンプリング
されたデータ（Ｗｌ−０〜Ｗ２−３）を示す図であり、
１回メモリに書込んだ後、次の書込みまでに４回データ
をサンプリングしている。

Ｓ／Ｐ変換器３は例えば４種類のシフトレジスタとラッ
チ回路から構成されるものであシ、書込Ｖ読出し制御回
路１３からの指令に従って第２図（ｃ）の信号を入力し
４種類のシフトレジスタをサンプリング毎にシフトさせ
第２図（Ｃ）〜（ｆ）の信号を作成し、メモリが書込み
モードになる直前の４種類のデータをランチしてメモリ
７へ供給する。第２図の書込み（１）においてデータｗ
１−ｏ、Ｗ、　　、、Ｗｌ−２・Ｗ　　　がランチされ
、メモリ７に送られ書込まれることになる。このように
Ｓ／Ｐ変換器３ば、メモリ７の書込みタイミングに対し
て高速なデータを複数蓄えてメモリ７に供給することシ
てよりメモリアに連続したデータを書込めれるよう動作
している。この時、アドレスセレクタ１２は書込み／読
出し制御回路１３の指令に従って、書込みアドレス発生
回路８のアドレス信号をメモリ７に送っている。

次Ｋ、メモリ７からのデータの読出し動作について説明
する。

書込み／読出し制御回路１３が読出しモードを設定する
と、アドレスセレクタ１２は読出しアドレス発生回路９
のアドレスを選択しメモリ了へ供給する。メモリγから
読出されるデータは、書込み時４種類のデータを同一ア
ドレスに書込んでいるため４種類ある。Ｐ／Ｓ変換器４
は、同時にメモリ了から読出される４種類のデータを書
込み／読出し制御回路１３からの指令に従って順次Ｄ／
Ａ変換器５に供給している。この動作を第２図（ｑ）及
び（ｈ）を用いて説明する。読出しく１）のタイミング
で第２図（ｑ）に示す４種類のデータＲ１−０・Ｒ１−
４・Ｒ１−２・Ｒ１−３がメモリ７より読出され、Ｐ／
Ｓ変換器４で第２図（ｈ）に示すように順次Ｒ１−ｏ・
Ｒ１−１・Ｒ１−２・Ｒ１−３の順でＤ／Ａ変換器５に
供給されている。

以上の様に、データをＳ／Ｐ変換・Ｐ／Ｓ変換すること
にメモリに対し書込みモードと読出しモードとを別々に
設定してもデータが途切れることなく全てのデータの書
込み及び読出しが可能な構成としている。

次にスロー再生時の映像信号の処理について説明する。

第３図は、長時間記録モードにおけるスロー再生時の映
像信号を示す図であり、第３図（ａ）はＡ／Ｄ変換器２
へ入力される入力映像信号、第３図（ｂ）はＤ／Ａ変換
器５より出力される出力映像信号を示している。第３図
（、）は前に第５図を用いて説明した従来の長時間記録
モードにおけるスロー再生時の再生映像信号と同等の信
号である。メモリ７への書込みモードは常時設定されて
はいるが、実際にメモリ了に書込むのはテープを移動す
る直前の１フィールド間のみ書込み指令を送り、他の期
間は書込み指令を出力しないよう構成されている。この
制御はシステムコントロール回路１４ば、書込み／読出
し制御回路１３に書込み指令を出力するよう指令し、そ
の後ある時間経過後テープ駆動回路１５にテープを送る
指令を出力するという制御である。すなわち第３図（ａ
）に示す様書込み２のタイミングでメモリ７に映像信号
Ｒ１を書き込み、その後テープは送られる。その後、次
のテープ送りの手前の書込み３のタイミングで映像信号
Ｒ２を書き込むというように制御され、他のタイミング
では書込み指令は出力されない。

読出しアドレス発生回路９は、入力される映像信号の同
期信号とは非同期に動作し、クロック発生回路１１から
の基準クロックをカウントすることによって水平同期信
号の周期の整数倍でかっ１フイールドに近い時間でアド
レスが元に戻るよう設定されている。例えばＮＴＳＣ方
式のテレビジョン信号は、１フイールドが２６２．５Ｈ
（Ｈは水平走査期間）なので、読出しアドレス発生回路
９で作られるアドレスは２６２Ｈで１回りするよう設定
されている。これによりメモリ７かも読出されＤ／Ａ変
換器５で出力される映像信号は２６２Ｈで一定となる。

また、第４図に示したように同一アジマス角のヘッドは
１８００の割出し角度よυずれた位置に配置されている
ため、Ｌヘッドで再生された信号とＬ′ヘッドで再生さ
れた信号は数Ｈ期間ずれた信号となってしまう。またＲ
ヘッドで再生された信号とＲ′ヘッドで再生された信号
も同様である。

このため、メモリへの書込みする信号も同一アジマス角
の２つのヘッドの内片方だけに決めておかないと、再生
画も数Ｈずれた信号となるので、回転ヘッドシリンダの
ヘッドスイッチ信号が高レベルあるいは低レベル時のみ
書込み指令を出力するよう構成した方がより安定したス
ロー再生画を得ることができる。

また、書込み指令を再生された映像信号の水平同期信号
に同期して出力した方がスキューのない安定したスロー
再生画が得られる。

以上の動作により、スロー再生時の各再生映像信号は第
３図（、）に示すよう２６２Ｈ期間の時間ＴＦに対しそ
れぞれ１　−１　−１　　・・・・・・ζ。と変動を含
んだ信号であるが、本発明の映像信号処理装置を用いれ
ば、第３図（ｂ）に示すように出力映像信号は次にメモ
リに書くまで同一信号が同一周期ＴＦで出力することが
でき、またメモリへの書込みと読出しが非同期であるた
め、いつメモリに書込んでもよく、安定したスロー再生
画を得ることができる。

なお、実施例においてはメモリへの書込み指令は、テー
プを移動する直前に出力するようにしたが、テープ送り
と一定の関係のあるタイミングならいつでもよい。

発明の効果 以上のように本発明によれば、メモリへの書込みと読出
しを別々に設定することができ、また読出した映像信号
はテープを次に送るまで同一信号でありかつ同一周期で
あるため、横ゆれ・縦ゆれのない安定したスロー再生画
を得ることができるといったすぐれた効果がある。

【図面の簡単な説明】

第１図は本発明の実施例の映像信号処理装置のプヮノク
図、第２図（ａ）　、　（ｂ）はメモリへの制御信号の
波形図、第２図（Ｃ）〜（ｈ）は書込みデータ・読出し
データを示す説明図、第３図（ａ）　、　（ｂ）は長時
間記録モードにおけるスロー再生時の映像信号を示す波
形図、第４図は回転ヘッドシリンダ上の磁気ヘッドの配
置を示す平面図、第５図は長時間記録モードにおけるス
ロー再生時の記録軌跡と再生へノド軌跡との関係を示す
説明図である。 ２・・・・・・Ａ／Ｄ変換器、３・・・・・・Ｓ／Ｐ変
換器、４・・・・・・Ｐ／Ｓ変換器、５・・・・・・Ｄ
／Ａ変換器、７・・・・・・メモリ、８・・・・・・書
込みアドレス発生回路、９・・・・・読出しアドレス発
生回路、１０・・・・・・メモリ制御回路、１１・・・
・・・クロック発生回路、１２・・・・・・アドレスセ
レクタ、１３・・・・・・書込み／脱出し制御回路、１
４・・・・・・システムコントロール回路、１ｓ・・印
・テープ駆動回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図 （α） （ｂ） 第４図 第５図

Claims (3)

【特許請求の範囲】
1. （１）ビデオテープレコーダで再生される映像信号を少
   なくとも１フィールド分蓄積できる容量をもつメモリと
   、前記メモリへの書込みアドレス信号を発生する書込み
   アドレス発生回路と、前記メモリへの読出しアドレス信
   号を発生する読出しアドレス発生回路と、ビデオテープ
   レコーダがスローモーション再生時に磁気テープを間欠
   的に駆動するテープ駆動回路と、前記メモリに対し書込
   み期間と読出し期間とを交互に設定し、かつ読出し期間
   においては常時前記メモリに対して読出し指令と、前記
   読出しアドレス発生回路のアドレス信号を送り、書込み
   期間においては前記テープ駆動回路が磁気テープを送る
   のと一定の関係を保持して前記メモリに書込み指令と前
   記書込みアドレス発生回路のアドレス信号を送るメモリ
   制御回路とを備えたことを特徴とする映像信号処理装置
   。
2. （２）メモリ制御回路は、ビデオテープレコーダの回転
   ヘッドシリンダのヘッドスイッチ信号が設定されたレベ
   ルの時のみ書込み指令を出力するように構成されている
   ことを特徴とする特許請求の範囲第１項記載の映像信号
   処理装置。
3. （３）メモリ制御回路は、再生される映像信号の水平同
   期信号に同期して書込み指令を出力するように構成され
   ていることを特徴とする特許請求の範囲第１項または第
   ２項記載の映像信号処理装置。