JPS633333B2 - - Google Patents

Description

発明の背景 １ 発明の分野 この発明は一般に光学タツチパネルに使用され
る検出回路、特に周囲光変化および電磁干渉によ
つて生成される雑音信号を補償する回路に関す
る。 ２ 従来技術の説明 タツチパネルとして提案されている従来装置は
1973年10月９日に許可されたUSPNo.3764813、
1973年11月27日に許可されたUSPNo.3775560およ
び1980年４月15日に許可されたUSPNo.4198623に
開示されている。上記特許に開示されたタイプの
システムにおいて、光ビームを区切る近接遮断は
不可視オプト・マトリクスで指されている点座標
を確認するために使用され、そして半導体スイツ
チング回路は対向する光源と光検出器の継続ペア
を順次にターンオンさせるのにしばしば使用さ
れ、それによつてデイスプレイ面のＸおよびＹ軸
の両方を横切つて走査する。共通出力回路は、１
つまたはそれ以上の光ビームを遮断する指のよう
なものがあるかないかを感知して順次に活性化さ
れるスイツチをサンプリングする光検出器の全て
に接続される。光検出器出力回路は通常、回路基
板の両端に実質的に沿うように展伸されるので、
タツチパネル筐体に近接した一般的な範囲内から
の電圧、電流放射の如き電磁干渉にさらされる。
加えて、光検出器は本体が設置される場所の周囲
採光状態の変化によつて影響されるので、本体の
動作に不都合な影響が及ぼされてしまう。 これまでに、光検出器が活性化される直前のフ
オトトランジスタによつてみられるように周囲光
レベルをサンプリングすることによつて周囲光の
レベル変化の効果を軽減するためにデジタルサン
プルアンドホールドテクニツクを使用した一つの
解決法が1981年１月６日に許可されたUSPNo.
4243879に開示されている。しかるに、周囲光の
変化に対して提供された幾つか防護は電磁干渉を
補償しない。 従つて、この発明の主要な目的はこれまでに使
用されてきたものよりも電磁干渉および周囲光変
化に対してより確実に且つより容易に補償し得る
ように改良した光検出回路を提供することにあ
る。 発明の概要 この発明の一つの重要な態様によると、光検出
器出力回路は差動増幅器の入力一端に接続され、
且つこの光検出器に実質的に同延に展開されてい
る雑音信号補償回路が前記差動増幅器の反極性入
力端に接続される。従つて所望の光検出器出力信
号が差動増幅器を介して伝送されると同時に、雑
音信号が光検出器出力回路および補償回路によつ
て実質的に両者等しくピツクアツプされ、差動増
幅器の出力信号上の雑音信号成分を実質的に消去
するために互いの出力を打消す。 この発明の別の態様によると、光検出器回路か
らの入力は周囲光の変化をさらにゆつくりとした
ものに変化させる相対的な低周波効果を実質的に
消去するハイパスフイルタ回路を介して供給さ
れ、同時に選択された継続的な光検出器からの光
パルスゲーテイングによつて生成された相対的に
高周波となるパルスを伝送する。サンプルされた
光検出器出力の各時間で周囲光の変化を補償する
必要をなくすことは、このシステムをより高い走
査レートで動作させることによつて可能となる。
従つて、より大きな検出器配列が構築可能である
と共に、より早い応答時間が達成可能である。 この発明のさらに別の態様によると、差動増幅
器は帰還回路にダイオードを伴つて提供され、そ
れで一つの極性による所望の光検出された信号パ
ルスが高利得レベルに増幅されるのに対して、上
記ダイオードの帰還特性によつて反極性のパルス
は増幅されない。 この発明のさらに別の態様はビーム遮断または
反対に発光体の継続的なペアに対するビーム伝送
がなされる状態で変化が生じたときにのみ状態を
変える光検出されたパルス検出回路のためにヒス
テリシスタイプ出力回路の使用を含み、光検出器
はタツチパネルフエースプレートの面を横切つて
走査される。 一つの利点は、周囲光または電磁雑音の変化に
よる信号レベルの僅かな変化または指の（ふるえ
のような）僅かな不規則な動きにもかかわらずビ
ームを滑らかに遮断する指または他の物体の位置
でサンプルされたデータとする基準サンプルヒス
テリシス回路にある。従つて、より安定なデータ
が指の位置で得られる。 この発明の他の利点は、光検出器出力信号より
の雑音成分の実質的な消去による雑音補償の結果
として信頼性を増大し得ると共に、周囲光雑音に
対する感度の良好な軽減を含んでいる。この結
果、比較的に安価な発光ダイオードおよびフオト
トランジスタがタツチパネル全体のコストを大幅
に減少させるために使用される。 他の利点はより小さな発光器および光検出器の
使用を可能とするより高い信号対雑音比を達成し
得るということであり、それはこれらのデバイス
が周囲光の強度以下のレベルで動作することが可
能なために周囲光に打ち勝つ必要がないからであ
る。 この発明の他の目的、特徴および利点は添付図
面からおよび次の詳細な説明の斟酌から明らかに
される。

【図面の簡単な説明】

第１図はこの発明に係るタイプのタツチパネル
ユニツトを示す図、第２図はこの発明の原理を図
示する好ましい実施例の回路図、第３図はゲーテ
イングおよび光ビーム受信中の光検出器電流パル
スを理想化した図、第４図は第１図に示されたタ
イプのタツチパネルユニツトにおける光検出器出
力パルスに重ねられた典形的な雑音信号成分を示
す図、第５図は第３図の光検出器出力パルスから
供給される理想的に増幅され且つ制限されたパル
スを示す図、第６図はこの発明による補償に従う
低レベル残留雑音を伴つて増幅され且つ制限され
た実際の出力パルスを示す図、第７図は第２実施
例のヒステリシス回路部分の概略図、第８図は第
２図の検出回路部分の第２実施例の概略図であ
る。

【発明の詳細な説明】

特に、図面を参照すると、第１図はフエースプ
レート１４を有したタツチパネル本体１２の全体
図である。加えて、発光ダイオードのような直列
状の発光体がフエースプレートの一側１８に設け
られ、フエースプレート１４の反対側２０に設け
られたフオトトランジスタのような光検出体に対
してフエースプレート１４を横切つて赤外光ビー
ムを向かわせる。同様に、発光ダイオードの付加
セツトはフエースプレートの下端２２からの光を
フエースプレートの上端２４に設けられたフオト
トランジスタに対して上方に向かわせるのに供さ
れる。好ましくは、発光ダイオードおよびフオト
トランジスタの対は格子状パターンに分割させる
ためにフエースプレートの水平方向および垂直方
向に走査する如く順次に活性化される。各発光ダ
イオードからの光は、指２６で指される例えばス
イツチポイントあるいは表示部分のいずれかの座
標に位置付けられた対向するフオトトランジスタ
に当てられる如くフエースプレートを横切つて向
けられる。勿論、各方向における１つまたはそれ
以上のビームの遮断は指２６の位置を位置付ける
のに供される。 ４個の回路基板３２，３４，３６および３８の
セツトはそれらの関連する電気回路に沿つて発光
ダイオードおよびフオトトランジスタを搭載する
のに供される。実際上、発光ダイオードおよびフ
オトトランジスタの対向ペアは、水平および垂直
両方向でフエースプレートの面を横切つて走査す
るのに供するフオトトランジスタおよび発光ダイ
オードの継続ペアの順次の活性化でもつて同時に
スイツチオンおよびオフされる。実際上、フオト
トランジスタからの出力は、ペア化された発光ダ
イオードおよびフオトトランジスタを順次にター
ンさせるスイツチング回路のタイミングに関連し
て受信されるパルスを与える特定のフオトトラン
ジスタでもつて検出および処理回路に対して並列
状に接続される。 ここで、この発明の原理を図示化した回路を含
む第２図についての説明がなされる。特に、第２
図において、フオトトランジスタ４２がスイツチ
４４を介してフオトトランジスタ出力リード４６
に接続されて示されている。また、複数の付加的
なスイツチ４８が示され、それらはフオトトラン
ジスタ４２に光を向けるべく対向してペア化され
ている発光ダイオード４０の同時的な活性化でも
つて、それらが導通状態となる直列状並列フオト
トランジスタを順次にゲートする直列状並列半導
体スイツチとして表わされている。前記スイツチ
４４および４８で示された多くのスイツチの順次
的な活性化ならびにそれらの正確なタイミング
は、第３図の出力パルス５２を生成する（かまた
は生成しない）フオトトランジスタであるシステ
ムとして同定する。このパルス５２に関連した電
流は、基準電圧−Ｖに接続された一端を有する負
荷抵抗４９を通して流れる。これは生成する出力
パルス５２を上昇せしめるに足る電圧レベルを負
荷抵抗４９の他端にもたらす。 第３図はビームが遮断されない場合にフオトト
ランジスタから再生されるべく理想化された正極
性出力パルスを示す。しかしながら、上述したよ
うに、フオトトランジスタ出力リード４６は印刷
回路基板例えば第１図の印刷回路基板３４および
３６を横切るかなりの距離を展伸するので、大量
の電磁雑音がピツクアツプされてフオトトランジ
スタ出力信号に加えられてしまう。これは例えば
フオトトランジスタ信号５２が10乃至15ミリボル
ト程度の如く比較的に小さい場合の描写である第
４図に示されており、この場合の雑音信号５４は
実質的に大きく例えば100乃至150ミリボルト程度
にもなる。 これらの不所望な雑音信号を実質的に打消すた
めに、差動演算増幅器５６が使用されるもので、
前記フオトトランジスタ出力リード４６からの信
号が負荷抵抗４９、直列コンデンサ５８および抵
抗６０を含むハイパスフイルタ回路を介して該増
幅器５６の負極性（−）入力端に供給されると共
に、雑音補償ピツクアツプリード６２でピツクア
ツプされた雑音信号成分に等しい補償信号が負荷
抵抗６５、直列接続コンデンサ６４および抵抗６
６を含むハイパスフイルタ回路を介して演算増幅
器５６の正極性（＋）入力端に結合される。 第１図に６２で概略的に示した補償ピツクアツ
プリード６２は、回路基板３４および３６の実質
的な全長に渡つて展伸される長い電気導体であ
り、第２図の左に示したようなフオトトランジス
タ出力回路４６と同じ長さである。このリード６
２は線材、印刷回路、プレーテイング、プレーナ
エツチ等の形態とすることができる。このリード
６２の端部はフオトトランジスタ４２およびそれ
に結合されたスイツチ４８と等価な負荷終端回路
６３を有している。この等価負荷回路６３は互い
に並列に接続されたコンデンサおよびダイオード
の形態とすることができる。従つて、リード６２
でピツクアツプされた雑音信号はフオトトランジ
スタ出力リード４６上の電磁雑音信号と実質的に
同じになるように負荷抵抗６５を通して流す電流
をもたらす。この二つの等価で且つバランスした
入力回路が演算増幅器５６に分岐する結果とし
て、これらの二つの雑音信号が実質的に互いの出
力を打消すようになると同時に、所望特性のフオ
トトランジスタ出力信号のみが増幅すべく残され
ると共にそれがテストポイントTP−２に到着し
た時点で第５図および第６図に示されるように成
形される。 また、注目されるのは、直列コンデンサ５８お
よび抵抗６０および上記コンデンサに分路する如
く接続された負荷抵抗を含むハイパスフイルタ
が、フオトダイオードによつて受信されるように
なると共に演算増幅器５６からの出力信号を他の
状態に変化させるようになる周囲光の相対的にゆ
つくりとした変化に対しても識別するということ
である。例えば、一例においてハイパスフイルタ
は400cps（サイクルパーセコンド）で４％、
2000cpsで40％および6000cpsで９％の信号を通過
せしめるようになる。上記補償ピツクアツプリー
ド線路においてコンデンサ６４、抵抗６６および
負荷抵抗６５によつて形成された回路は前記ハイ
パスフイルタと同等である。 また、注目は演算増幅器５６の帰還ループにお
けるダイオード７２に向けられる。信号が基準レ
ベルに対して負極性の関係にある差動増幅器の
（−）入力端によつて受信された場合、上記ダイ
オードが順方向にバイアスされ、帰還抵抗が非常
に低く、且つ演算増幅器５６での利得が非常に低
くなるということによつて上記負極性入力信号は
増幅されない。しかるに、演算増幅器５６の
（−）入力端への入力が正極性である場合、ダイ
オード７２が帰還抵抗および演算増幅器５６の利
得を増大せしめる逆方向にバイアスされることに
よつてその入力信号は増幅される。 第２図のTP−１で指定された第１のテストポ
イントは、第４図で示されるような雑音性信号が
観察されるポイントである。同様に、第５図で表
示されたテストポイントTP−２での信号は、ダ
イオード７５および７７（スイツチング過渡現象
および雑音に原因している＋0.7ボルト以上の信
号または負極性パルス信号を通さない）によつて
クランプされていると共に、演算増幅器５６およ
び７４によつて増幅されている。実際の信号は補
償されない雑音が僅かに残つており、第６図に示
されるところである。また、ダイオード７５は帰
還ダイオード７２が順方向にバイアスされた場合
の導通路を実現するのに供される。クランピング
ダイオード７７に接続された抵抗７９は、電源投
入時に回路が動作方向となるのを援助すると共
に、演算増幅器５６の（＋）入力端への入力を終
端するのに供される。因みに、第２図に示される
ような演算増幅器５６および７４は両者とも、例
えばTLO７２またはLS３５３演算増幅器のよう
な良く知られていると共に製造者の数からも入手
し易いものでよい。ついでながら、コンデンサ８
０および８２は次に述べるべく例えばLM３９３
のタイプでよい。このシステムの高低電圧は例示
に限定されることはないが、プラスおよびマイナ
ス５ボルトまたはプラスおよびマイナス12ボルト
のいずれかが共通に有用である。しかしながら、
回路がより有効になる限界内で、より高い電圧を
決定するようにしてもよい。 比較器８０および８２は各々演算増幅器７４か
らの増幅された出力パルスを受信すべく接続され
た一方の入力端（−）および基準信号VREF−１
およびVREF−２をそれぞれ受信すべく結合され
た他方の入力端（＋）を有している。このような
比較器８０からの出力パルスは、クランピングダ
イオード８１およびプルアツプ抵抗８３によつて
処理および制限された後、フリツプフロツプ７６
のＤ入力端に供給される。ついでながら、フリツ
プフロツプ７６および７８は例えばLS７４のタ
イプでよい。同様に、比較器８２の出力は、クラ
ンピングダイオード８５およびプルアツプ抵抗８
７によつて処理および制限された後、フリツプフ
ロツプ７８のＤ入力端に供給される。 フリツプフロツプ７６および７８を含む第２図
のヒステリシス回路部分の動作においては、ゲー
トパルスまたはクロツクパルスの期間中、
比較器８０および８２からの出力ライン上のパル
スレベルを評価すると共に、信号レベルに依存し
たデータとしてそれを格納する。例えば、仮にこ
れらの二つの出力ライン上の信号レベルが、第６
図におけるt₁のように基準電圧VREF−１および
VREF−２（非ビーム遮断）よりも増幅度が両方
とも高いとき、またはt₃のような基準電圧VREF
−１およびVREF−２（ビーム遮断）よりも増幅
度が両方とも低いときに、データの状態がフリツ
プフロツプ７６および７８に格納されると共に、
出力ライン９２および９４上の出力データＱおよ
びＱとして使用される。 しかしながら、若し、比較器８０および８２か
らの二つの信号の状態が基準電圧VREF−１およ
びVREF−２に対して両方とも低くないかあるい
は両方とも高くない関係にあるt₂のような場合
（ビームが部分的にのみ遮断されたときに起り得
る）には、フリツプフロツプ状態は一般的に用さ
れる先きの走査またはビームからの外部データレ
シーバ（図示せず）によつて一般的に格納され
る。 同様に、ヒステリシス回路は第７図に図示した
やり方においてLS１０９のようなシングルＪ−
Ｋフリツプフロツプ９８でもつて実施することが
できる。この実施例において、若しフリツプフロ
ツプ９８に対するＪ入力および入力への入力が
両方ともローの場合には、その出力Ｑはローであ
る。しかるに、仮にＪおよび入力への信号が両
方ともハイの場合には、その出力Ｑはハイであ
る。しかしながら、若し、Ｊ入力への信号がロー
で且つ入力への信号がハイの場合には、その出
力Ｑは残されて先きのビームからの状態をそれの
中に格納する。さらに、若しＪ入力の信号がハイ
で且つ入力への信号がローの場合には、フリツ
プフロツプはトグルすることができないと共に、
その出力Ｑは先きのビームからのそれと同じ状態
に残されるようになる。 従つて、若し指の僅かなふるえの結果として起
り得るように指が僅かに動いた場合、第２図の回
路の状態は第６図に示される時刻t₂，t₃，t_o+1お
よびt_o+2のようなパルスをもたらすが、第７図の
場合にはそのような僅かな不規則な動きに対して
安定である。同時に、この回路は所望の指の動き
を高速に検出することが可能となる。勿論、この
ような過渡現象は、指によつてビームを部分的に
暗くしたり、補償し得ない低レベルの電磁雑音信
号および周囲光の僅かな変化によつても生じてし
まう。 加えて、第２図に１つのタイプの回路として示
す光検出器回路は、第８図に示した各フオトトラ
ンジスタ４２のコレクタと共通のリード６２との
間に結合された負荷抵抗１００および１０２の如
き別のタイプを使用することが可能である。上記
各フオトトランジスタ４２のエミツタは所望のビ
ームを選択するために接地に切換えられる。これ
らの負荷抵抗１００および１０２は５ボルトの如
き基準電圧＋Ｖに中間タツプ部が接続され、最終
抵抗の中間タツプ部が接地されている。上記各フ
オトトランジスタ４２のコレクタはリード４６に
一体化され、それでもつて各スイツチ４８が順次
に閉成されたときに遮断されないビームに応じて
負極性パルスが生成される。 第２図の回路ではフオトトランジスタが正極性
出力パルス５２を生成し且つ処理するように説明
したが、クランピングダイオード７５および７７
および帰還ダイオード７２の極性を反転せしめる
ことによつて第８図の回路で生成したように負極
性出力パルス５２を取り扱うことも可能である。 要するに、添付した図面および前述した詳細な
説明は、この発明の好ましい一つの実施例が述べ
られたものである。この発明の実施において少々
の変形が予想されると理解するべきである。例え
ば、出力回路および信号ならびに補償雑音電圧信
号の異なる組合せのため回路の代替形態は有益で
あり、この発明は並列出力光感知素子を含む他の
システムに適用可能である。従つて、この発明は
上述し且つ図面に示される如きそのものに限定さ
れない。

Claims (1)

1. 【特許請求の範囲】 １ 少なくとも一対の複数の発光体４０および光
   検出器４２を提供する手段と、 光検出器出力回路４６と、 上記複数の光検出器からの出力を上記光検出器
   出力回路に継続的に結合するスイツチング手段４
   ８と、 上記光検出器出力回路４６に概して同延に展伸
   する電磁雑音補償ピツクアツプ回路６３および 上記光検出器出力回路の出力信号に一般的に与
   えられる雑音成分を実質的に消去するために上記
   光検出器出力回路および上記雑音補償ピツクアツ
   プ回路からの各出力を差動的に結合する手段５６
   とを具備してなる雑音干渉低減回路。 ２ パルス成形回路（７４，７５および７７）
   と、このパルス成形回路に上記差動結合手段５６
   からの出力を供給する手段とをさらに具備してな
   る特許請求の範囲第１項に定義されたシステム。 ３ ヒステリシスタイプ蓄積回路（７６および７
   ８）と、このヒステリシスタイプ回路の状態を継
   続的光検出器４２の状態が完全光ビーム伝送状態
   から継続的な光ビームを実質的に完全に遮断する
   かまたはその反対とする如く変化したときにのみ
   選択的に変化せしめる手段８０〜８７とをさらに
   具備してなる特許請求の範囲第２項に定義された
   システム。 ４ 上記光検出器出力回路４６と上記差動結合手
   段との間にハイパスフイルタ回路（４９，５８お
   よび６０）手段をさらに具備することにより、通
   常予想される周囲光レベルの変化よりも高い周波
   数を有する信号の変化の影響を減小せしめる特許
   請求の範囲第１項に定義されたシステム。 ５ 上記差動結合手段５６が演算増幅器であり、
   且つその中のダイオード帰還手段７２が所定の極
   性の光検出器出力パルスの増幅度を増大せしめる
   と共に反対極性のパルスの増幅度を減小せしめる
   ために提供された特許請求の範囲第１項に定義さ
   れたシステム。 ６ 上記発光素子４０が赤外線発光ダイオードで
   ある特許請求の範囲第１項に定義されたシステ
   ム。 ７ 上記光検出器４２がフオトトランジスタであ
   る特許請求の範囲第２項に定義されたシステム。 ８ 比較器手段（８０および８２）が上記パルス
   成形回路からの出力信号に応じて上記ヒステリシ
   スタイプ蓄積回路（７６および７８）を作動せし
   めるために提供されている特許請求の範囲第３項
   に定義されたシステム。 ９ 上記ヒステリシスタイプ蓄積回路が少なくと
   も一つのフリツプフロツプ９８を含む特許請求の
   範囲第３項に定義されたシステム。 １０ 上記ヒステリシスタイプ蓄積回路が二つの
   フリツプフロツプ（７６および７８）を含む特許
   請求の範囲第３項に定義されたシステム。 １１ ヒステリシスタイプデジタル蓄積回路（７
   ６および７８）と、このヒステリシスタイプ回路
   の状態を継続的光反応素子４２の状態が実質的に
   完全光ビーム伝送状態から次の継続的な光ビーム
   を実質的に完全に遮断するかまたはその反対とす
   る如く変化したときにのみ選択的に変化せしめる
   手段（８０乃至８６）とをさらに具備してなる特
   許請求の範囲第１項に定義されたシステム。 １２ 上記出力回路４６および上記差動結合手段
   ５６との間に全て結合された分路用負荷抵抗４９
   および直列に結合されたコンデンサ５８および抵
   抗６０を含むハイパスフイルタ回路をさらに具備
   してなる特許請求の範囲第２項に定義されたシス
   テム。 １３ 上記パルス成形回路が入力負荷に結合され
   たクランピングダイオード手段（７５および７
   ７）を含む特許請求の範囲第２項に定義されたシ
   ステム。 １４ 上記発光ダイオード４０が赤外線発光ダイ
   オードである特許請求の範囲第１０項に定義され
   たシステム。 １５ 比較器手段（８０および８２）が上記パル
   ス成形回路（７４，７５および７７）からの出力
   パルスに応じて上記ヒステリシスタイプ蓄積回路
   （７６および７８）を作動せしめるために提供さ
   れ、それでもつて上記ヒステリシス回路はそこへ
   の入力信号のレベルが二つの基準信号VREF−１
   およびVREF−２のレベルより大きいならば非ビ
   ーム遮断を示し、それが上記二つのレベル信号の
   間であれば何も生じないことを示し、且つそれが
   上記二つの基準信号のレベルより小さいならばビ
   ーム遮断を示す特許請求の範囲第１１項に定義さ
   れたシステム。 １６ 上記ヒステリシスタイプ蓄積回路が少なく
   とも一つのフリツプフロツプ９８を含む特許請求
   の範囲第１３項に定義されたシステム。 １７ 上記ヒステリシスタイプ蓄積回路が二つの
   フリツプフロツプ（７６および７８）を含む特許
   請求の範囲第１３項に定義されたシステム。 １８ 複数の発光体４０および光検出器４２の対
   からなる配列を提供する手段と、 光検出器出力回路４６と、 上記複数の光検出器４２の各個からの出力を上
   記光検出器出力回路に継続的に結合せしめるスイ
   ツチング手段４８と、 上記光検出器出力回路４６に並列に結合された
   信号雑音補償ピツクアツプ回路６３および 上記光検出器出力回路４６に通常与えられるも
   のとは別の信号雑音を実質的に消去するために上
   記補償回路６３および上記光検出器出力回路４６
   からの各出力を差動的に結合せしめる手段５６と
   を具備してなる干渉低減回路を伴つた光ビーム反
   応回路。 １９ ヒステリシスタイプデジタル蓄積回路（７
   ６および７８）と、このヒステリシスタイプ回路
   の状態を継続的光検出器４２の状態が略完全光ビ
   ーム伝送状態から継続的光ビームを略完全に遮断
   するかまたはその反対とする如く変化したときに
   のみ選択的に変化せしめる手段とをさらに具備し
   てなる特許請求の範囲第１８項に定義された回
   路。