JPS63314477A - 集積論理回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は論理Ｌ　Ｓ　Ｉ　　（ｌａｒｇｅ　５ｃａｌ
ｅ　ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ　）に関し、
特に内部の論理回路の機能試験が容易な集積論理回路装
置に関するものである。

〔従来の技術〕

近年、ＬＳｒはより高集積、高機能化され、その内部の
論理回路は複雑に構成されている。このＬＳＩの良否を
判別する試験は、その入力端子より試験用信号を入力し
、出力端子から出力された出力値と期待値とを比較する
ことにより行われる。

特に論理ＬＳＩの機能試験（ｆｕｎｃｔｉｏｎａｌ　ｔ
ｅｓｔ）においては、上記試験用信号の論理状態の組み
合わせが多（、出力の論理状態を確定するための入力条
件が複雑になるほど困難な要素が多い。

第２図は上記種々の論理回路及びＲＡＭ、ＲＯＭ、レジ
スタ等の記憶回路にて構成された従来の集積論理回路装
置を示す回路図である。これは、上述したＬＳＩの試験
を容易にする手段、即ち試験容易化手段を全く考慮して
いない例であり、図において、ｌはＬＳＩ本体、２ａ〜
２１は入力ピン（端子）、３ａ〜３ｅは出力ピン（端子
）、４〜８はＬＳＩの試験を行う際に、その機能が検証
される論理回路、９は他の機能を持つ周辺論理回路で、
上記論理回路４〜８の各入力部４ａ〜８　ａ　＋各出力
部４ｂ〜８ｂと、ＬＳＩ本体１の入力ピン２ａ〜２１．
出力ピン３ａ〜３ｅとがそれぞれ接続されている。

上記構成において、例えば被試験回路となる論理回路４
〜８の全てを８ビツトのりップルカウンタとすると、論
理回路４〜８の動作が正しいかどうかの試験は以下のよ
うに行われる。

まず、論理回路４の動作の確認は、入力部４ａに２’　
　（＝２５６）個のクロックパルスを入力し、このクロ
ック入力の最後の２５６個目に出力部４ｂの出力が変化
することを確認する。この確認がとれれば、論理回路４
は良好であると判別される。

この際、２５６個のクロックパルスは、入力ピン２３〜
２ｅと論理回路４との間に存在する他の周辺論理回路９
の機能を考慮して与えられるが、実際には入力ピン２ａ
〜２ｅに加える論理の組み合わせを考え、その組み合わ
せの数を論理回路４の入力部４ａに２５６ｘ２　（＝５
１２）回の論理変化数として伝えて論理回路４を動作さ
せる。そして、論理回路４の動作結果は、出力部４ｂよ
り出力されるが、この出力値も論理回路４と出力ピン３
ａ〜３ｅとの間に存在する周辺論理回路９により加工さ
れる。このことを考慮して、出力ピン３ａ〜３ｅに論理
回路４の動作を司る入力ピン２ａ〜２ｅの入力組み合わ
せを与える。

以上の動作を繰り返すことにより、論理回路４の動作を
確認し、その良否を判別している。論理回路５〜８も論
理回路４の機能の良否を確認する方法と同様な方法を用
いてその機能の良否を判別する。

第３図はＬＳＩの試験容易化手段を採り入れた従来の集
積論理回路装置を示す図である。図において、１０は論
理回路４の入力部４ａ、他の周辺論理回路９の出力部９
ａ及び入力ピン２Ｃと接続された選択回路、１１は論理
回路４の出力部４ｂ。

他の周辺論理回路９の出力部９に、及び出力ピン３ａと
接続された選択回路、１２はこれらの選択回路１０．１
１の入力部１０ａ、ｌｌａと接続された試験専用入力ピ
ンであり、ここから入力される信号によって選択回路１
０と選択回路１１とが切り換え制御される。同様に、１
３．１５．１７゜１９は論理回路５〜８の各入力部５ａ
〜１３ａ、他の周辺論理回路９の出力部９ｃ、９ｅ、９
ｇ、９１及び入力ピン２ｆ〜２１に接続されている選択
回路、１４，１６．１８．２０は論理回路５〜８の各出
力部５ｂ〜８ｂ（周辺論理回路９の出力９ｄ、９ｆ、９
ｈ、９ｊは論理回路５〜８の各出力部５ｂ〜８ｂに接続
されている）、他の周辺論理回路９の出力部９１！、９
ｍ、９ｎ、９ｏ、及び出力ピン３ｂ〜３ｅと接続された
選択回路であり、選択回路１３〜２０の入力部１３ａ〜
２０ａは試験専用入力ピン１２に接続されている。なお
、図中第２図と同一符号は同一部分を示している。

このように構成されたものにおいては、試験専用入力ピ
ン１２に加えられる信号によって試験回路が形成される
。即ち、入力ピン１２に試験信号が加えられると、選択
回路１０は入力ピン２Ｃに加えられる信号を論理回路４
の入力部４ａに直接伝搬する方向に切り換わり、他の選
択回路１１は論理回路４の出力（出力部４ｂからの信号
）が直接出力ピン３ａに伝搬する方向に切り換わる。同
様に、選択回路１３．１５．１７．１９はそれぞれ入力
ピン２ｆ、２ｇ、２ｈ、２ｉに加えられる信号を論理回
路５〜８の人力部５ａ〜８ａに直接伝搬する方向に切り
換わる。選択回路１４．１６゜１８．２０はそれぞれ論
理回路５〜８の出力（出力５ｂ〜８ｂからの信号）が直
接出力ピン３ｂ。

３ｃ、３ｄ、３ｅに伝搬する方向に切り替わる。

この状態で入力ピン２ｃ、２ｆ〜２１に２５６個のクロ
ックパルスを与え、出力ピン３ａ〜３ｅの出力を読み取
る。そして、２５６個目のクロックにて出力の変化が確
認されれば、上記カウンタとしての論理回路４〜８の機
能は良好であると判別することができ、これにより論理
回路４〜８の試験が終了する。

〔発明が解決しようとする問題点〕

従来の集積論理回路袋ｒは以上のように構成されており
、試験容易化手段が考慮されていないもの（第２図参照
）においては、試験パターンが増大し、従って試験時間
も増大し、さらに周辺回路によっては完全な機能の検証
が行えなくなるという問題点があった。また試験容易化
手法を採用したもの（第３図参照）においても、通常使
用される入出力ピンとは別に試験専用のピンを設けなけ
ればならず、この場合ＬＳＩチップを搭載するパッケー
ジの品種によっては試験専用ピンの設定が不可能な場合
もあり、さらに設定できてもその個数に制限があるとい
う問題点がある。従って試験が可能な内部論理回路の数
に制限があり、試験式カバターンの削減による効果も著
しく現れないという問題点があった。

この発明は、このような問題点を解消するためになされ
たもので、試験専用ピンを設けることなく、試験を容易
にかつ論理回路の細部にわたって行うことができ、しか
も通常使用時には、試験回路の影響を全く受けることの
ない修正論理回路装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る集積論理回路装置は、通常動作時に使用
する複数の入力端子に試験信号抽出回路を接続し、その
抽出回路の出力を予めシフトレジスタとして構成されて
いる回路のシフトクロックに接続し、シフトレジスタの
複数出力により試験回路が形成できる選択回路を設けた
ものである。

〔作用〕

この発明においては、抽出回路が入力端子からの組み合
わせ論理信号を判別し、その信号を受けたシフトレジス
タはあらかじめ他の入力端子に加えられている選択信号
をシフトしていく。選択回路はシフトレジスタの出力に
現れた選択信号により試験回路を形成し、この状態で論
理回路の試験が行われる。その際、選択回路により検査
の目的とする論理回路の入出力部は回路的に内部回路か
ら分離される。また、シフトレジスタに非選択信号を与
えながら抽出回路に組み合わせ論理信号を加えることに
より、試験の終了した論理回路を通常の回路に接続され
るよう、その試験回路を形成していた選択回路に非選択
信号を与える。この動作の結果、通常使用時には、試験
回路が通常回路に影響しなくなる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図において、２１はその入力が入力ピン２ａ。

２ｂに接続された抽出回路としての論理回路、２２〜２
５はそのクロック人力２２ａ〜２５ａが抽出回路２１の
出力２１ａに接続されたラッチ回路であり、ラッチ回路
２２のデータ人力２２ｂは人力ピン２ｄに接続され、出
力２２ｃは選択回路１０．１１の入力部１０ａ、ｌｌａ
及びラッチ回路２３ｂに接続されている。ラッチ回路２
３の出力２３ｃは選択回路１３．１４の入力部１３ａ、
１４ａ及びラッチ回路２４のデータ入力２４ｂに接続さ
れている。ランチ回路２４の出力２４Ｃは選択回路１５
．１６の入力部１５ａ、１６ａ及びラッチ回路２５のデ
ータ人力２５ｂに接続されている。ランチ回路２５の出
力２５ｂは選択回路１７〜２０の人力部１７ａ〜２０ａ
に接続されている。

なお、２６はラッチ回路２２の入力部２２ｂをシフト入
力とし、ラッチ回路２２〜２５の出力２２０〜２５ｃを
出力とするシフトレジスタを＋１１成している。

次に動作について説明する。

従来例と同様に、論理回路４〜８を８ビツトリツプルカ
ウンタとする。この論理回路４の機能試験を行うには、
まず人力ピン２ｄに論理値“１”の論理信号を加える。

次に入力ピン２ａ、２ｂには組み合わせ論理信号“１１
”を加える。この結果、抽出回路２１の出力部２１ａに
は、論理値“ｌ”が出力され、試験信号保持モードが検
出される。抽出回路２１の出力部２１ａが論理値“ｌ“
になることにより、ラッチ回路２２はその内部回路に予
め入力ピン２ｄに与えられている論理値“１”を保持す
る。ラッチ回路２２は入力ピン２ｄに加えられていた値
をその回路内部に伝えるとともに、出力部２２ｃにもそ
の値を出力する。ここで、入力ピン２ａ、２ｂの一方又
は両方に加えられている論理値が“０”に変化した点で
抽出回路２１の出力部２，１ａも論理値“Ｏ”に変化す
るが、ラッチ回路２２はこの変化以後の入力ピン２ｄに
加えられる論理値の変化に対しても、その出力部２２ｃ
の値を変化させない。ラッチ回路２２の出力部２２ｃが
論理値“１”を出力したことにより、選択回路１０は人
力ピン２ｃに加えられる信号が直接論理回路４の入力部
４ａに伝わるよう入力ピン２Ｃに接続される入力部と論
理回路４の入力部４ａ間の回路を活性化する。同様に、
選択回路１１は論理回路４の出力部４ｂに出力される信
号が出力ピン３ａに直接伝わるように論理回路４の出力
部４ｂと出力ピン３ａ間の回路を活性化する。

コノ後、入力ピン２Ｃに、２”　Ｘ２−１＝５１１回の
論理変化を加え、５１２回目の論理変化を加えた時に出
力ピン３ａの論理が論理値“０”から論理値“１”に変
化することを確かめる。これで論理回路４の機能が正常
であることが確認できる。

論理回路４の機能を確認した後、今度は入力ピン２ｄに
論理値“０”を加える。次に再び入力ピン２ａ、２ｂ共
に論理値“１”を加え、抽出回路２１の出力部２１ａを
′１”にすることにより、予め入力ピン２ｄに加えられ
ていた値をランチ回路２２がその回路内部に保持すると
ともに、その出力部２２ｃに論理値′０”を出力する。

ラッチ回路２２がその出力部２２ｃに論理値“Ｏ゛を出
力することにより、選択回路１０は周辺論理回路９の出
力部９ａに出力される信号が論理回路４の入力部４ａに
直接伝わるように周辺論理回路９の出力部９ａと論理回
路４の入力部４ａ間の回路を活性化する。また、選択回
路１１は周辺論理回路９の出力部９ｂに出力される信号
が、出力ピン３ａに直接伝わるように周辺論理回路９の
出力部９ｂと出力ピン３ａ間の回路を活性化する０以上
の動作の結果、ＬＳＩ本体ｌは通常動作時のみ使用する
機能に再構成される。

論理回路５０機能試験は以下の示す手順にて行う。まず
、人力ピン２ｄに論理値“１”の論理信号を加える。次
に入力ピン２ａ、２ｂには組み合わせ論理信号として論
理値“１１”を加える。この結果、抽出回路２１の出力
部２１ａには論理値“１”が出力される。抽出回路２１
の出力部２１ａが論理値“１′になることにより、ラッ
チ回路２２はその内部回路に予め入力ピン２ｄに与えら
れている論理値“ｌ”を保持する。ラッチ回路２２は入
力ピン２ｄに加えられていた値をその回路内部に伝える
とともに、出力部２２ｃにもその値を出力する。ここで
一度、人力ピン２ａ、２ｂの一方又は両方に論理値“０
”の信号を加える。そしてさらに、入力ピン２ａ、２ｂ
に組み合わせ論理値“１１”を加える。この結果、抽出
回路２１の出力部２１ａに再び論理値“１”が出力され
る。

抽出回路２１の出力部２１ａが論理値“１”に変化する
ことにより、ラッチ回路２３はその内部回路に予めラッ
チ回路２２の出力部２２ｃから入力部２３ｂに受けてい
る論理値“１”を保持する。

ラッチ回路２３はその入力部２３ｂに加えられていた論
理値をその回路内部に伝えるとともに、出力部２３ｃに
もその論理値を出力する。ラッチ回路２３の出力部２３
ｃが論理値“１”を出力したことにより、選択回路１３
は入力ピン２ｆに加えられる信号が直接論理回路５の入
力部５ａに伝わるよう入力ピン２ｆに接続される入力部
と論理回路５の入力部５ａ間の回路を活性化する。同様
に、選択回路１４は論理回路５の出力部５ｂに出力され
る信号が出力ピン３ｂに直接伝わるように論理回路５の
出力部５ｂと出力ピン３ｂ間の回路を活性化する。この
後、入力ピン２ｆに、２ＢＸ２−１＝５１１回の論理変
化を加え、５１２回目の論理変化を食えた時に出力ピン
３ｂの論理値が“０”から“１”に変化することを確か
める。これで論理回路５の機能が正常であることが確認
できる。

論理回路５の機能を確認した後、今度は入力ピン２ｄに
論理値′０″を加える。次に入力ピン２ａ、２ｂ共に論
理値“１”を加え、抽出回路２１の出力部２１ａを論理
値“１”にすることにより、予め入力ピン２ｆに加えら
れていた値をランチ回路２２がその回路内部に保持する
とともに、その出力部２２Ｃに論理値“０”を出力する
。ここで一度、入力ピン２ａ、２ｂの一方又は両方に論
理値“０”の信号を加える。そしてさらに、入力ピン２
ａ、’ｌｂに論理値“１”を加える。この結果、抽出回
路２１の出力部２１ａが論理値“ｌ”に変化することに
より、ラッチ回路２３はその内部回路に予めランチ回路
２２の出力部２２ｃから入力部２３ｂに受けている論理
値“０”を保持する。

ランチ回路２３は入力部２３ｂに加えられていた値を、
その回路内部に伝えるとともに、出力部２３ｃにもその
値を出力する。ランチ回路２３の出力部２３Ｃが論理値
“Ｏ”を出力したことにより、選択回路１３は周辺論理
回路９の出力部９Ｃに出力される信号が論理回路５の人
力部５ａに直接伝わるように、周辺論理回路９の出力部
９Ｃと論理回路５の入力部５ａ間の回路を活性化する。

また、選択回路１４は周辺論理回路９の出力部９ｄと出
力ピン３ｂ間の回路を活性化する。以上の動作により論
理回路５の機能検証が完了する。

なお、試験回路を形成する信号を選択回路に与える役目
を果たすシフトレジスタのシフトクロックを与える入力
ピン２ａ、２ｂに与えられる組み合わせ論理値“１１”
は通常動作時には使われない組み合わせである必要があ
る。

なお、上記実施例では抽出回路として２人力論理積回路
を用いたが、ＬＳＩの通常動作時には使用しない論理の
組み合わせの種類、ピン数によっては、他の論理回路を
用いてもよい。また、試験回路形成信号を伝えるシフト
レジスタの一出力は、単−又は複数の試験回路を形成す
る選択回路の切り換え入力に接続しても同様の効果を発
揮するのは明らかである。

また、上記実施例では試験の対象とする回路としてリッ
プルカウンタ等の純粋な論理回路を用いたが、周辺論理
回路と人出力の論理レベルの適合するＩ？ＯＭ、ＲＡＭ
等のメモリ回路、ＰＬＡ等の機能回路を用いてもよい。

さらに本発明の実施可能な他のＩＣ，ＬＳＩチップとし
てアナログ・ロジック混在チップがあり、そのロジック
回路部分に本発明を適用できることは勿論である。

〔発明の効果〕

以上のように、この発明によれば、通常使用される入力
端子からの、通常時に使用されない組み合わせ論理値に
より、他の入力端子に与えられる試験回路形成信号をシ
フトレジスタを通して内部に形成された試験専用回路に
与えることができるため、試験専用の端子を設定するこ
とが不要となり、容易に論理回路の細部にわたって試験
を行うことができるという効果があり、しかも通常使用
時には試験回路の影響を全く受けることのないものが得
られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す集積論理回路装置の
構成図、第２図は試験容易化手段を考慮していない従来
例を示す図、第３図は試験容易化手段を採用した従来例
を示す回路図である。 ２ａ、２ｂ・・・入力ピン、２２〜２５・・・シフトレ
ジスタ２６を構成しているラッチ回路、１−０．１１．
１３〜２０・・・試験回路を形成する選択回路。 なお図中同一符号は同−又は相当部分を示す。

Claims (5)

【特許請求の範囲】
1. （１）複数の入出力端子を有し、種々の論理回路等を集
   積した集積論理回路装置において、 前記入力端子より入力された組み合わせ論理信号から試
   験信号保持モードを検出する抽出回路と、前記入力端子
   に加えられた論理信号を前記抽出回路の出力により保持
   するラッチ回路を有し、該ラッチ回路の出力を順に他の
   ラッチ回路の入力に接続して構成されたシフトレジスタ
   と、 該シフトレジスタの出力により試験回路を形成させる選
   択回路とを備えたことを特徴とする集積論理回路装置。
2. （２）前記抽出回路の複数の入力端子がＬＳＩの複数の
   入力ピンに接続されていることを特徴とする特許請求の
   範囲第１項記載の集積論理回路装置。
3. （３）前記選択回路により形成が可能な試験回路数が複
   数であることを特徴とする特許請求の範囲第１項又は第
   ２項記載の集積論理回路装置。
4. （４）前記複数形成された試験回路は、同数の前記シフ
   トレジスタの出力により、それぞれ同時に又は個々独立
   に試験が可能であることを特徴とする特許請求の範囲第
   １項ないし第３項のいずれかに記載の集積論理回路装置
   。
5. （５）前記試験信号保持モードは、ＬＳＩとして通常使
   用時に用いない組み合わせ論理信号を用いることを特徴
   とする特許請求の範囲第１項ないし第４項のいずれかに
   記載の集積論理回路装置。