JPS63314200A - ステツプモ−タ駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、小型・高分解能・高精度を要求される機器、
特に複写機などのＯＡ機器における光学系の駆動に好適
なステップモータ駆動回路に関する。

（従来の技術） ステップモータは、起動、停止、正逆転、変速が容易で
あり、応答性も良く、制御が簡単などの特徴を有してい
るので、小型・高分解能・高精度が要求される製品に利
用される。特に、複写機関連では、光学系駆動モータや
レンズ移動モータとして利用されている。ここでは、利
用例として、複写機読み取り装置の駆動系の概要と駆動
回路について説明する。

第４図は、複写機における読み取り装置の駆動系を示す
斜視図であって、５０はステップモータ、６０はワイヤ
、７０は第１キヤリツジ、８０は第２キヤリツジ、９０
は蛍光灯である。

同図に示したものは、副走査方向にキャリッジを移動さ
せるための機構で、ワイヤ６０を１本使い、第１．第２
の２つのキャリッジをステップモーター５０により動か
している。第２キヤリツジ８０は、動プーリーの原理に
より、第１キヤリツジ７０の１／２の速さで同方向に移
動する。

第１キヤリツジ７０には原稿の照明用光源としての蛍光
灯９０とミラーが搭載され、また第２キヤリフジ８０に
はミラーが搭載されており、蛍光灯９０で照明された原
稿からの反射光が第１キヤリツジ７０上のミラーによっ
て第２キヤリツジ上のミラーに指向される。第２キヤリ
ツジ上のミラーから反射された光はＣＣＤ等の読取りセ
ンサに投射され、原稿が読みとられる。このとき、上記
したように第１のキャリッジと第２のキャリッジとは２
：ｌの速さで移動する必要があり、読取りセンサ上に原
稿の光像が一定となるように正確な移動を上記ステップ
モータにより実行しなければならない。

第５図はステップモータの駆動回路の従来例を示す構成
図であって、５０はステップモータ、５１は論理回路、
５２は電力制御回路、５３は定電流チョッパ電源である
。

同図に示すように、ステップモータ５０の駆動回路は、
励磁順序を決定する論理回路（シーケンサ）５１と、ス
テッピングモータの巻線に電流を供給する電力制御回路
（変換器）５２で構成されている。定電流方式のドライ
バでは、さらに直流電源回路５３を備えているものもあ
る。

駆動回路はステッピングモータの種類（２相。

４相、５相など）、励磁方式（２相励磁方式、１−２相
励磁方式など）や駆動方式（ユニポーラ／バイポーラ、
定電圧方式／定電流方式など）、および出力容！（１，
２Ａ／相、２Ａ／相など）によって分類される。そして
、励磁方式によって、１ステツプあたりの角度をはじめ
、ステップモータの特性が異なるので、各励磁方式の特
徴をつかんで用途に適した方式をとる必要がある。

上記従来技術においては、ホールド手段を持たないため
、電源オン時ＣＰＵがリセフトされている期間及びその
後プログラムがスタートしＣＰＵが始めて相パターンを
決定するまでの期間、相パターンが不定となりモータ又
はモータ用ドライバーに過電流が流れる事により破損す
ることがあったり、イニシャルリセット期間のみ相パタ
ーンをオールオフにホ゛−ルドし、上記の前者の期間は
保護されるが、後者の期間はやはり不定となり、破損に
至る可能性が大きいという問題がある。

（目的） 本発明は、ステップモータの駆動用相パターンをプログ
ラムにより作成し、ＣＰＵでコントロールする事により
、ハードウェアを簡素化したステップモータ駆動回路に
おいて、電源投入後の一定期間、全相を強制的にオフす
ることにより、プログラムネ定になる事による過渡的な
モータへの過電流を防止するようにしたステップモータ
駆動回路を提供することを目的とする。

（構成） 上記目的を達成するために、本発明は、所定のシーケン
スに応じた相パターンを発生するためのＣＰＵと、該ｃ
ＰＵのデータバスを所定のタイミングでラッチするため
のラッチ手段と、該ラッチ手段の出力を電源オンから一
部期、特定の値に固定するためのホールド信号を発生す
る制御回路とを設け、上記相パターンに従って、上記ラ
ッチ手段の出力でステップモータを駆動する構成とじた
ことを特徴とする。

以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図であって、
１はＣＰＵ、２はラッチ、３はバッファ、４はモータド
ライバ、５はステップモータ、６はホールド信号発生回
路、７はチップセレクト回路である。

同図において、ステップモータ５を所望の速度かつ分解
能で回転させるための相パターンがＣＰＵ１から、一定
周期でデータバス上に発生する。

その時、ＣＰＵＩからのアドレスバス上の；信号によっ
てチップセレクト回路７がラッチクロツタ信号を発生し
て、データバス上の相パターンをラッチ回路２によりラ
ッチする。ラッチされた相パターンは、バッファ３を介
して、モータドライバ４に印加され、ステップモータ５
を駆動する。ホールド信号発生回路６は、ＣＰＵＩとチ
ップセレクト回路７からの信号を入力し、ホールド信号
をラッチ回路２へ出力する。これによって、電源投人後
、プログラム起動までのラッチ回路２の不定出力を防止
する。

第２図は第１図におけるラッチ回路周辺の詳細゛回路図
であって、８はホールド信号発生回路（例えば７４ＬＳ
７４）　、９はラッチ素子で例えば７４ＬＳ３７４を使
用する。また１０はバッファで例えば？４ＬＳＯ５を使
用する。

第３図は第２図の動作を説明するタイミング図である。

第２図、第３図において、モータドライバへのバッファ
からの出力が金相「０」状態の時、ステップモータへは
電流は流れない。逆に、バッファからの出力が金相「１
」状態になると、ステップモータの全相へ電流が流れて
、モータドライバが過電流状態になり破損する゛可能性
が生じる。従って、電源投入時から、プログラム起動時
まで、バッファ５の出力を金相「０」、即ちラッチ９の
出力ＭＤＯ〜５を全部ｒｌＪに保持する必要がある。

まず、電源投入時ＣＰＵには、□３ＥＴ　ＩＮ信号が入
力され、同期してＣＰＵから１８．ア。ＵＴ倍信号「０
」として出力される。その信号をホールド信号発生回路
を構成するＤ−Ｆ−Ｆ（例えば、７４ＬＳ７４）のＰＲ
端子に入力する。

ホールド信号発生回路８のπ「端子に接続されたチップ
セレクト回路からのＭＴＣＬＫ信号はｒＮなので、ホー
ルド信号発生回路８を構成するＤ−Ｆ　−Ｆの出力Ｑ（
ホールド信号：＝）は「１」になる。

ホールド信号；ｉはラッチ回路９のπ端子に接続されて
いるので、この期間、ラッチ回路９の出力ＭＤＯ〜５は
全部「１」になる。

また、リセット期間終了後（＋１１１１！Ｔ　ＩＮ立上
り後）、ＣＰＵがプログラムを起動し、ＭＤＯ〜５を全
部「１」とするまでの間、ＣＰＵがらラッチへのデータ
は不確定だが、Ｄ−Ｆ／Ｆのπ端子（π、７゜。、）は
ｒｌＪになりπ「端子「１」のままなので、Ｑ出力（＝
）はｒｌＪを保持する。従ってＭＤＯ〜５は全部「１」
を保持する。プログラムが起動すると、データバスに全
部「１」を出力すると同期して、チップセレクト回路７
　（第１図）からラツチロック信号（ＭＴ　ＣＬ　Ｋ）
が発生して、データをラッチする。同時にＭＴＣＬＫが
「０」になった時、；πが「０」になり、ラッチしたデ
ータが出力され、ＭＤＯ〜５は全部「１」になる。これ
以後は、ラッチ出力はプログラムによって管理されるの
で、モータドライバ及びステップモータに過電流が流れ
ることはない。

（効果） 以上説明したように、本発明によれば、ＣＰＵが確実に
相パターンを決定するまでの期間、ハード的に相パター
ン出力を全てオフにできるため電源投入時の過渡的な状
態でもモータ及びモータドライバを保護する事ができる
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるラッチ回路周辺の詳細回路図、第３図は
第２図の動作を示すタイミング図、第４図は複写機にお
ける読み取り装置の駆動系を示す斜視図、第５図はステ
ップモータの駆動回路の従来例を示す構成図である。 １・・・・・・ＣＰＵ、２・・・・・・ラツチ、３・・
・・・・バッファ、４・・・・・・モータドライバ、５
・・・・・・ステップモータ、６・・・・・・ホールド
信号発生回路、７・・・・・・チップセレクト回路。 第１図 第２図 第３図 第４図 第５図

Claims (1)

【特許請求の範囲】
1. （１）ステップモータの駆動用相パターンをプログラム
   により作成し、ＣＰＵでコントロールするようにしたス
   テップモータ駆動回路において、所定のシーケンスに応
   じた相パターンを発生するためのＣＰＵと、該ＣＰＵの
   データバスを所定のタイミングでラッチするためのラッ
   チ手段と、該ラッチ手段の出力を電源投入から一定期間
   の間特定の値に固定するためのホールド信号を発生する
   制御回路とを設け、上記相パターンに従って上記ラツチ
   手段の出力でステツプモータを駆動することを特徴とす
   るステップモータ駆動回路。