JPS63312708A - 可変減衰器 - Google Patents
可変減衰器Info
- Publication number
- JPS63312708A JPS63312708A JP14855987A JP14855987A JPS63312708A JP S63312708 A JPS63312708 A JP S63312708A JP 14855987 A JP14855987 A JP 14855987A JP 14855987 A JP14855987 A JP 14855987A JP S63312708 A JPS63312708 A JP S63312708A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- gate
- potential
- condition
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013642 negative control Substances 0.000 claims abstract description 3
- 239000013641 positive control Substances 0.000 claims abstract description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、低損失、広帯域、低消費電力の可変減衰器（
アッテネータ〉に関するものである。
アッテネータ〉に関するものである。
従来の技術
近年、高周波用の可変アッテネータは、高周波機器の小
型化２低消費電力化に伴ない、集債化。
型化２低消費電力化に伴ない、集債化。
低消費電力化の要望が強まってきている。
以下に従来の高周波用可変アッテネータについて説明す
る。
る。
第３図は、従来のπ形アッテネータの等価回路図を示す
ものである。第３図において、３０１〜３０３は電界効
果型トランジスタ（以下、ＦＥＴと略称する）、３０４
〜３０６は抵抗、３０７は高周波入力端子、３０８は高
周波出力端子、３０９゜３１０は減衰量制御端子３１１
，３１２は接地である。
ものである。第３図において、３０１〜３０３は電界効
果型トランジスタ（以下、ＦＥＴと略称する）、３０４
〜３０６は抵抗、３０７は高周波入力端子、３０８は高
周波出力端子、３０９゜３１０は減衰量制御端子３１１
，３１２は接地である。
以上のように構成されたπ形アッテネータについて、以
下、その動作を説明する。
下、その動作を説明する。
高周波入力端子３０７より入力された高周波信号は、Ｆ
ＥＴ３０１のドレイン・ソースを通り、高周波出力端子
３０８に出力される。この出力信号は、ＦＥＴ３０１の
ドレイン噛ソース間抵抗に応じて変化するため、ＦＥＴ
３０１のゲート電位を、減衰量制御端子３０９により制
御すれば、希望する減衰量が得られる。このとき、入出
力インピーダンスが変化するので、減衰量制御端子３１
０の電位を制御することにより、ＦＥＴ３０２゜３０３
のドレイン・ソース間抵抗を変化させ、入出力整合を行
なう。
ＥＴ３０１のドレイン・ソースを通り、高周波出力端子
３０８に出力される。この出力信号は、ＦＥＴ３０１の
ドレイン噛ソース間抵抗に応じて変化するため、ＦＥＴ
３０１のゲート電位を、減衰量制御端子３０９により制
御すれば、希望する減衰量が得られる。このとき、入出
力インピーダンスが変化するので、減衰量制御端子３１
０の電位を制御することにより、ＦＥＴ３０２゜３０３
のドレイン・ソース間抵抗を変化させ、入出力整合を行
なう。
発明が解決しようとする問題点
しかしながら、上記従来の構成では、入出力インピーダ
ンスを整合させながら減衰を行なうと、２つの減衰量制
御端子３０９．３’ＩＯに、それぞれ異なる制御電圧を
印加する必要がある。そのため、制御電源として、２つ
の異なる負電源が必要となり、実用上不便であるだけで
なく、回路の小型化が困難であるという欠点を有してい
た。
ンスを整合させながら減衰を行なうと、２つの減衰量制
御端子３０９．３’ＩＯに、それぞれ異なる制御電圧を
印加する必要がある。そのため、制御電源として、２つ
の異なる負電源が必要となり、実用上不便であるだけで
なく、回路の小型化が困難であるという欠点を有してい
た。
本発明は、上記従来の問題点を解決するもので、実用上
有利で、かつ集積化の容易な高周波可変アッテネータを
提供することを目的とする。
有利で、かつ集積化の容易な高周波可変アッテネータを
提供することを目的とする。
問題点を解決するための手段
この目的を達成するために、本発明の可変アッテネータ
は、π形結合の各ＦＥＴの各ゲート電極間を複数個の抵
抗あるいはダイオードで接続し、各ＦＥＴのゲート・ソ
ースあるいはドレインの各電位を２つの正の印加電圧で
制御する構成を有している。
は、π形結合の各ＦＥＴの各ゲート電極間を複数個の抵
抗あるいはダイオードで接続し、各ＦＥＴのゲート・ソ
ースあるいはドレインの各電位を２つの正の印加電圧で
制御する構成を有している。
作用
この構成によって、回路中の１点をある正の電位に固定
し、他の１点を正の電源で制御することにより、減衰と
入出力整合を同時に、その制御電源で行なうことができ
る。
し、他の１点を正の電源で制御することにより、減衰と
入出力整合を同時に、その制御電源で行なうことができ
る。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の第１の実施例における高周波可変アッ
テネータの等価回路を示すものである。
テネータの等価回路を示すものである。
第１図において、１０１〜１０３はＦＥＴ、１０４〜１
１０は抵抗、１１１は容量、１１２は減衰量制御端子、
１１３は定電圧印加端子、１１４は高周波信号入力端子
、１１５は高周波信号出力端子、１１６．１１７は接地
である。
１０は抵抗、１１１は容量、１１２は減衰量制御端子、
１１３は定電圧印加端子、１１４は高周波信号入力端子
、１１５は高周波信号出力端子、１１６．１１７は接地
である。
以上のように構成された高周波可変アッテネータについ
て、以下、その動作を説明する。
て、以下、その動作を説明する。
まず、定電圧印加端子１１３に、ある電圧を印加する。
さらに、減衰量制御端子１１２に、定電圧印加端子１１
３より高い電圧を印加する。このとき、電流は、減衰量
制御端子１１２から抵抗１０７．１０８を経て、定電圧
印加端子１１３または接地１１６に、抵抗１０９または
抵抗１１０を通して流れ込む。ＦＥＴｌ０Ｉのゲートに
は、高抵抗１０４が接続されているため、電流はほとん
ど流れない。ＦＥＴ１０１のゲートバイアスは正であり
、ＦＥＴ１０２，１０３のゲートには、抵抗１０８の両
端の電位差に相当するバイアスが印加されている。従っ
て、ＦＥＴｌ０Ｉは完全にオン状態で、ＦＥＴ１０２．
１０３は、ゲートバイアスに応じた抵抗値をもつ状態に
ある。次に、減衰量制御端子１１２の電位を下げてゆく
と、しだいに状態は反転に近づき、減衰量制御端子１１
２の電位が、ノード点１１８の電位より低くなったとき
に、状態は完全に反転する。このとき、電流は、定電圧
印加端子１１３から、抵抗１０９゜１０８．１０７を経
て、端子１１２に流れ込み、ＦＥＴｌ０Ｉには抵抗１０
７の両端の電位差に相当するゲートバイアスが印加され
、ＦＥＴ１０２゜１０３のゲートバイアスは正になる。
３より高い電圧を印加する。このとき、電流は、減衰量
制御端子１１２から抵抗１０７．１０８を経て、定電圧
印加端子１１３または接地１１６に、抵抗１０９または
抵抗１１０を通して流れ込む。ＦＥＴｌ０Ｉのゲートに
は、高抵抗１０４が接続されているため、電流はほとん
ど流れない。ＦＥＴ１０１のゲートバイアスは正であり
、ＦＥＴ１０２，１０３のゲートには、抵抗１０８の両
端の電位差に相当するバイアスが印加されている。従っ
て、ＦＥＴｌ０Ｉは完全にオン状態で、ＦＥＴ１０２．
１０３は、ゲートバイアスに応じた抵抗値をもつ状態に
ある。次に、減衰量制御端子１１２の電位を下げてゆく
と、しだいに状態は反転に近づき、減衰量制御端子１１
２の電位が、ノード点１１８の電位より低くなったとき
に、状態は完全に反転する。このとき、電流は、定電圧
印加端子１１３から、抵抗１０９゜１０８．１０７を経
て、端子１１２に流れ込み、ＦＥＴｌ０Ｉには抵抗１０
７の両端の電位差に相当するゲートバイアスが印加され
、ＦＥＴ１０２゜１０３のゲートバイアスは正になる。
ＦＥＴ１０２゜１０３のゲートには、高抵抗１０５．１
０６が接続されているため、順方向電流は、はとんど流
れない。このとき、ＦＥＴ１０１の抵抗値は、減衰量制
御端子１１２により自由に制御できる。
０６が接続されているため、順方向電流は、はとんど流
れない。このとき、ＦＥＴ１０１の抵抗値は、減衰量制
御端子１１２により自由に制御できる。
いずれの状態においても、ノード点１１８の電位は、抵
抗１１０から接地へ流れ込む電流により持ち上げられて
いるため、端子１１２．１１３の電位は常に正で良い。
抗１１０から接地へ流れ込む電流により持ち上げられて
いるため、端子１１２．１１３の電位は常に正で良い。
第２図はゲートバイアスと減衰量との関係を示す特性図
であり、曲線２０１は端子１１２に与えられるゲートバ
イアスＶ２１と減衰量との関係９曲線２０２はノード点
１１８に加えられるゲートバイアスｖ１２と減衰量との
関係を示す。
であり、曲線２０１は端子１１２に与えられるゲートバ
イアスＶ２１と減衰量との関係９曲線２０２はノード点
１１８に加えられるゲートバイアスｖ１２と減衰量との
関係を示す。
また、第２図中の直線２０３．２０４はそれぞれ、曲線
２０１．２０２を直線近似したもので、その傾きは、抵
抗１０７．１０８の比を変えることにより、任意に選択
することができる。
２０１．２０２を直線近似したもので、その傾きは、抵
抗１０７．１０８の比を変えることにより、任意に選択
することができる。
以上のように、定電圧印加端子１１３に定電圧を印加し
、減衰量制御端子１１２の電位を制御することにより、
入出力インピーダンスを整合させた状態で自由に減衰量
を制御することができる。
、減衰量制御端子１１２の電位を制御することにより、
入出力インピーダンスを整合させた状態で自由に減衰量
を制御することができる。
なお、実施例において、抵抗１０７〜１１０は抵抗とし
たが、ダイオードで置き換えても良い。
たが、ダイオードで置き換えても良い。
また、ＦＥＴｌ０Ｉ〜１０３は、シングルゲートＦＥＴ
を単体で用いたが、シングルゲートＦＥＴを複数個、ま
たは、複数個のゲートを有するＦＥＴを１個ないし複数
個用いたとしても同様の効果が得られることはいうまで
もない。
を単体で用いたが、シングルゲートＦＥＴを複数個、ま
たは、複数個のゲートを有するＦＥＴを１個ないし複数
個用いたとしても同様の効果が得られることはいうまで
もない。
発明の効果
以上のように、本発明は、複数個のＦＥＴをπ形に接続
した高周波アッテネータにおいて、複数個の抵抗あるい
はダイオードからなる回路を、各ＦＥＴのゲート・ソー
スあるいはドレインに接続することにより、２つの異な
る負の制御電圧を、１つの正の固定電源と他の１つの正
の制御電源により制御できる、優れた高周波可変アッテ
ネータを実現できるものである。
した高周波アッテネータにおいて、複数個の抵抗あるい
はダイオードからなる回路を、各ＦＥＴのゲート・ソー
スあるいはドレインに接続することにより、２つの異な
る負の制御電圧を、１つの正の固定電源と他の１つの正
の制御電源により制御できる、優れた高周波可変アッテ
ネータを実現できるものである。
第１図は本発明の実施例における可変アッテネータの等
価回路図、第２図はゲートバイアスと減衰量の関係を示
す図、第３図は従来の可変アッテネータの等価回路図で
ある。 １０１〜１０３・・・・・・ＦＥＴ、１０４〜１１０・
・・・・・抵抗、１１１・・・・・・容量、１１２・・
・・・・減衰量制御端子、１１３・・・・・・定電圧印
加端子、１１４・・・・・・高周波入力端子、１１５・
・・・・・高周波出力端子、１１６゜１１７・・・・・
・接地。 代理人の氏名 弁理士 中尾敏男 ほか１名ω
ω へ Ｖびｆ、ＶｇＺＣＶ） や染
−、囚 （） ＣＱ
Ｏ（、。
価回路図、第２図はゲートバイアスと減衰量の関係を示
す図、第３図は従来の可変アッテネータの等価回路図で
ある。 １０１〜１０３・・・・・・ＦＥＴ、１０４〜１１０・
・・・・・抵抗、１１１・・・・・・容量、１１２・・
・・・・減衰量制御端子、１１３・・・・・・定電圧印
加端子、１１４・・・・・・高周波入力端子、１１５・
・・・・・高周波出力端子、１１６゜１１７・・・・・
・接地。 代理人の氏名 弁理士 中尾敏男 ほか１名ω
ω へ Ｖびｆ、ＶｇＺＣＶ） や染
−、囚 （） ＣＱ
Ｏ（、。
Claims (1)
- 複数個の電界効果型トランジスタをπ形に直、並列接続
し、これら各電界効果型トランジスタのゲートとソース
あるいはドレイン間に複数個の抵抗あるいはダイオード
を接続することにより、２つの異なる負の制御電圧を１
つの正の固定電源と、他の１つの正の制御電源により制
御できるようにしたことを特徴とする可変減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14855987A JPS63312708A (ja) | 1987-06-15 | 1987-06-15 | 可変減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14855987A JPS63312708A (ja) | 1987-06-15 | 1987-06-15 | 可変減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63312708A true JPS63312708A (ja) | 1988-12-21 |
Family
ID=15455462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14855987A Pending JPS63312708A (ja) | 1987-06-15 | 1987-06-15 | 可変減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63312708A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0390120A2 (en) * | 1989-03-28 | 1990-10-03 | Teledyne Mec | Fet monolithic microwave integrated circuit variable attenuator |
| US5345123A (en) * | 1993-07-07 | 1994-09-06 | Motorola, Inc. | Attenuator circuit operating with single point control |
| US6542045B2 (en) | 2000-01-17 | 2003-04-01 | Nec Compound Semiconductor Devices, Ltd. | High-frequency variable attenuator having a controllable reference voltage |
-
1987
- 1987-06-15 JP JP14855987A patent/JPS63312708A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0390120A2 (en) * | 1989-03-28 | 1990-10-03 | Teledyne Mec | Fet monolithic microwave integrated circuit variable attenuator |
| US5345123A (en) * | 1993-07-07 | 1994-09-06 | Motorola, Inc. | Attenuator circuit operating with single point control |
| US6542045B2 (en) | 2000-01-17 | 2003-04-01 | Nec Compound Semiconductor Devices, Ltd. | High-frequency variable attenuator having a controllable reference voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4379267A (en) | Low power differential amplifier | |
| EP1020027B1 (en) | Cmos differential voltage controlled logarithmic attenuator and method | |
| JPH07297678A (ja) | Ｃｍｏｓ終端抵抗回路 | |
| US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
| JPS6028449B2 (ja) | 可変減衰器 | |
| JP3935948B2 (ja) | 可制御相互コンダクタンスを有する縮退差動対 | |
| US5461265A (en) | High-frequency variable impedance circuit having improved linearity of operating characteristics | |
| KR100219036B1 (ko) | 저전압형 모스펫 콘트롤링 곱셈기 | |
| US4090139A (en) | Complementary symmetry FET mixer circuits | |
| KR790001773B1 (ko) | 증 폭 기 | |
| EP0268345A2 (en) | Matching current source | |
| JPS63312708A (ja) | 可変減衰器 | |
| JP2710507B2 (ja) | 増幅回路 | |
| JP2005507202A5 (ja) | ||
| US6642795B2 (en) | Fast recovery time precision amplifier | |
| JPH02166814A (ja) | 線形利得増幅回路 | |
| TWI381342B (zh) | 驅動電壓產生電路 | |
| JPH03238910A (ja) | アッテネータ | |
| JPH0311945Y2 (ja) | ||
| JPH04213211A (ja) | 電圧に制御される抵抗をもった回路 | |
| JPH03204213A (ja) | π型減衰回路 | |
| JPH10276076A (ja) | 半導体回路 | |
| JPH0520926B2 (ja) | ||
| JPH11234067A (ja) | レベルアッテネータ | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 |