JPS63311296A - Connection type display device - Google Patents
Connection type display deviceInfo
- Publication number
- JPS63311296A JPS63311296A JP14763987A JP14763987A JPS63311296A JP S63311296 A JPS63311296 A JP S63311296A JP 14763987 A JP14763987 A JP 14763987A JP 14763987 A JP14763987 A JP 14763987A JP S63311296 A JPS63311296 A JP S63311296A
- Authority
- JP
- Japan
- Prior art keywords
- latch
- data
- display unit
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は多数の表示ユニットを直列に結合して多桁の数
値、文字等を表示させるために用いられる連結式表示装
置に関するものである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a connected display device that is used to display multi-digit numbers, characters, etc. by connecting a large number of display units in series.
(従来の技術)
従来の連結式表示装置は、各段の表示ユニットに対し表
示すべきデータ信号を送るための個別の配線を必要とす
るものが普通であったが、最近では第7図に示されるよ
うにパスライン(50)を介して全段の表示ユニット(
60)に同時にデータ信号を送るとともに、各表示ユニ
ット(60)に対して個別に配線串れたラッチ信号線(
51)によって各段の表示ユニット(60)がデータラ
ッチを行うべきタイミングを指示する形式のものが普及
している。ところがこのような従来の連結式表示装置に
おいては゛、各表示ユニット(60)の背面に突出した
多数の端子の相互間をリード線により接続しなければな
らぬうえ、制御部から各段の表示ユニット (60)に
対してラッチ信号線(51)を配線しなければならぬた
め、桁数が多い場合には配線工数が増加するとともに接
続不良による信幀性の低下を招き、また背面に配線のた
めのかなりのスペースを要する等の問題があった。(Prior Art) Conventional connected display devices usually require individual wiring to send data signals to be displayed to each stage of display units. As shown, all stages of the display unit (
At the same time, data signals are sent to the latch signal lines (60), which are individually wired to each display unit (60).
51), a format in which the display unit (60) of each stage instructs the timing at which data should be latched has become widespread. However, in such a conventional connected display device, it is necessary to connect a large number of terminals protruding from the back of each display unit (60) with each other using lead wires, and in addition, it is necessary to connect each display unit from the control section to each stage of the display unit. Since the latch signal line (51) must be wired to (60), if the number of digits is large, wiring man-hours will increase and reliability will decrease due to poor connection. There were problems such as the need for a considerable amount of space.
(発明が解決しようとする問題点)
本発明は上記したような従来の問題点を解決して、接続
段数の多い場合にも各表示ユニット間の配線作業を必要
とせず、配線工数の削減、信幀性の向上、配線スペース
の削減等を図ることができる連結式表示装置を目的とし
て完成されたものである。(Problems to be Solved by the Invention) The present invention solves the above-mentioned conventional problems, eliminates the need for wiring work between each display unit even when there are many connected stages, and reduces wiring man-hours. It was completed with the aim of creating a connected display device that can improve reliability and reduce wiring space.
(問題点を解決するための手段)
本発明は表示部と制御部とを備えた表示ユニットの片面
に多数のコネクタピンを突出させた雄コネクタを設ける
とともにその反対面には隣接する表示ユニットの雄コネ
クタと係合する雌コネクタを設け、これらのコネクタピ
ンには表示すべきデータ信号を全段に与えるデータ信号
線と、データをラッチし表示部に表示させるタイミング
を指示するクロック信号線と、自己のデータラッチが終
了した後に後続の段の表示ユニットに対してラッチ許可
信号を発するラッチ制御信号線と、リセ。(Means for Solving the Problems) The present invention provides a male connector with a large number of connector pins protruding on one side of a display unit including a display section and a control section, and a male connector with a large number of connector pins protruding on the opposite side. A female connector that engages with the male connector is provided, and these connector pins have a data signal line that supplies data signals to be displayed to all stages, a clock signal line that instructs the timing to latch data and display it on the display section, A latch control signal line that issues a latch enable signal to the display unit in the subsequent stage after its own data latch is completed, and a reset.
ト信号線とをそれぞれ接続したことを特徴とするもので
ある。This feature is characterized in that the two signal lines are connected to each other.
(実施例)
次に本発明を図示の実施例によって更に詳細に説明する
と、第1図において+11は直列に連結して用いられる
各段同一の形態、機能を持つ表示ユニットであり、各表
示ユニット+1)はそれぞれ表示部(2)と、制御部(
3)とを持つ、また各表示ユニット+11にはその端部
の片面に多数のコネクタピン(4)を垂直に突出させた
雄コネクタ(5)が設けられているとともに、その反対
面には隣接する表示ユニット(1)の雄コネクタ(5)
と係合する雌コネクタ(6)が設けられ、多数個の表示
ユニソ) illを直列に結合させるだけで各表示ユニ
ット(11、(11間はこれらの各段のコネクタピン(
4)を介して直列接続される構造となっている。なお図
示を略したが、表示ユニットのケースにも相互の接続を
確実に行わせるための保合手段を形成しておくことが好
ましい。(Embodiment) Next, the present invention will be explained in more detail with reference to the illustrated embodiment. In FIG. +1) is the display part (2) and the control part (
3), and each display unit +11 is provided with a male connector (5) having a number of connector pins (4) vertically protruding from one side of its end, and an adjacent male connector (5) on the opposite side. Male connector (5) of display unit (1)
A female connector (6) that engages with the display unit (11,
4) are connected in series. Although not shown in the drawings, it is preferable that the case of the display unit is also provided with a retaining means for ensuring mutual connection.
第2図に模式的に示したように、各コネクタピン(4)
にはデータ信号線(11)と、クロック信号線(12)
と、リセット信号線(13)と、ラッチ制御信号線(1
4)とが割り振られてそれぞれ接続されている。As schematically shown in Figure 2, each connector pin (4)
has a data signal line (11) and a clock signal line (12).
, a reset signal line (13), and a latch control signal line (1
4) are allocated and connected respectively.
これを結線図として示したものが第3図でアル。This is shown as a wiring diagram in Figure 3.
図示のように、各表示ユニット+1)の制御部(3)は
データラッチ部(3a)とラッチコントロール部(3b
) トから構成されるもので、表示すべきデータ信号は
データ信号線(1りを介してパスライン方式によってデ
ータラッチ部(3a)に全段共通に入力され、またラッ
チコントロール部(3b)にはクロック信号とリセット
信号が同様に入力されるとともに各段のラッチ制御信号
線(14)が直列に結合されている。As shown in the figure, the control section (3) of each display unit +1) includes a data latch section (3a) and a latch control section (3b).
) The data signal to be displayed is commonly input to all stages of the data latch section (3a) via the data signal line (1) by a pass line method, and is also input to the latch control section (3b). A clock signal and a reset signal are input in the same way, and the latch control signal lines (14) of each stage are connected in series.
各表示ユニット(1)の作動は第4図に示されるとおり
である。即ちステップ1のようにラッチi#Im信号線
(14)を介して前段から入力されるラッチ許可入力信
号がハイレベルにある間はクロック信号が入力されても
データ信号のラッチが行われず、従って表示部(2)に
はデータの表示が行われないが、ステップ2のようにラ
ッチ許可入力信号がローレベルとなったときにはクロッ
ク信号の立上がりと同時にデータラッチ部(3a)に信
号が送られて1回だけデータ信号のラッチが行われ、ま
た表示部(2)にそのデータが表示される。またこのク
ロック信号の立下がりと同時にそれまでハイレベルにあ
ったラッチ許可出力信号をローレベルに反転させる。な
おステップ3のようにリセット信号が入力されたときに
は表示部(2)を消灯するとともにラッチ許可出力信号
をハイレベルにリセットする。このようにクロック信号
の立下がり時にローレベルに反転されるラッチ許可出力
信号は、前述したラッチ許可信号線(14)を通って後
続の段の表示ユニット(1)にラッチ許可入力信号とし
て入力される。The operation of each display unit (1) is as shown in FIG. That is, as in step 1, while the latch enable input signal input from the previous stage via the latch i#Im signal line (14) is at high level, the data signal is not latched even if the clock signal is input. Although no data is displayed on the display section (2), when the latch enable input signal becomes low level as in step 2, a signal is sent to the data latch section (3a) at the same time as the clock signal rises. The data signal is latched only once, and the data is displayed on the display section (2). Also, at the same time as this clock signal falls, the latch permission output signal, which had been at high level until then, is inverted to low level. Note that when the reset signal is input as in step 3, the display section (2) is turned off and the latch permission output signal is reset to high level. The latch permission output signal, which is inverted to low level at the falling edge of the clock signal, is input as a latch permission input signal to the display unit (1) in the subsequent stage through the latch permission signal line (14) mentioned above. Ru.
この結果、ラッチ許可入力信号をローレベルとすればク
ロック信号に同期して先頭の段の表示ユニット (1)
から後続の段に向って順次データ信号が取込まれること
となるから、データ信号線(11)を介してクロック信
号と同期させて全段にデータ信号を送れば、各段の表示
ユニット(1)に所望のデータ信号の表示を行わせるこ
とが可能となる。As a result, when the latch enable input signal is set to low level, the display unit (1) of the first stage is synchronized with the clock signal.
Since the data signal is sequentially fetched from 1 to the subsequent stage, if the data signal is sent to all stages via the data signal line (11) in synchronization with the clock signal, the display unit (1 ) can display a desired data signal.
第5図は上記のような作動をフリップフロップを用いた
ラッチコントロール部(3b)によって行わせる実施例
を示したものである。FIG. 5 shows an embodiment in which the above-described operation is performed by a latch control section (3b) using a flip-flop.
まずステップ1のようにラッチ許可入力信号がハイレベ
ルにあるときには、インバータ(21)により反転され
たローレベルの信号が第1のD形フリンプフロンプ(2
2)のD端子へ入゛力され、クロック信号の立上がりと
同時にこのローレベル信号は第2のD形フリフプフロッ
プ(23)のD端子へ入力される。このときデータラッ
チ部(3a)にはローレベル信号が送られ、データラッ
チは行われない0次にクロック信号の立下がりと同時に
、第2のインバータ(24)により反転されて立上がり
状態とされたクロック信号が第2のD形フリップフロッ
プ(23)へ入力されるが、このとき第2のインバータ
(24)のQ端子からはハイレベル信号が後続の段にラ
ッチ許可出力信号として出力されるので、後続の段にお
いても同様にデータラッチは行われない。First, when the latch enable input signal is at high level as in step 1, a low level signal inverted by the inverter (21) is sent to the first D-type flimp-flop (2
2), and at the same time as the clock signal rises, this low level signal is input to the D terminal of the second D-type flip-flop (23). At this time, a low level signal is sent to the data latch section (3a), and at the same time as the 0th clock signal falls, the data is inverted by the second inverter (24) and set to a rising state. The clock signal is input to the second D-type flip-flop (23), but at this time, a high level signal is output from the Q terminal of the second inverter (24) to the subsequent stage as a latch enable output signal. , data latching is similarly not performed in subsequent stages.
しかしステップ2のようにラッチ許可入力信号がローレ
ベルとなると、前述したとは逆にクロック信号の立上が
りと同時にハイレベル信号が第2のD形フリップフロッ
プ(23)のDi子に入力され、またデータラッチ部(
3a)に対してデータラッチの指令が発せられる0次に
クロック信号の立下がりと同時に第2のD形フリソブフ
ロンプ(23)の百端子からはローレベル信号が後続の
段に対して出力され、後続の段においてもクロック信号
に同期して次々とデータラッチが行われることになる。However, when the latch enable input signal becomes low level as in step 2, a high level signal is input to the D terminal of the second D-type flip-flop (23) at the same time as the clock signal rises, contrary to what was described above. Data latch section (
At the same time as the falling of the 0th order clock signal when the data latch command is issued to 3a), a low level signal is output from the 100 terminal of the second D-type Frisobfromp (23) to the succeeding stage. Data latching is performed one after another in synchronization with the clock signal in the stages.
上記と同じ作動は、第6図のフローチャートに示すソフ
トウェアを持つマイコンを各段の表示ユニット Tll
の内部に組込むことによっても行わせることができる。The same operation as above is performed by using a microcomputer with the software shown in the flowchart in Figure 6 as a display unit in each stage.
This can also be done by incorporating it inside.
1!IIち、表示部(2)がデータを表示していないこ
と、ラッチ許可入力信号がローレベルであること、クロ
ック信号が入力されたことの3条件が揃ワたときにのみ
データの読込みと表示を行うとともに、後続の段に対し
てラッチ許可出力信号を発するようにすれば、第4図に
示されたと同様の作動を行わせることが可能となる。1! II. Data is read and displayed only when three conditions are met: the display section (2) is not displaying data, the latch enable input signal is at low level, and the clock signal is input. If this is done and a latch permission output signal is issued to the subsequent stage, it is possible to perform the same operation as shown in FIG.
(作用)
このように構成された本発明の連結式表示装置は、各表
示ユニット(IIの雄コネクタ(5)と雌コネクタ(6
)とを相互に係合させることによって必要な段数だけ自
由に直列に結合して用いられるものであり、クロック信
号線(12)を介してクロック信号を与えつつこれと同
期させてデータ信号線(11)を介して全段に共通にデ
ータ信号を入力すれば、ラッチ許可入力信号がハイレベ
ルの間はデータのラッチが全く行われないが、先頭の段
のラッチ許可人力信号をローレベルに反転させれば、1
つのクロック信号が入るたびに後続の段に向って1段ず
つデータのラッチが行われ、全段の表示ユニット(1)
がそれぞれの桁の表示を行うものである。従って本発明
のものは、従来のように各段の表示ユニット11)に対
してデータラッチを行うべきタイミングを個別に指示す
る必要がな(なるからラッチ信号線の配線が不要となり
、また単に相互を直列に結合するだけで相互間の配線を
全く必要としないものである。(Function) The connected display device of the present invention configured as described above has a male connector (5) and a female connector (6) of each display unit (II).
) can be freely coupled in series in the required number of stages by mutually engaging the data signal lines ( 11) If a data signal is input in common to all stages through If you let it, 1
Each time a clock signal is input, data is latched one stage at a time toward the subsequent stage, and the display unit (1) of all stages is latched.
is used to display each digit. Therefore, in the present invention, there is no need to individually instruct the timing at which data latches should be performed for each stage of display units 11) as in the past (this eliminates the need for wiring latch signal lines, and simply connects the display units 11) to By just connecting them in series, there is no need for any wiring between them.
(発明の効果)
本発明は以上の説明からも明らかなように、各段の表示
ユニットを単に直列に結合するだけで必要な桁数の表示
を行わせることができるうえ、各表示ユニット間の配線
を全く必要としないので配線工数の削減、信輔性の向上
、配線スペースの削減等の多くの利点を有する。よって
本発明は従来の問題点を一掃した連結式表示装置として
、産業の発展に寄与するところは極めて大である。(Effects of the Invention) As is clear from the above description, the present invention can display the required number of digits by simply connecting the display units of each stage in series, and also Since no wiring is required, it has many advantages such as reduced wiring man-hours, improved reliability, and reduced wiring space. Therefore, the present invention greatly contributes to the development of industry as a connected display device that eliminates the problems of the conventional art.
第1図は本発明の連結式表示装置を示す斜視図、第2図
はその各コネクタピンと各信号線との接続関係を模式的
に示す配線図、第3図はその結線図、第4図はその作動
を示すタイミング線図、第5図は第4図に示される作動
をフリップフロップにより行わせる実施例を示す回路図
、第6図は同じ作動をソフトウェアを用いて行わせる場
合のフローチャート、第7図は従来の連結式表示装置を
示す結線図である。
(l):表示ユニット、(2):表示部、(3):制御
部、(4):コネクタピン、(5):雄コネクタ、(6
):雌コネクタ、(11) : データ信号線、(12
): クロック信号線、(13): リセット信号線、
(14) : ラッチ制御信号線。
第1図 7
第2図
第3図
第4図
ステタフ1 ステツア2 又テ、7
3第5■
第6図
第7図
手続補正書(自発)
昭和62年8月5日
1、事件の表示
昭和62年特許願第147639号
2、発明の名称 連結式表示装置
3、補正をする者
事件との関係 特許出願人
住所 大阪府高槻市氷室町4丁目7番1号4、代理人
6、補正の内容
明細書の第9頁第14行目の後ろに次の文を加入する。
「 以上に説明した実施例においては、リセット信号線
(13)からリセット信号が入力されると各表示装置の
表示部(2)を同時に消灯し、次のサイクルにおいて再
び前段から後段に向って順次表示部(2)を点灯させる
ようにしたが、この方法によれば前段の表示部(2)に
比較して後段の表示部(2)の点灯継続時間が短くなり
、表示部(2)の明るさに差が生じて見にくくなること
がある。またシーケンサ−による制御回路中に本発明の
表示装置を組込んだような場合には、制御処理上の要因
によってクロック信号やリセット信号の周期が変化し、
各桁の点灯時間にばらつきが生じてやはり表示部(2)
が見にくくなる場合がある。従ってこのような場合には
リセット信号が入力した場合にも表示部(2)は消灯さ
せず、ラッチ許可信号のみをリセットするようにしてお
けば、次のサイクルの新しいデータが表示されるまで全
段の表示部(2)は常に点灯状態を継続し、上記のよう
な問題を防止できることとなる。」
以上Fig. 1 is a perspective view showing a connected display device of the present invention, Fig. 2 is a wiring diagram schematically showing the connection relationship between each connector pin and each signal line, Fig. 3 is a wiring diagram thereof, and Fig. 4 5 is a timing diagram showing the operation, FIG. 5 is a circuit diagram showing an embodiment in which the operation shown in FIG. 4 is performed by a flip-flop, and FIG. 6 is a flow chart when the same operation is performed using software. FIG. 7 is a wiring diagram showing a conventional connected display device. (l): Display unit, (2): Display section, (3): Control section, (4): Connector pin, (5): Male connector, (6
): Female connector, (11): Data signal line, (12
): Clock signal line, (13): Reset signal line,
(14): Latch control signal line. Figure 1 7 Figure 2 Figure 3 Figure 4 Stetua 1 Stetua 2 Matata, 7
3 No. 5■ Fig. 6 Fig. 7 Procedural amendment (voluntary) August 5, 1985 1. Indication of the case 1988 Patent Application No. 147639 2. Title of the invention Interlocking display device 3. Amendments to be made Patent applicant address: 4-7-1-4, Himuro-cho, Takatsuki-shi, Osaka Prefecture, Agent 6, adds the following sentence after the 14th line of page 9 of the statement of contents of the amendment. In the embodiment described above, when a reset signal is input from the reset signal line (13), the display parts (2) of each display device are turned off simultaneously, and in the next cycle, the lights are turned off sequentially from the previous stage to the next stage. The display section (2) is turned on, but with this method, the lighting duration time of the rear display section (2) is shorter than that of the front display section (2), and the display section (2) is illuminated for a shorter period of time. Differences in brightness may occur, making it difficult to see.Furthermore, when the display device of the present invention is incorporated into a control circuit using a sequencer, the period of the clock signal or reset signal may vary depending on control processing factors. change,
There are variations in the lighting time of each digit, but the display part (2)
may become difficult to see. Therefore, in such a case, if the display section (2) is not turned off even when the reset signal is input, but only the latch enable signal is reset, all data will be displayed until the new data of the next cycle is displayed. The display part (2) of the stage is always kept lit, and the above-mentioned problems can be prevented. "that's all
Claims (1)
1)の片面に多数のコネクタピン(4)を突出させた雄
コネクタ(5)を設けるとともにその反対面には隣接す
る表示ユニット(1)の雄コネクタ(5)と係合する雌
コネクタ(6)を設け、これらのコネクタピン(4)に
は表示すべきデータ信号を全段に与えるデータ信号線(
11)と、データをラッチし表示部(2)に表示させる
タイミングを指示するクロック信号線(12)と、自己
のデータラッチが終了した後に後続の段の表示ユニット
(1)に対してラッチ許可信号を発するラッチ制御信号
線(14)と、リセット信号線(13)とをそれぞれ接
続したことを特徴とする連結式表示装置A display unit (
A male connector (5) with a large number of connector pins (4) protruding is provided on one side of the display unit (1), and a female connector (6) that engages with the male connector (5) of the adjacent display unit (1) is provided on the opposite side. ), and these connector pins (4) have data signal lines (
11), a clock signal line (12) that instructs the timing to latch data and display it on the display unit (2), and a latch permission for the display unit (1) in the subsequent stage after its own data latch is completed. A connected display device characterized in that a latch control signal line (14) that emits a signal and a reset signal line (13) are connected to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14763987A JPS63311296A (en) | 1987-06-12 | 1987-06-12 | Connection type display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14763987A JPS63311296A (en) | 1987-06-12 | 1987-06-12 | Connection type display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63311296A true JPS63311296A (en) | 1988-12-20 |
Family
ID=15434885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14763987A Pending JPS63311296A (en) | 1987-06-12 | 1987-06-12 | Connection type display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63311296A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137892A (en) * | 1982-02-10 | 1983-08-16 | 株式会社東芝 | Display unit |
-
1987
- 1987-06-12 JP JP14763987A patent/JPS63311296A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58137892A (en) * | 1982-02-10 | 1983-08-16 | 株式会社東芝 | Display unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1309194A (en) | Logic system building block | |
JPS63311296A (en) | Connection type display device | |
US4818982A (en) | Brightness control for an electro-luminescent display | |
JP2917314B2 (en) | Synchronous semiconductor memory device | |
JPS60162292A (en) | Matrix control circuit for memory display unit | |
JPH0753336Y2 (en) | PIP horizontal window-signal generation circuit | |
KR940010395B1 (en) | Control method and selecting circuit of i/o card of a plc | |
KR930006499Y1 (en) | Latching circuit by dfc code | |
KR930000457Y1 (en) | Cursor twice magnifying circuit for monitor | |
KR900006778Y1 (en) | Divided circuit for crt control | |
KR860002147B1 (en) | Mixing circuit of monitor | |
JP2552005B2 (en) | Display device | |
JPS629431A (en) | Digital data processor | |
JPS6065372A (en) | Decentralized processing type microcomputer | |
JPS58176391U (en) | signal branching device | |
JPH0426907Y2 (en) | ||
JP2565189B2 (en) | Signal processing circuit | |
JPS6365492A (en) | Interface circuit for liquid crystal display device | |
JPS6459436A (en) | Display device for working hour of program | |
JPS63301314A (en) | Numerical value setting unit | |
JPS61190389A (en) | Character display unit | |
JPH03144840A (en) | Chip selection system | |
JPS63276915A (en) | Timing signal generating circuit | |
JPS58153996A (en) | Display | |
JPS5917648U (en) | counter circuit |