JPS63308475A - 水平偏向回路 - Google Patents
水平偏向回路Info
- Publication number
- JPS63308475A JPS63308475A JP14439887A JP14439887A JPS63308475A JP S63308475 A JPS63308475 A JP S63308475A JP 14439887 A JP14439887 A JP 14439887A JP 14439887 A JP14439887 A JP 14439887A JP S63308475 A JPS63308475 A JP S63308475A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal deflection
- voltage
- horizontal deflecting
- output transistor
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディスプレイモニタ装置に関し、更に詳述すれ
ばその水平偏向回路に関するものである。
ばその水平偏向回路に関するものである。
第２図は従来のディスプレイモニタ装置の水平偏向回路
を示したものである。水平偏向出力トランジスタ１のコ
レクタ、エミソク間には、ダンパダイオード２がそのカ
ソードをコレクタ側として接続されている。ダンパダイ
オード２には、共振コンデンサ３と、この共振コンデン
サ３に正極を接続した直流電源５の直列回路が並列接続
されている。そして共振コンデンサ３には水平偏向コイ
ル４が並列接続されている。
を示したものである。水平偏向出力トランジスタ１のコ
レクタ、エミソク間には、ダンパダイオード２がそのカ
ソードをコレクタ側として接続されている。ダンパダイ
オード２には、共振コンデンサ３と、この共振コンデン
サ３に正極を接続した直流電源５の直列回路が並列接続
されている。そして共振コンデンサ３には水平偏向コイ
ル４が並列接続されている。
この水平偏向回路は、水平発振回路からの信号を水平偏
向出力トランジスタ１のベースに与えて水平偏向出力ト
ランジスタ１を制御し水平偏向コイル４に電流を流した
場合、その水平偏向電流の最大値１ｐｐは走査期間をｔ
ｓとすれば、となる。但し、ｖｂ：直流電源の電圧 ｌ−，、ｙ：水平偏向コイルのインダ クタンス である。
向出力トランジスタ１のベースに与えて水平偏向出力ト
ランジスタ１を制御し水平偏向コイル４に電流を流した
場合、その水平偏向電流の最大値１ｐｐは走査期間をｔ
ｓとすれば、となる。但し、ｖｂ：直流電源の電圧 ｌ−，、ｙ：水平偏向コイルのインダ クタンス である。
また、帰線期間１．に水平偏向コイル４を流れる電流Ｉ
Ｒは、共振コンデンサ３と水平偏向コイル４とからなる
共振回路に流れる電流であるから、となる。したがって
帰線期間に水平偏向コイル４に発生する電圧ＶＬは、 ・ｓｉｎ□・ｔ ・・・（３） １゜ となる。そして最大電圧ＶＬ ｍａｘはｔ＝ｔ＋＋／２
で発生し、その値は となる。水平偏向出力トランジスタ１に加わる最大電圧
Ｖ、はＶＬｍａｘと直流電源５の電圧Ｖ、との和となる
から、 となる。
Ｒは、共振コンデンサ３と水平偏向コイル４とからなる
共振回路に流れる電流であるから、となる。したがって
帰線期間に水平偏向コイル４に発生する電圧ＶＬは、 ・ｓｉｎ□・ｔ ・・・（３） １゜ となる。そして最大電圧ＶＬ ｍａｘはｔ＝ｔ＋＋／２
で発生し、その値は となる。水平偏向出力トランジスタ１に加わる最大電圧
Ｖ、はＶＬｍａｘと直流電源５の電圧Ｖ、との和となる
から、 となる。
この（５）式にｉｌ１式を代入すると最大電圧Ｖ、は、
π ｔｓ 〔発明が解決しようとする問題点〕 前述したように走査期間ｔｓ及び帰線期間１．を変えず
に、水平偏向出力トランジスタの負担を軽減すべく、水
平偏向出力トランジスタに加わる最大電圧ν２を低下さ
せるためには（６）弐が示すように、電源電圧Ｖ、を低
くすれば可能である。しかし、電源電圧Ｖ、を低くする
と、（１１式に示すように水平偏向電流の最大値ＩＦＦ
もそれにともなって減少し水平振幅が減少するという問
題がある。
π ｔｓ 〔発明が解決しようとする問題点〕 前述したように走査期間ｔｓ及び帰線期間１．を変えず
に、水平偏向出力トランジスタの負担を軽減すべく、水
平偏向出力トランジスタに加わる最大電圧ν２を低下さ
せるためには（６）弐が示すように、電源電圧Ｖ、を低
くすれば可能である。しかし、電源電圧Ｖ、を低くする
と、（１１式に示すように水平偏向電流の最大値ＩＦＦ
もそれにともなって減少し水平振幅が減少するという問
題がある。
本発明は前述した問題点に鑑み、水平偏向電流を減少さ
せることなく水平偏向出力トランジスタに加わる最大電
圧を低下させ得る水平偏向回路を提供することを目的と
する。
せることなく水平偏向出力トランジスタに加わる最大電
圧を低下させ得る水平偏向回路を提供することを目的と
する。
本発明に係る水平偏向回路は、走査期間及び帰線期間に
関連して切換動作する切換部と、電圧が異なる２つの直
流電源とを備えて、切換部は走査期間である場合に電圧
が高い電源を選択し、帰線期間である場合には電圧が低
い電源を選択すべく切換動作する構成とする。
関連して切換動作する切換部と、電圧が異なる２つの直
流電源とを備えて、切換部は走査期間である場合に電圧
が高い電源を選択し、帰線期間である場合には電圧が低
い電源を選択すべく切換動作する構成とする。
切換部は水平偏向回路の走査期間には電圧が高い側の電
源を選択すべく切換わる。帰線期間には電圧が低い側の
電源を選択すべく切換ねる。
源を選択すべく切換わる。帰線期間には電圧が低い側の
電源を選択すべく切換ねる。
これにより、水平偏向電流の最大値を偏向せずに、水平
偏向出力トランジスタのコレクタに加わる最大電圧を低
下させることになる。
偏向出力トランジスタのコレクタに加わる最大電圧を低
下させることになる。
以下本発明をその実施例を示す図面によって詳述する。
第１図は本発明に係る水平偏向回路の回路図である。水
平偏向出力トランジスタ１のコレクタ、エミッタ間には
、ダンパダイオード２がそのカソードをコレクタ側とし
て接続されている。
平偏向出力トランジスタ１のコレクタ、エミッタ間には
、ダンパダイオード２がそのカソードをコレクタ側とし
て接続されている。
ダンパダイオード２のカソードは共振コンデンサ３の一
端と接続されており、アノードは直流電源５ａ、 ５ｂ
の夫々の負極と接続されている。これらの直流電源５ａ
、 ５ｂは例えば直流電源５ａが直流電／ｓ、５ｂの電
源電圧ＶｂＬより高い電源電圧Ｖｂｈとなっている。直
流電ｆｉ５ａ、 ５ｂの夫々の正極は例えばスイッチ回
路からなる切換部６を介して前記共振コンデンサ３の他
端と接続されている。この切換部６は水平偏向回路の走
査期間には、水平偏向出力トランジスタｌを導通させる
信号に同期して電圧が高い直流電源５ａを選択するよう
切換動作し、帰線期間には水平偏向出力トランジスタ１
の不導通に同期した信号により電圧が低い直流電源５ｂ
を選択するよう切換動作する。共振コンデンサ３には水
平偏向コイル４が並列接続されている。
端と接続されており、アノードは直流電源５ａ、 ５ｂ
の夫々の負極と接続されている。これらの直流電源５ａ
、 ５ｂは例えば直流電源５ａが直流電／ｓ、５ｂの電
源電圧ＶｂＬより高い電源電圧Ｖｂｈとなっている。直
流電ｆｉ５ａ、 ５ｂの夫々の正極は例えばスイッチ回
路からなる切換部６を介して前記共振コンデンサ３の他
端と接続されている。この切換部６は水平偏向回路の走
査期間には、水平偏向出力トランジスタｌを導通させる
信号に同期して電圧が高い直流電源５ａを選択するよう
切換動作し、帰線期間には水平偏向出力トランジスタ１
の不導通に同期した信号により電圧が低い直流電源５ｂ
を選択するよう切換動作する。共振コンデンサ３には水
平偏向コイル４が並列接続されている。
このように構成した水平偏向回路は、水平発振回路から
の信号が水平偏向出力トランジスタ１のベースに与えら
れて水平偏向出力トランジスタ１を制御し、走査期間に
は切換部が直流電源５ａ側に切換動作し、帰線期間には
直流電源５ｂ側に切換動作して水平偏向コイル４には水
平偏向電流が流れる。その場合、走査期間の電源電圧は
ｖｂｈであるから水平偏向コイル４に流れる水平偏向電
流の最大値１ｐｐは、 となる。
の信号が水平偏向出力トランジスタ１のベースに与えら
れて水平偏向出力トランジスタ１を制御し、走査期間に
は切換部が直流電源５ａ側に切換動作し、帰線期間には
直流電源５ｂ側に切換動作して水平偏向コイル４には水
平偏向電流が流れる。その場合、走査期間の電源電圧は
ｖｂｈであるから水平偏向コイル４に流れる水平偏向電
流の最大値１ｐｐは、 となる。
一方、帰線期間ｔＲに水平偏向コイル４に発生ずる最大
電圧Ｖｌ−ｍａｘは となる。したがって、水平偏向出力１−ランジスタ１に
加わる最大電圧Ｖ、は、Ｖｌ−ｍａｘと帰線期間１Ｒの
電源電圧Ｖｂｌとの和となるから、となり、この（９）
式に（７）式を代入すると最大電圧ｖ２は、 となる。
電圧Ｖｌ−ｍａｘは となる。したがって、水平偏向出力１−ランジスタ１に
加わる最大電圧Ｖ、は、Ｖｌ−ｍａｘと帰線期間１Ｒの
電源電圧Ｖｂｌとの和となるから、となり、この（９）
式に（７）式を代入すると最大電圧ｖ２は、 となる。
このように直流型ｔＸ５ａの電圧Ｖｂｈを（１）式にお
ける電圧Ｖ、と等しくすれば（７）式から明らかなよう
に水平偏向電流の最大値１１’Ｐは（１）式と同し値と
なる。また帰線消去期間における電圧Ｖｂはそれより低
い電圧Ｖｂｌになっているから００）式と（６）式との
対比から明らかなように水平偏向出力１〜ランジスタ１
に加わる最大電圧Ｖ、が低下することになる。
ける電圧Ｖ、と等しくすれば（７）式から明らかなよう
に水平偏向電流の最大値１１’Ｐは（１）式と同し値と
なる。また帰線消去期間における電圧Ｖｂはそれより低
い電圧Ｖｂｌになっているから００）式と（６）式との
対比から明らかなように水平偏向出力１〜ランジスタ１
に加わる最大電圧Ｖ、が低下することになる。
以上詳述したように本発明によれば、水平偏向コイルの
水平偏向電流を減少させることなく、水平偏向出力Ｉ・
ランジスタのコレクタに加わる最大電圧を低下させるこ
とができるから、水平偏向出力トランジスタの長寿命化
を図れ、あるいは定格電圧の低いものを使用し得て、水
平偏向回路を低電圧化してコストダウンを図ることがで
き、経済性に優れた水平偏向回路を提供できる効果を奏
する。
水平偏向電流を減少させることなく、水平偏向出力Ｉ・
ランジスタのコレクタに加わる最大電圧を低下させるこ
とができるから、水平偏向出力トランジスタの長寿命化
を図れ、あるいは定格電圧の低いものを使用し得て、水
平偏向回路を低電圧化してコストダウンを図ることがで
き、経済性に優れた水平偏向回路を提供できる効果を奏
する。
第１図は本発明に係る水平偏向回路の回路図、第２図は
従来の水平偏向回路の回路図である。 ■・・・水平偏向出力トランジスタ ２・・・ダンパダ
イオード ３・・・共振コンデンサ ４・・・水平偏向
コイル ５ａ 、 ５ｂ・・・直流電源 ６・・・切換
部なお、図中、同一符号は同一、又は相当部分を示す。
従来の水平偏向回路の回路図である。 ■・・・水平偏向出力トランジスタ ２・・・ダンパダ
イオード ３・・・共振コンデンサ ４・・・水平偏向
コイル ５ａ 、 ５ｂ・・・直流電源 ６・・・切換
部なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １、水平偏向出力トランジスタを導通させることにより
直流電源の電流を水平偏向コイルに供給すべくなしてい
る水平偏向回路において、電圧が異なる２つの直流電源
と、走査期間 に電圧が高い直流電源を、帰線期間に電圧が低い直流電
源を選択すべく切換動作を行う切換部とを備えているこ
とを特徴とする水平偏向回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14439887A JPS63308475A (ja) | 1987-06-09 | 1987-06-09 | 水平偏向回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14439887A JPS63308475A (ja) | 1987-06-09 | 1987-06-09 | 水平偏向回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63308475A true JPS63308475A (ja) | 1988-12-15 |
Family
ID=15361234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14439887A Pending JPS63308475A (ja) | 1987-06-09 | 1987-06-09 | 水平偏向回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63308475A (ja) |
-
1987
- 1987-06-09 JP JP14439887A patent/JPS63308475A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444276B2 (ja) | ||
| JP3581809B2 (ja) | インバータ | |
| JPS6239591B2 (ja) | ||
| GB2110483A (en) | Circuit for converting an input d c voltage into an output d c voltage | |
| EP0079654B1 (en) | Circuit for converting an input d.c. voltage into an output d.c. voltage | |
| KR930012094B1 (ko) | 집속 전압 발생용 회로 | |
| US5260628A (en) | Deflection distortion correction circuit | |
| JPS63308475A (ja) | 水平偏向回路 | |
| US4381477A (en) | Circuit for a picture display device for converting an input d.c. voltage into an output d.c. voltage | |
| KR900005363B1 (ko) | 음극선관을 위한 수평 출력회로 | |
| US4390818A (en) | Television receiver | |
| US4647823A (en) | Power switch control circuit for television apparatus | |
| JPS596672A (ja) | 水平偏向電流発生回路配置 | |
| JPH09130631A (ja) | ビデオ表示装置の水平走査回路 | |
| KR100548749B1 (ko) | 전하 제어형 래스터 보정 회로 | |
| JPS5840690Y2 (ja) | 水平偏向回路 | |
| US5087863A (en) | Feedback arrangement in a deflection circuit | |
| KR790001140Y1 (ko) | 수평편향(水平偏向)회로 | |
| KR800000762B1 (ko) | 톱니파형 전류회로 | |
| JPS587733Y2 (ja) | 垂直偏向回路 | |
| US4884012A (en) | Vertical deflection current generator | |
| JP3389635B2 (ja) | 高圧発生回路 | |
| GB2215154A (en) | Power switch control circult, e.g. for television apparatus | |
| EP0114430B1 (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| KR800000845B1 (ko) | 음극선관의 선편향회로 |