JPS63306716A - パルスカウント方式 - Google Patents
パルスカウント方式Info
- Publication number
- JPS63306716A JPS63306716A JP62143800A JP14380087A JPS63306716A JP S63306716 A JPS63306716 A JP S63306716A JP 62143800 A JP62143800 A JP 62143800A JP 14380087 A JP14380087 A JP 14380087A JP S63306716 A JPS63306716 A JP S63306716A
- Authority
- JP
- Japan
- Prior art keywords
- read
- register
- pulse
- reading
- overflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
本発明は、パルスをカウントするパルスカウンタのカウ
ント値を周期的に読取って処理を行う場合、エンドレス
方式で動作するカウンタのオーバーフローを記憶するレ
ジスタを設け、処理装置からの読取り指令により、パル
スカウンタの出力とレジスタの出力を読み出すと共にレ
ジスタをリセットすることにより、処理装置の障害発生
による周期的な読取りの中断があっても処理装置の動作
再開時に誤ったカウント値の読取りを防止するものであ
る。
ント値を周期的に読取って処理を行う場合、エンドレス
方式で動作するカウンタのオーバーフローを記憶するレ
ジスタを設け、処理装置からの読取り指令により、パル
スカウンタの出力とレジスタの出力を読み出すと共にレ
ジスタをリセットすることにより、処理装置の障害発生
による周期的な読取りの中断があっても処理装置の動作
再開時に誤ったカウント値の読取りを防止するものであ
る。
[産業上の利用分野]
本発明は、センサや各種の変量を検出する装置からのパ
ルス出力をカウントして計測、制御!I等の処理を行う
装置におけるパルスカウント方式に関する。
ルス出力をカウントして計測、制御!I等の処理を行う
装置におけるパルスカウント方式に関する。
[従来の技術]
センサ等の各種設備からのパルス出力をカウントして計
測処理する装置において、処理装置が停電等により処理
ができない状態になった場合にもパルス入力のカウント
を継続して行うことが要求される場合が多い。
測処理する装置において、処理装置が停電等により処理
ができない状態になった場合にもパルス入力のカウント
を継続して行うことが要求される場合が多い。
この場合、従来はパルスカウンタのみをバッテリで給電
し、パルスのカウントを行い、復電時に処理装置がこの
カウンタの値を読取る方法が、一般に採用されている。
し、パルスのカウントを行い、復電時に処理装置がこの
カウンタの値を読取る方法が、一般に採用されている。
従来のパルスカウント方式のブロック構成と動作説明図
を第3図に示す。
を第3図に示す。
第3図の(1)と(4)において、30はパルスカウン
タ、31は処理装置、32はゲート回路、33は読取り
信号、34はパルスカウンタのカウント値の出力線(バ
ス)を表す。
タ、31は処理装置、32はゲート回路、33は読取り
信号、34はパルスカウンタのカウント値の出力線(バ
ス)を表す。
従来のパルスカウント方式としては、第3図の(1)に
示す読取りリセット方式と(4)に示すエンドレス方式
がある。
示す読取りリセット方式と(4)に示すエンドレス方式
がある。
読取りリセット方式は第3図の(2)と(3)にしめす
ように、処理装置31からの読取り信号33が発生する
毎にゲート回路32が開き、パルスカウンタ30のカウ
ント値の出力線34の信号が処理装置31に入力すると
共にリセット端子Rにも読取り信号33が与えられるこ
とにより、パルスカウンタ30はリセットされる。
ように、処理装置31からの読取り信号33が発生する
毎にゲート回路32が開き、パルスカウンタ30のカウ
ント値の出力線34の信号が処理装置31に入力すると
共にリセット端子Rにも読取り信号33が与えられるこ
とにより、パルスカウンタ30はリセットされる。
また、エンドレス方式は、第3図の(5)と(6)に示
すように、処理装置31からの読取り信号33が発生す
る毎にゲート回路32が開き、パルスカウンタ30のカ
ウント値の出力線34の信号を処理装置31に供給する
動作を行う点は上記の読取りリセット方式と同じである
が、パルスカウンタ30は読取り時にはリセットされず
そのままカウントを継続し、最大カウント値を越えてオ
ーバーフローした時に@0”に戻るものである。
すように、処理装置31からの読取り信号33が発生す
る毎にゲート回路32が開き、パルスカウンタ30のカ
ウント値の出力線34の信号を処理装置31に供給する
動作を行う点は上記の読取りリセット方式と同じである
が、パルスカウンタ30は読取り時にはリセットされず
そのままカウントを継続し、最大カウント値を越えてオ
ーバーフローした時に@0”に戻るものである。
〔発明が解決しようとする問題点]
従来例の方式のうち、読取りリセット方式は、処理装置
が読込むたびにパルスカウンタをリセットするので、1
回読込んでから次の読込みまでのカウント値が直読でき
るという利点はあるが、カウント値の読込み中に処理装
置に停電等の異常状態が発生した場合には、処理装置が
読込んではいないのにカウンタのみリセットされるとい
う欠点があった。
が読込むたびにパルスカウンタをリセットするので、1
回読込んでから次の読込みまでのカウント値が直読でき
るという利点はあるが、カウント値の読込み中に処理装
置に停電等の異常状態が発生した場合には、処理装置が
読込んではいないのにカウンタのみリセットされるとい
う欠点があった。
また、エンドレス方式は、停電等により処理装置が停止
し、カウンタのみが動作してカウンタが一周以上の値に
なってから復電した時、−周した分の値を読取れないこ
とが問題点となっている。
し、カウンタのみが動作してカウンタが一周以上の値に
なってから復電した時、−周した分の値を読取れないこ
とが問題点となっている。
例えば、8ビット−256をカウントするパルスカウン
タで、停電中に256以上のパルスが入ってきた場合、
復電した時このカウンタの出力を読取っても、−周辺上
しているか否かが判定できないという問題である。
タで、停電中に256以上のパルスが入ってきた場合、
復電した時このカウンタの出力を読取っても、−周辺上
しているか否かが判定できないという問題である。
[問題点を解決するための手段]
本発明は、上記の問題点を解決するため、エンドレス方
式で動作するカウンタのオーバーフローを記憶するレジ
スタを設け、処理装置からの読取り(を号により、パル
スカウンタの出力とレジスタの出力を読出すと共にレジ
スタをリセットすることにより、処理装置の障害発生に
よる周期的な読取りの中断があっても処理装置の動作再
開時に誤ったカウント値の読取りを防止するものである
。
式で動作するカウンタのオーバーフローを記憶するレジ
スタを設け、処理装置からの読取り(を号により、パル
スカウンタの出力とレジスタの出力を読出すと共にレジ
スタをリセットすることにより、処理装置の障害発生に
よる周期的な読取りの中断があっても処理装置の動作再
開時に誤ったカウント値の読取りを防止するものである
。
本発明の原理的構成を第1図に示す。
第1図において、10はパルスカウンタ、11はレジス
タ、12.13はゲート回路、14は処Pl装置、15
はパルスカウンタの出力線、16はパルスカウンタのオ
ーバーフロー出力線、17はレジスタ11の出力線、1
8は読取り信号線を表す。
タ、12.13はゲート回路、14は処Pl装置、15
はパルスカウンタの出力線、16はパルスカウンタのオ
ーバーフロー出力線、17はレジスタ11の出力線、1
8は読取り信号線を表す。
[作用]
パルスカウンタlOは、パルス入力を受けてカウント動
作を行い、オーバーフローが生じると出力NlAl6か
らレジスタ11に供給され計数して記憶される。
作を行い、オーバーフローが生じると出力NlAl6か
らレジスタ11に供給され計数して記憶される。
処理装置14は一定の周期で読取り信号線18を発生し
てゲート回路12.13を駆動し、ゲートを開く、これ
により、パルスカウンタ10とレジスタ11の出力が夫
々処理装置に入力され、処理装置において処理が行われ
る。
てゲート回路12.13を駆動し、ゲートを開く、これ
により、パルスカウンタ10とレジスタ11の出力が夫
々処理装置に入力され、処理装置において処理が行われ
る。
また、この読取り動作と並行してレジスタ11は読取り
信号をリセット端子に受けてリセットされる。なお、実
際は、ゲート回路12が開になって出力線17の信号が
出力された直後にレジスタはリセットされる。
信号をリセット端子に受けてリセットされる。なお、実
際は、ゲート回路12が開になって出力線17の信号が
出力された直後にレジスタはリセットされる。
[実施例]
本発明の実施例の構成を第2図(a)に示す。
第2図(a)において、20はパルスカウンタ、21.
22はオーバーフロー信号を計数して保持するレジスタ
、23.24はゲート回路、25は処理部(CPU)
、26はメモリ、27は論理回路、28は読取り信号線
を表す。
22はオーバーフロー信号を計数して保持するレジスタ
、23.24はゲート回路、25は処理部(CPU)
、26はメモリ、27は論理回路、28は読取り信号線
を表す。
この実施例の動作を第2図世)の動作説明図をもちいて
説明する。
説明する。
パルスカウンタ20はnピントのエンドレスカウンタで
あり、その最大のカウント値であるオール“1′になる
と、次のパルス入力で自動的にオール10”となり、同
時にオーバーフロー信号を発生するものである。
あり、その最大のカウント値であるオール“1′になる
と、次のパルス入力で自動的にオール10”となり、同
時にオーバーフロー信号を発生するものである。
以下に動作を説明する。
先ず、第2図(b)の(イ)の場合、パルスカウンタ2
0がオーバーフローする前に2回の読取りが行われ、初
めの読取り■により値“m”が読取られ、次の読取り■
により値“n”が読取られる。
0がオーバーフローする前に2回の読取りが行われ、初
めの読取り■により値“m”が読取られ、次の読取り■
により値“n”が読取られる。
処理部25は前回に読んだ値(m)をメモリ26に保持
しているので、今回読んだ値(n)からその値(m)を
減算(n−m)して、■から■までのパルス数を知るこ
とができる。
しているので、今回読んだ値(n)からその値(m)を
減算(n−m)して、■から■までのパルス数を知るこ
とができる。
次に、第2図世)の(ロ)の場合は、パルスカウンタ2
0が最初の読取り■の後にオーバーフローが1回発生し
てその後、処理部25が読取り信号を発した場合である
。このオーバーフローが発生した時は、レジスタ22の
フラグQ2はオフ(0出力)であるから、オーバーフロ
ー信号が論理回路27をかいしてレジスタ21に与えら
れセント状態にし、フラグQlをオン(1出力)にする
。
0が最初の読取り■の後にオーバーフローが1回発生し
てその後、処理部25が読取り信号を発した場合である
。このオーバーフローが発生した時は、レジスタ22の
フラグQ2はオフ(0出力)であるから、オーバーフロ
ー信号が論理回路27をかいしてレジスタ21に与えら
れセント状態にし、フラグQlをオン(1出力)にする
。
この状態で読取り■が行われると、値nが読取られ同時
にレジスタ21はリセットされフラグQlはオフになる
。
にレジスタ21はリセットされフラグQlはオフになる
。
この場合、処理部25は次の計算によりパルスカウント
値を知ることができる。但し、Lはパルスカウンタ20
の最大値である。
値を知ることができる。但し、Lはパルスカウンタ20
の最大値である。
m > nのとき パルス数寓L−(m−n)m≦nの
とき パルス数−L+ (n−m)次に、第2図(bl
の(ハ)に示すように、最初の読取り■の後、処理部2
5に停電等の障害が発生してその後復電して読取り■を
行うまでの間に、オーバーフローが2回以上発生した場
合は、2度目のオーバーフローによりレジスタ22がセ
ットされる。この場合、処理部25はレジスタ22のフ
ラグQ2がオンであることを検出することにより、その
時の読取りカウント値は使用出来ない(信用できない)
ものと判定して処理する。
とき パルス数−L+ (n−m)次に、第2図(bl
の(ハ)に示すように、最初の読取り■の後、処理部2
5に停電等の障害が発生してその後復電して読取り■を
行うまでの間に、オーバーフローが2回以上発生した場
合は、2度目のオーバーフローによりレジスタ22がセ
ットされる。この場合、処理部25はレジスタ22のフ
ラグQ2がオンであることを検出することにより、その
時の読取りカウント値は使用出来ない(信用できない)
ものと判定して処理する。
[発明の効果コ
このように、前回の読取りの後、処理部に停電等の障害
が発生しても、パルスカウンタ20のオーバーフローが
1回発生している期間内に次の読取りを行えば、正しい
カウント値を知ることができ、オーバーフローが2回以
上発生した場合にも、レジスタの出力によりその時のカ
ウント値が不正確であることが表示される。
が発生しても、パルスカウンタ20のオーバーフローが
1回発生している期間内に次の読取りを行えば、正しい
カウント値を知ることができ、オーバーフローが2回以
上発生した場合にも、レジスタの出力によりその時のカ
ウント値が不正確であることが表示される。
そして、本発明によれば、エンドレス方式の長所も生か
して比較的に簡単な構成によりオーバーフローの検出と
読取りを実現することができる。
して比較的に簡単な構成によりオーバーフローの検出と
読取りを実現することができる。
第1図は本発明の原理的構成を示す図、第2図falは
本発明の実施例の構成を示す図、第2図(blは実施例
の動作説明図、第3図は従来例の構成と動作説明図であ
る。 第1図中、 10:パルスカウンタ 11:レジスタ 12.13:ゲート回路 14:処理装置 15:パルスカウンタの出力線 16:オーバーフロー出力線 17:レジスタ11の出力線 l8:読取り信号線
本発明の実施例の構成を示す図、第2図(blは実施例
の動作説明図、第3図は従来例の構成と動作説明図であ
る。 第1図中、 10:パルスカウンタ 11:レジスタ 12.13:ゲート回路 14:処理装置 15:パルスカウンタの出力線 16:オーバーフロー出力線 17:レジスタ11の出力線 l8:読取り信号線
Claims (1)
- 【特許請求の範囲】 パルス出力のカウント値を周期的に読取って処理を行う
ためのパルスカウント方式において、エンドレス方式の
パルスカウンタ(10)と、パルスカウンタのオーバー
フロー出力を所定回数分記憶保持し、読取り信号(18
)によりリセットされるレジスタ(11)と、 パルスカウンタの計数状態出力およびレジスタの状態出
力を処理装置(14)からの読取り信号により出力する
ゲート回路(12、13)を備え、前記処理装置は、読
取られたレジスタの状態出力とパルスカウンタの前回と
今回の計数状態出力に基いてパルスのカウント数を判別
することを特徴とするパルスカウント方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62143800A JPH0767083B2 (ja) | 1987-06-09 | 1987-06-09 | パルスカウント方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62143800A JPH0767083B2 (ja) | 1987-06-09 | 1987-06-09 | パルスカウント方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63306716A true JPS63306716A (ja) | 1988-12-14 |
JPH0767083B2 JPH0767083B2 (ja) | 1995-07-19 |
Family
ID=15347272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62143800A Expired - Lifetime JPH0767083B2 (ja) | 1987-06-09 | 1987-06-09 | パルスカウント方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0767083B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5478966A (en) * | 1977-12-06 | 1979-06-23 | Fujitsu Ltd | Failure detector of counter |
JPS5917901A (ja) * | 1982-07-19 | 1984-01-30 | 井関農機株式会社 | 畦成形装置 |
-
1987
- 1987-06-09 JP JP62143800A patent/JPH0767083B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5478966A (en) * | 1977-12-06 | 1979-06-23 | Fujitsu Ltd | Failure detector of counter |
JPS5917901A (ja) * | 1982-07-19 | 1984-01-30 | 井関農機株式会社 | 畦成形装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0767083B2 (ja) | 1995-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5327362A (en) | System for detecting a runaway of a microcomputer | |
JPS63306716A (ja) | パルスカウント方式 | |
JPH10105422A (ja) | 保護装置の制御回路 | |
JP2819898B2 (ja) | 通信装置のための監視回路 | |
JPH11259340A (ja) | コンピュータの再起動制御回路 | |
JPS6227831A (ja) | 演算器チエツク回路 | |
JPH11143841A (ja) | 照合回路 | |
JPS5952324A (ja) | 停電・復電検知回路 | |
JPS62113245A (ja) | シグナルプロセサの動作監視装置 | |
KR920007509B1 (ko) | 마이크로 프로세서의 폭주감시회로 | |
JPH04241636A (ja) | 時間監視回路 | |
SU1255996A1 (ru) | Система дл контрол параметров | |
JPS6213697B2 (ja) | ||
SU1221653A2 (ru) | Пересчетное устройство с контролем | |
JPS6113350A (ja) | 中央制御装置の異常検出回路 | |
JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
JPH0310130B2 (ja) | ||
JPH0263248A (ja) | タスクプログラムの無限ループ障害検出方式 | |
JPS5827247A (ja) | 論理装置 | |
JPH01283641A (ja) | 割込み制御装置 | |
JPH02246612A (ja) | ウォッチドックタイマ回路 | |
JPS61193224A (ja) | 多相クロツクのシ−ケンス異常検出装置 | |
JPH03260701A (ja) | Faコントローラ | |
JPS62113246A (ja) | シグナルプロセサの動作監視装置 | |
JPS62216048A (ja) | プロセツサの暴走検出方式 |