JPS63302546A - ＧａＡｓ論理集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ノーマリオン型ＧａＡｓＦＥＴを用いて構成
されるＧａＡｓ論理集積回路に関する。

（従来の技術） ＧａＡｓ論理集積回路の基本論理回路形式として、ＢＦ
Ｌ、５ＤＦＬ、ＤＣＦＬ、５ＤＦＬ等種々のものがある
。これらの中で集積度および消費電力を考慮した時、Ｄ
ＣＦＬが最も有望視されている。しかし、ＤＣＦＬはノ
イズマージンが高々２００ｍＶと小さく、高集積化した
場合に安定動作を保証することが難しくなる。

この点を改良するものとして、本発明者等は先に、Ｓ　
Ｌ　ＣＦ　（Ｓ　ｃｈｏｔｔｋｙ　　Ｑ　１ｏｄｅ　　
Ｌ　ｅｖｅｌＳ　ｈｉｒｔｅｒ　　Ｃａｐａｃｉｔｏｒ
　　Ｃｏｕｐｌｅｄ　　Ｆ　Ｅ　Ｔ１−ｏｇｔｃ）回路
を提案している。これは基本的にノーマリオン型ＧａＡ
ｓＦＥＴを用いたものであるが、レベルシフト回路の導
入によりノイズマージンの拡大を図り、なおかつレベル
シフト用ダイオードの容量を十分大きくすることでその
容量結合による高速化を図ったものである。

第３図は、５ＬＣＦによるインバータ回路である。論理
段を構成するドライバトランジスタＱｓ　。

負荷トランジスタＱ２は共にノーマリオン型ＧａＡｓＦ
ＥＴである。ドライバトランジスタＱｌのゲートにはレ
ベルシフト用ダイオードＤとレベルシフト用電流源トラ
ンジスタＱ３からなるレベルシフト回路が構成されてい
る。電流源トランジスタＱ３もノーマリオン型ＧａＡｓ
ＦＥＴである。電源としては、ＶＤＯとＶｓ、ｓの２種
を用いている。レベルシフト用ダイオードＤは、レベル
シフトの働きと同時に、その容量値Ｃ！を十分大きく設
定することによって、結合容量としても用いている。

この様な５ＬＣＦインバ一タ回路を実現するには、例え
ば半絶縁性ＧａＡｓ基板を用いてこれにｎ型活性層を形
成して、トランジスタＱ１〜Ｑ３をＭＥＳＦＥＴにより
構成し、レベルシフト用ダイオードＤをショットキーダ
イオードにより構成する。前述のようにレベルシフト用
ダイオードＤの容ｆｉｌｃｔは十分大きいことが要求さ
れるから、その接合面積を大きいものとする。具体的に
は、レベルシフト用ダイオードＤの接合容量はドライバ
トランジスタＱ１のゲート・ソース間接合容置Ｃ２の２
倍程度以上になるように設定される。

ところでこの様な５ＬＣＦ回路では、レベルシフト用ダ
イオードＤの容ｆｆ１ｃｔを大ぎくしようと、ｊ−ト・
ソース間容ｆｆ１ｃ２に並列に入ることになり、実効的
にゲート・ソース間容量が大きくなって、レベルシフト
用ダイオードＤの容量Ｃ１を実効的なゲート・ソース間
容ｆｆ１ｃ２より十分に太きくすることにより高速化が
図れるという５ＬＣＦ回路特有の効”果が減殺される。

またレベルシフト用ダイオードＤの面積を大きくするこ
とは、ＧａＡＳ基板表面を広く使うことになり、レイア
ウト面積の増大が避けられず、ＬＳＩ化にとって障害と
なる。

（発明が解決しようとする問題点） 以上のように従来提案されている５ＬＣＦ回路では、レ
ベルシフト用ダイオードの面積増大が、その電極の対地
容量増大をもたらして高速化を十分に達成することがで
きず、また高集積化を妨げでいる、という問題があった
。

本発明は、この様な問題を解決したＧａＡＳ論理集積回
路を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 容量を稼ぐのではなく、レベルシフト用ダイオー−下に
並列にキャパシタを設ける。この場合キャパシタは、論
理段のトランジスタ領域上に下部キャパシタ電極、キャ
パシタ絶縁膜、上部キャパシタ電極をこの順に積層して
形成する。

（作用） この様な構成とすれば、レベルシフト用ダイオードの接
合面積をそれ程大きくすることなく、結合容量を十分大
きくして５ＬＣＦ回路の高速動作を実現することができ
る。また結合容量となるキャパシタを、論理段のトラン
ジスタ上に重ねてＭＩＭ構造として構成することにより
、その電極の対地容量を小さくすることができ、これも
高速化に寄与する。更にトランジスタ領域に重ねてキャ
パシタを形成することによって、レイアウト面積を小さ
くすることができる。

（実施例） 以下、本発明の詳細な説明する。

第１図は一実施例の５ＬＣＦインバ一タ回路の要部を示
す平面図であり、第２図（ａ）および（ｂ）はそれぞれ
、第１図のＡ−Ａ−およびＢ−１１．潰様である。従っ
て第３図のトランジスタＱ！。

Ｑ３およびレベルシフト用ダイオードＤの記号をそ、の
まま第１図に示しである。負荷トランジスタＱ２は省略
しである。この実施例では、半絶縁性ＧａＡｓ基板１を
用い、これにＳｉのイオン注入により各トランジスタ０
１〜Ｑ３およびレベルシフト用ダイオードＤのｎ型活性
１２　（２１，２２。

・・・）を形成している。これらｎ型層２には、トラン
ジスタ０１〜Ｑ３のゲート電極およびレベルシフト用ダ
イオードＤのアノード電極として、ショットキーゲート
電極４　（４１、４２、・・・）が形成されている。シ
ョットキーゲート電極４は例えば、耐熱性金属としてＷ
Ｎｘｍを用いて形成される。

即ちこの実施例では、トランジスタ０１〜Ｑ３はノーマ
リオン型ＭＥＳＦＥＴであり、レベルシフト用ダイオー
ドＤはショットキーダイオードである。トランジスタ０
１〜Ｑ３のソース、ドレイン領域およびレベルシフト用
ダイオードＤの負極領域には高濃度３ｉイオン注入によ
りｎ＋型層３（３ｓ　、　３２　、・・・）が形成され
、ここに各オーミシ゛このように素子形成された基板表
面は、例えばＣＶＤ法による５ｉ０２１１からなる第１
層絶縁膜６で覆われる。そしてこの第１層絶縁膜６で覆
われた基板上に、第１層配線層７（７１，７２゜・・・
）、第２層絶縁膜８．第２層配線層９が順次積層形成さ
れている。第１層配線層７および第２ＪＩ配線１１９は
例えば、Ｔｉ／Ｐｔ／Ａｕ１ｌであり、第２層絶縁膜８
はＣＶＤによるＳｉＯ２膜である。

この第１ＪＩ配線層７−第２層絶縁ｇ１８−第２１１配
線層９からなるＭＩＭ構造を利用して、結合用キャパシ
タＣが構成されている。即ち第１層配線層７のう・ち下
部キャパシタ電極７１がドライバトランジスタ０１領域
上にパターン形成され、また第２層配線９は上部キャパ
シタ電極として下部キャパシタ電極７１の領域に重ねて
形成されている。

下部キャパシタ電極７Ｉは、トランジスタＱ１の領域か
ら延在して、レベルシフト用ダイオードＤのショットキ
ーゲート電極４２にオーミック接触し、更に信号入力端
子まで延在させている。他の第１層配線層７２は、ドラ
イバトランジスタＱ１、トンジスタＱ３のドレイン側オ
ーミック電極５ｓを共通接続し、更に他の第１層間ｌ１
１７３は電流源用トランジスタＱ３のゲート電極４３と
ソース側オーミック電極５４とを共通接続している。ト
ランジスタＱ！、Ｑ３のゲート電極４ｔ　、４３と第１
１配線７２．７３のコンタクト部の第１層絶縁膜６には
コンタクト孔ＩＱ１．１０２が形成されている。第２１
Ｉｌ１％ｉ！１９からなφ上部キャパシタ電極は、コン
タクト孔１０１上に重なる第２層絶縁膜８に形成したコ
ンタクト孔１０３を介して第１１Ｉ配線７２に接続され
、結局ドライバトランジスタＱ１のゲート電極４！に接
続されている。

以上のようにこの実施例では、レベルシフト用ダイオー
ドＤとは独立にこれと並列接続される結合用キャパシタ
Ｃが、ドライバトランジスタＱ！の領域上に形成されて
いる。しかもこの結合用キャパシタは、信号入力端子側
電極が下部電極として構成され、ドライバトランジスタ
Ｑ１のゲート電極側電極が上部電極として構成されてい
る。具体的な数値例を挙げると、ドライバトランジスタ
Ｑ１はゲート幅Ｗａとゲート長しｇをＷＯ／ＬＩ３月あ
る第１１１絶縁ｌｌ１８は１０００人とする。この°−
とき、ドライバトランジスタＱ１のゲート・ソース間容
量は約１０ｆＦであり、キャパシタＣの容量は約６０ｆ
Ｆである。これは、ドライバトランジスタのゲート・ソ
ース間言値に対して結合容量を２倍以上とする、という
５ＬＣＦ回路の要求を十分に満たす。また、結合用キャ
パシタＣはドライバトランジスタＱ１の領域上に、ドラ
イバトランジスタＱｓのゲート端子側電極を上部電極と
して構成されており、第３図で説明した対地容量Ｃ３は
非常に小さい。従って回路の高速動作が達成できる。

次により具体的な製造プロセスと得られた５ＬＣＦイン
バ一タ回路の特性測定結果を説明する。基板として直径
２インチのＬＥＣ法によるアンドープの半絶縁性ＧａＡ
ｓ１板を用いた。

ＦＥＴのチャネル領域はｎ型とし、２８　Ｓｉ＋の直接
イオン注入により形成した。イオン注入条件は、加速エ
ネルギーが５０ＫｅＶ、ドーズ量がドライバトランジス
タＱ１では２．５Ｘ１０１２　／ｃｍ２、電流源用トラ
ンジスタＱ３および負荷トラ−効イオン注入条件は、加
速電圧５０ＫｅＶ、ドーズ量５ｘ１０’　”　／ｒｓ２
である。ＭＥＳＦＥＴのショットキーゲート電極および
レベルシフト用ダイオードのショットキーゲート電極は
、反応性スパッタ法によるＷＮｘ！Ｉｌを用いて形成し
た。このゲート電極をマスクとして２８　Ｓｉ“をイオ
ン注入してトランジスタのソース、下レイン領域および
ダイオードのｎ１型層を形成した。この際のイオン注入
条件は、加速電圧１２０ＫｅＶ、ドーズ［３Ｘ　１０　
”　３／ａｍ２とした。イオン注入層の活性化には、Ａ
ＳＨ３雰囲気雰囲気室ップレスアニール法とＰＳＧＩＩ
！３によるキャップアニール法を併用した。オーミック
電極は、八〇Ｇｅ１Ｉｌの蒸着により形成した。

ドライバトランジスタＱ１および負荷トランジスタＱ２
は共に、ＷＱ　／ＬＩＪ　＝　１０μｍ／１　ｔｌｍと
し、電流源トランジスタＱ３はＷｉｌｌ／Ｌ（ｌｌ＝１
μｍ／１μｍとした。こうして得られたトランジスタの
しきい値電圧ｖｔｈは、ドライバトランジスタＱ１が、
Ｖｔｈ−−０，７Ｖであり、電流源用ト・素子形成後、
基板を覆う第２層絶縁膜を６０００人のＣＶＤ３　ｉ　
０２膜により形成し、これに必要なコンタクト孔を開け
て、Ｔｉ／Ｐｔ／Ａｕ膜膜の蒸着、バターニングにより
第１層配線を形成した。この模更に全面に第２層絶縁膜
とじてＣＶＤによるＳｉＯ２膜を６０００人堆積し、そ
のキャパシタ領域の部分を選択的にエツチングして厚さ
１０００人まで膜厚を薄くする。そして第２層絶縁膜に
必要なコンタクト孔を開けて、Ｔｉ／Ｐｔ／Ａｕ膜の蒸
着、バターニングによる第２層配線を形成した。

以上のような条件で作られた５ＬＣＦインバータを１５
段接続してリングオシレータを構成し、その発振周波数
から１段当りの遅延時間ｔｌ）ｄを求めた結果、Ｖｐｏ
＝１．５Ｖ１Ｖｓｓ、＝−１，ＯＶの条件で、ｔ　ｐｄ
−３２０Ｓ／ゲートであった。ちなみに、レベルシフト
用ダイオードの接合容量のみを結合用キャパシタとして
構成した５ＬＣＦインバータでは、他の製造条件が実施
例と同じ場合に、ｔ　ａｄ−４８ｌ１１ｓ／ゲートであ
り、この実施例に−本発明は上記実施例に限られるもの
ではない。

例えば実施例では、ＧａＡｓＦＥＴとしてショットキー
ゲートのＭＥＳＦＥＴを用いたが、ｐｎ接合ゲート型Ｆ
ＥＴを用いることもできる。レベルシフト用ダイオード
としても、ショットキーダイオードの他、ｐｎ接合ダイ
オードを用いることができる。

その他、本発明はその趣旨を逸脱しない範囲で種々変形
して実施することが可能である。

を発明の効果］ 以上述べたように本発明によれば、５ＬＣＦ回路の結合
用キャパシタをレベルシフト用ダイオードとは別個に、
しかも論理段を構成するトランジスタ領域上に形成する
ことにより、対地浮遊容Ｍが十分小さい状態で大きい結
合容量を得ることができる。これにより、５ＬＣＦ回路
の高速性の効果を十分に発揮することができる。またキ
ャパシタが設けられることからレベルシフト用ダイオー
ドの面積は小さいものとすることができ、しかもＬＳＩ
化を図ることが容易にできる。

【図面の簡単な説明】

第１図は本発明の一実施例の５ＬＣＦインバータの要部
構成を示す平面図、第２図（ａ）および（ｂ）はそれぞ
れ第１図のＡ−Ａ−およびＢ−Ｂ′断面図、第３図は５
ＬＣＦインバータの等価回路を示す図である。 Ｑｌ・・・ドライバトランジスタ、Ｑ２・・・負荷トラ
ンジスタ、Ｑ３・・・電流源用トランジスタ、Ｄ・・・
レベルシフト用ダイオード、Ｃ・・・結合用キャパシタ
、７１・・・下部キャパシタ電極（第１層配線）、８・
・・キャパシタ絶縁Ｉｌ！３（第２Ｉｌｉ絶縁膜）、９
・・・上部キャパシタ電極（第２層配線）。 出願人　工業技術院長　飯塚幸三 第　１　　［Ｊ 第２ｒ！！ Ｖｏｏ＝　１．５Ｖ 第３図

Claims (3)

【特許請求の範囲】
1. （１）ノーマリオン型ＧａＡｓＦＥＴからなるドライバ
   トランジスタおよび負荷トランジスタと、前記ドライバ
   トランジスタのゲートにカソードが接続されアノードが
   信号入力端子に接続されたレベルシフト用ダイオードと
   、前記ドライバトランジスタのゲートに接続されたレベ
   ルシフト用電流源回路とを有するＧａＡｓ論理集積回路
   において、前記ドライバトランジスタの領域上に絶縁膜
   を介して下部キャパシタ電極、キャパシタ絶縁膜および
   上部キャパシタ電極をこの順に積層したキャパシタを設
   け、このキャパシタを前記レベルシフト用ダイオードに
   並列接続したことを特徴とするＧａＡｓ論理集積回路。
2. （２）前記ノーマリオン型ＧａＡｓＦＥＴはＭＥＳＦＥ
   Ｔであり、前記レベルシフト用ダイオードはショットキ
   ーダイオードである特許請求の範囲第１項記載のＧａＡ
   ｓ論理集積回路。
3. （３）前記キャパシタの下部電極は信号入力端子に、上
   部電極はドライバトランジスタのゲート電極にそれぞれ
   接続されている特許請求の範囲第１項記載のＧａＡｓ論
   理集積回路。