JPS63302490A - 半導体装置カ−ド - Google Patents
半導体装置カ−ドInfo
- Publication number
- JPS63302490A JPS63302490A JP62138494A JP13849487A JPS63302490A JP S63302490 A JPS63302490 A JP S63302490A JP 62138494 A JP62138494 A JP 62138494A JP 13849487 A JP13849487 A JP 13849487A JP S63302490 A JPS63302490 A JP S63302490A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- semiconductor device
- rear plane
- panels
- device card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000002184 metal Substances 0.000 claims description 4
- 230000006378 damage Effects 0.000 abstract description 5
- 230000005611 electricity Effects 0.000 abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000003068 static effect Effects 0.000 abstract description 5
- 238000009825 accumulation Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、コンピュータ外部記憶媒体等に利用する半
導体装置カードに関するものである。
導体装置カードに関するものである。
第３図は従来の半導体装置カードの構造を示した分解斜
視図である。図において、（２）はメインフレーム、（
３）は外装パネル、（４）は外部電極、（５）はプリン
ト配！Ｓ基板であり、部品がはんだ付けされたプリント
配線基板（５）に外部電極（４）を取り付けたものを絶
縁性のメインフレーム（２）Ｋ取り付け、外装金属パネ
ル（３）２枚を各々、メインフレームの表晟に貼り付け
、半導体装置カードを構成する。
視図である。図において、（２）はメインフレーム、（
３）は外装パネル、（４）は外部電極、（５）はプリン
ト配！Ｓ基板であり、部品がはんだ付けされたプリント
配線基板（５）に外部電極（４）を取り付けたものを絶
縁性のメインフレーム（２）Ｋ取り付け、外装金属パネ
ル（３）２枚を各々、メインフレームの表晟に貼り付け
、半導体装置カードを構成する。
次に動作について説明する。上記半導体装置カードを動
作させる場合、第４図に示すように半導体装置カード（
１）を外部装置（６）に挿入し、外部電極（４）と外部
装置の電極を電気的に接続し、半導体装置カード内の情
報を外部装置が読みとったり、情報を半導体装置カード
内に書き込んだりする。
作させる場合、第４図に示すように半導体装置カード（
１）を外部装置（６）に挿入し、外部電極（４）と外部
装置の電極を電気的に接続し、半導体装置カード内の情
報を外部装置が読みとったり、情報を半導体装置カード
内に書き込んだりする。
従来の半導体装置カードは、以上のように絶縁性のメイ
ンフレーム（２）の表面および裏面に金属パネルが各々
貼り付けられているので、表面および裏面のパネル間で
静電気等による電荷が蓄積され、半導体装置カード内の
半導体素子の誤動作および破壊を生じるなどの問題点が
あった。また、上記問題点を解決するために、第５図に
示すような両パネル間の導油を目的とした特別な機構を
設けなければならないことやその機打４が寸法柄度やパ
ネル面への接触力によって確実にノ４！ｍｋ何なわない
などの問題点があった。
ンフレーム（２）の表面および裏面に金属パネルが各々
貼り付けられているので、表面および裏面のパネル間で
静電気等による電荷が蓄積され、半導体装置カード内の
半導体素子の誤動作および破壊を生じるなどの問題点が
あった。また、上記問題点を解決するために、第５図に
示すような両パネル間の導油を目的とした特別な機構を
設けなければならないことやその機打４が寸法柄度やパ
ネル面への接触力によって確実にノ４！ｍｋ何なわない
などの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体装１１カードの外装の表面および裏面
パネルを一体化したことにより、特別な導通機構を設け
ず、８実に表面および裏面パネル間での導通を得ること
を目的とする。
たもので、半導体装１１カードの外装の表面および裏面
パネルを一体化したことにより、特別な導通機構を設け
ず、８実に表面および裏面パネル間での導通を得ること
を目的とする。
この発明に係る半導体装置カードは、半導体装置カード
の外装の表面および裏面パネルを一体化したものである
。
の外装の表面および裏面パネルを一体化したものである
。
この発明における半導体装はカードは半導体装１道カー
ドの外装の表面および裏面パネルを一体化することによ
り、導通を目的とした特別な機ｆｆ４を必要とせず、確
実かつ簡単に両パネル間の導通が得られ、半導体装置カ
ード内の半導体素子の誤動作および破壊を防止する。
ドの外装の表面および裏面パネルを一体化することによ
り、導通を目的とした特別な機ｆｆ４を必要とせず、確
実かつ簡単に両パネル間の導通が得られ、半導体装置カ
ード内の半導体素子の誤動作および破壊を防止する。
第１図はこの発明の一実施例である。
図において、（２）はメインフレーム、（７）は表面お
よび裏面を一体化した外装パネル、（９）は表面および
裏面パネルの接合部、（４）は外部−憫、（５）はプリ
ント配線基板である。これらを組み合わせることによっ
て半導体装置カードが構成される。
よび裏面を一体化した外装パネル、（９）は表面および
裏面パネルの接合部、（４）は外部−憫、（５）はプリ
ント配線基板である。これらを組み合わせることによっ
て半導体装置カードが構成される。
ここで、一体化したパネル（７）とは第６図（ａ）に示
すように表面および裏面パネルを一枚の金属パネルから
成形したものであるため、表面パネルと裏面パネルが等
電位に保てるものである。
すように表面および裏面パネルを一枚の金属パネルから
成形したものであるため、表面パネルと裏面パネルが等
電位に保てるものである。
上記半導体装置カードの動作は従来のものと変わらない
。ただし、本発明の特徴である外装の表面および裏面パ
ネルの一体化により、表面および裏面パネル間の導通を
目的とした特別な機構を必要とせず、確実かつ簡単ＶＣ
）９通が行え、両パネル間での静電気等による電荷の蓄
積が防止され、半導体装置カード内の半導体素子の誤動
作及び破壊が防止できる。
。ただし、本発明の特徴である外装の表面および裏面パ
ネルの一体化により、表面および裏面パネル間の導通を
目的とした特別な機構を必要とせず、確実かつ簡単ＶＣ
）９通が行え、両パネル間での静電気等による電荷の蓄
積が防止され、半導体装置カード内の半導体素子の誤動
作及び破壊が防止できる。
（１）表面および裏面パネルの一体化の方法は限定され
ない。
ない。
（２）表面および裏面パネルの接続部の位置・形状・個
数は第６図（ｂ） 、 （ｃ） 、 （ｄ）に示すよう
にいろいろ考えられ限定されない。
数は第６図（ｂ） 、 （ｃ） 、 （ｄ）に示すよう
にいろいろ考えられ限定されない。
（３） 一体化されたパネルのメインフレームへの取
り付は方法は限定されない。
り付は方法は限定されない。
（４１，ｆｆ２図に示すようにメインフレームへのパネ
ル接着面積が少なく接着強度が弱くなる所（８）に表面
および裏面パネルの接続部（９）を配置し接着強度を増
加させる効果をもつ。
ル接着面積が少なく接着強度が弱くなる所（８）に表面
および裏面パネルの接続部（９）を配置し接着強度を増
加させる効果をもつ。
以上のように、この発明によれば半導体装置カードの外
装パネルの表面および裏面を一体化したので、表裏二面
間の導通を目的とした特別な機構を必要とせず、確実か
つ簡単に表裏二面間の導通が行え、静電気等による電荷
の蓄積が防止でき、半導体装置カード内の半導体素子の
誤動作、破壊を防止する効果がある。
装パネルの表面および裏面を一体化したので、表裏二面
間の導通を目的とした特別な機構を必要とせず、確実か
つ簡単に表裏二面間の導通が行え、静電気等による電荷
の蓄積が防止でき、半導体装置カード内の半導体素子の
誤動作、破壊を防止する効果がある。
第１図はこの発明の一実施例による半導体装置カードの
構造を分解した斜視図である。第２図はこの発明の他へ
の実施例である。第３図は従来の半導体装置カードの構
ａｔ−分解した斜視図である。 第４図は半導体装置カードを外部装置に挿入した状態の
断面図である。第５図は従来の半導体装１ぽカードにお
いて導通機構を有する構造の分解図、第６図（ａ）は一
体化パネルの展開図、（ｂ） 、 （Ｃ） 、 （ｄ）
は一体化パネルの形状例である。 図において、（１）は半導体装置カード、（２）はメイ
ンフレーム、（３）は外装パネル、（４）は外部電極、
（５）はプリント配線基板、（６）は外部装置、（７）
は一体化された外装パネル、（８）は接着強度の弱い部
分、（９）はパネル接合部、ｕｏは導通用バネである。 なお、図中、同一符号は同−又は相当部分を示す０
構造を分解した斜視図である。第２図はこの発明の他へ
の実施例である。第３図は従来の半導体装置カードの構
ａｔ−分解した斜視図である。 第４図は半導体装置カードを外部装置に挿入した状態の
断面図である。第５図は従来の半導体装１ぽカードにお
いて導通機構を有する構造の分解図、第６図（ａ）は一
体化パネルの展開図、（ｂ） 、 （Ｃ） 、 （ｄ）
は一体化パネルの形状例である。 図において、（１）は半導体装置カード、（２）はメイ
ンフレーム、（３）は外装パネル、（４）は外部電極、
（５）はプリント配線基板、（６）は外部装置、（７）
は一体化された外装パネル、（８）は接着強度の弱い部
分、（９）はパネル接合部、ｕｏは導通用バネである。 なお、図中、同一符号は同−又は相当部分を示す０
Claims (1)
- 外装パッケージの表面パネルおよび裏面パネルがそれ
ぞれ金属パネルによつて形成される半導体装置カードに
おいて、表面と裏面のパネルを一体化したことを特徴と
する半導体装置カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62138494A JPS63302490A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置カ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62138494A JPS63302490A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置カ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63302490A true JPS63302490A (ja) | 1988-12-09 |
Family
ID=15223424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62138494A Pending JPS63302490A (ja) | 1987-06-02 | 1987-06-02 | 半導体装置カ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63302490A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0584728A2 (en) * | 1992-08-21 | 1994-03-02 | The Whitaker Corporation | Grounded memory cards |
| EP0999492A2 (en) * | 1991-07-19 | 2000-05-10 | Kabushiki Kaisha Toshiba | Card-shaped electronic device |
-
1987
- 1987-06-02 JP JP62138494A patent/JPS63302490A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999492A2 (en) * | 1991-07-19 | 2000-05-10 | Kabushiki Kaisha Toshiba | Card-shaped electronic device |
| EP0999492A3 (en) * | 1991-07-19 | 2000-06-14 | Kabushiki Kaisha Toshiba | Card-shaped electronic device |
| EP0584728A2 (en) * | 1992-08-21 | 1994-03-02 | The Whitaker Corporation | Grounded memory cards |
| EP0584728A3 (en) * | 1992-08-21 | 1995-07-19 | Whitaker Corp | Grounded memory cards. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0459044B1 (en) | IC card | |
| JP3712742B2 (ja) | 接地クリップ付き電気コネクタ | |
| JPH07225820A (ja) | 電荷除去手段を備えたメモリカ−ド用 電気コネクタ | |
| JPH08337083A (ja) | Ｉｃカード | |
| JPH05185777A (ja) | Ｉｃカード | |
| JPS63302490A (ja) | 半導体装置カ−ド | |
| JPH0536455A (ja) | 電子回路基板のコネクタ接続機構 | |
| JP2714509B2 (ja) | 携帯形半導体記憶装置 | |
| US5086336A (en) | Semiconductor device card | |
| JPH08222313A (ja) | プラグボード | |
| JPH02111595A (ja) | 半導体装置カード | |
| JP2553438Y2 (ja) | メモリカードコネクタ | |
| JP3532123B2 (ja) | 集積回路内蔵カード | |
| JPS58123678A (ja) | 電気接触ピン | |
| JPS6164088A (ja) | コネクタ | |
| JP3724020B2 (ja) | フレーム・グラウンド接続構造 | |
| JP2808717B2 (ja) | Ｉｃカード | |
| JPS6255196A (ja) | Ｉｃカ−ド | |
| JPS63198270A (ja) | カ−ド用コネクタ | |
| JPH0582918A (ja) | フレキシブルプリント基板 | |
| JP2899947B2 (ja) | アース端子付きコネクタ | |
| JPH02255394A (ja) | メモリカード，ｉｃカード | |
| JPH04197690A (ja) | Ｉｃカード | |
| JP2672880B2 (ja) | Ｉｃカード | |
| JPH06177573A (ja) | Ｉｃカード |