JPS63300519A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS63300519A JPS63300519A JP62136691A JP13669187A JPS63300519A JP S63300519 A JPS63300519 A JP S63300519A JP 62136691 A JP62136691 A JP 62136691A JP 13669187 A JP13669187 A JP 13669187A JP S63300519 A JPS63300519 A JP S63300519A
- Authority
- JP
- Japan
- Prior art keywords
- solder material
- die bonding
- heat sink
- bonding surface
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 239000000463 material Substances 0.000 abstract description 34
- 229910000679 solder Inorganic materials 0.000 abstract description 34
- 230000008018 melting Effects 0.000 abstract description 6
- 238000002844 melting Methods 0.000 abstract description 6
- 238000001816 cooling Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000013021 overheating Methods 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008023 solidification Effects 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、主としてパワートランジスタなどのパワー
用半導体チップをヒートシンクにダイボンディングして
なる半導体装置に係り、特に、そのダイボンディング構
造に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention mainly relates to a semiconductor device formed by die-bonding a power semiconductor chip such as a power transistor to a heat sink, and particularly relates to the die-bonding structure thereof.
従来、この種の半導体装置として、第2図に示すような
断面構造のものが知られている。この半導体装置lOは
半導体チップ1)とヒートシンク12とからなるもので
あって、半導体チップ1)は半田付けによってヒートシ
ンク12に形成された平坦なダイボンディング面13に
ダイボンディングされている。なお、図における符号1
4は、半導体チップ1)とヒートシンク12との間に、
均一な厚みで介装された半田材を示している。Conventionally, as this type of semiconductor device, one having a cross-sectional structure as shown in FIG. 2 is known. This semiconductor device 1O consists of a semiconductor chip 1) and a heat sink 12, and the semiconductor chip 1) is die-bonded to a flat die bonding surface 13 formed on the heat sink 12 by soldering. In addition, the code 1 in the figure
4 is between the semiconductor chip 1) and the heat sink 12,
It shows solder material interposed with a uniform thickness.
そして、このようなダイポンディング構造は、還元雰囲
気中でヒートシンク12側から加熱することにより、半
田材14を溶融させて形成するのが一般的である。すな
わち、ダイボンディング時には、溶融した半田材14に
よって半導体チップ1)のほぼ全面が同時にヒートシン
ク12のダイボンディング面13に半田付けされるよう
になっている。Such a die bonding structure is generally formed by melting the solder material 14 by heating from the heat sink 12 side in a reducing atmosphere. That is, during die bonding, substantially the entire surface of the semiconductor chip 1) is simultaneously soldered to the die bonding surface 13 of the heat sink 12 using the molten solder material 14.
ところで、前記構造の半導体装i1Qにおけるダイボン
ディング実施前には、その半導体チップ1)およびヒー
トシンク12と半田材14との間に多数の隙間(図示し
ていない)が介在し、これらの隙間には空気が存在して
いる。そのため、この半導体装1ffloにおけるダイ
ポンディング構造には、つぎのような問題点があった。By the way, before die bonding is performed in the semiconductor device i1Q having the above structure, there are many gaps (not shown) between the semiconductor chip 1), the heat sink 12, and the solder material 14, and these gaps have Air exists. Therefore, the die bonding structure in this semiconductor device 1fflo has the following problems.
すなわち、この半導体装置10の半田材14はダイボン
ディング時の加熱によって溶融するが、この半田材14
は均一な厚みとされており、しかも、この半田材14が
加熱によってほぼ全面的に急速、かつ同時に溶融するた
め、前述した空気がダイボンディング面13から押し出
されて放出される余裕がないばかりか、この空気が冷却
によって再び固化した半田材14中に取り込まれ、いわ
ゆるボイドとして残留してしまう、そして、このような
ボイドが半田材14中に数多(残留していると、半田材
14の有する良好な熱伝導性が大きく阻害されてしまい
、半導体装置10の使用時にヒートシンク12を通じて
外部に放散されるべき半導体チップ1)の発熱がヒート
シンク12に伝わりにく(なってしまう。That is, although the solder material 14 of this semiconductor device 10 is melted by heating during die bonding, this solder material 14
has a uniform thickness, and since the solder material 14 rapidly and simultaneously melts over almost the entire surface by heating, there is not enough room for the aforementioned air to be pushed out and released from the die bonding surface 13. This air is taken into the solder material 14 that has solidified again by cooling, and remains as so-called voids. As a result, the heat generated by the semiconductor chip 1), which should be dissipated to the outside through the heat sink 12 when the semiconductor device 10 is used, is difficult to be transmitted to the heat sink 12.
その結果、半導体チップ1)が局部的な過熱によって劣
化し、信頼性が低下してしまうことになっていた。As a result, the semiconductor chip 1) deteriorates due to local overheating, resulting in reduced reliability.
本発明は、このような従来の問題点を解決するためにな
されたものであって、半導体チップの劣化を防止し、信
頼性の向上を図ることができる半導体装置の堤供を目的
としている。The present invention has been made to solve these conventional problems, and aims to provide a semiconductor device that can prevent deterioration of semiconductor chips and improve reliability.
この発明は、このような目的を達成するために、ヒート
シンクのダイボンディング面をその縁部より中央部ほど
隆起した傾斜面として形成したことを特徴とする。In order to achieve the above object, the present invention is characterized in that the die bonding surface of the heat sink is formed as an inclined surface that is raised from the edge toward the center.
この発明においては、ヒートシンクのダイボンディング
面を凸状の傾斜面として形成したので、このダイボンデ
ィング面とこれの上に載置された半導体チップとの間に
介装された半田材の厚みは、ダイボンディング面の中央
部より縁部側へい(ほど厚(なる、したがって、ダイボ
ンディング作業時における半田材の溶融および固化は、
まず、ヒートシンクのダイボンディング面中央部付近か
ら始まり、その縁部側へと徐々に進んでいくことになる
。そのため、半導体チップおよびヒートシンクと半田材
との間に介在していた空気は順次押し出されて外部に放
出されることになる。In this invention, since the die bonding surface of the heat sink is formed as a convex inclined surface, the thickness of the solder material interposed between the die bonding surface and the semiconductor chip placed thereon is as follows: Therefore, the melting and solidification of the solder material during die bonding work is
First, it starts near the center of the die bonding surface of the heat sink and gradually moves toward the edges. Therefore, the air present between the semiconductor chip, the heat sink, and the solder material is successively pushed out and released to the outside.
以下、この発明の一実施例を図面に基づいて説明する。 Hereinafter, one embodiment of the present invention will be described based on the drawings.
第1図は、この発明にかかる半導体装置の構成を示す概
略断面図である。なお、この実施例においては、そのヒ
ートシンクのダイボンディング面形状以外、第2図の従
来例と異なるところはないので、第1図において第2図
と互いに対応する部分には同一符号を付し、ここでの説
明は省略する。FIG. 1 is a schematic cross-sectional view showing the configuration of a semiconductor device according to the present invention. In this embodiment, there is nothing different from the conventional example shown in FIG. 2 except for the shape of the die bonding surface of the heat sink, so parts in FIG. 1 that correspond to those in FIG. 2 are given the same reference numerals. The explanation here will be omitted.
第1図における符号10は半導体装置であり、この半導
体装置lOは使用時における発熱の大きなパワー用半導
体チンプ1)と、その放熱板としての銅系金属などから
なるヒートシンク12とを備えている。そして、このヒ
ートシンク12のダイボンディング面13は、その縁部
よりも中央部ほどなだらかに隆起した、例えば、円錐形
に形成され、その頂点13aに当接して半導体チップ1
)が載置されるようになっている。なお、この隆起形状
は円錐形に限定されるものではな(、角錐形などであっ
てもよい。あるいは、前記頂点13aを一方向(図では
、紙面の垂直方向)に沿う稜線としたうえで、その両側
がなだらかにf1)斜した裾部となった「山」形などの
形状であってもよい。Reference numeral 10 in FIG. 1 is a semiconductor device, and this semiconductor device 10 includes a power semiconductor chimp 1) that generates a large amount of heat during use, and a heat sink 12 made of a copper-based metal or the like as a heat sink thereof. The die bonding surface 13 of the heat sink 12 is formed in, for example, a conical shape, which is gently raised toward the center from the edge, and the die bonding surface 13 of the heat sink 12 is formed in a conical shape, for example, and is in contact with the apex 13a of the die bonding surface 13 of the semiconductor chip.
) is now placed. Note that this raised shape is not limited to a conical shape (or may be a pyramidal shape, etc.).Alternatively, the apex 13a may be a ridge line along one direction (in the figure, the vertical direction of the paper surface). , and may have a shape such as a "mountain" shape with gently sloped hem portions on both sides f1).
そして、このヒートシンク12のダイボンディング面1
3と半導体チップ1)との間には、これらの両者を接合
すべき半田材14が介装され、この半田材14の厚みは
ダイボンディング面13の形状に対応して中央部よりも
縁部側へいくほど厚くなっている。Then, the die bonding surface 1 of this heat sink 12
A solder material 14 is interposed between the die bonding surface 13 and the semiconductor chip 1), and the thickness of the solder material 14 is greater at the edge than at the center, corresponding to the shape of the die bonding surface 13. It gets thicker towards the sides.
つぎに、この実施例におけるダイボンディングについて
説明する。Next, die bonding in this example will be explained.
この半導体装置10の半田材14は、従来例と同様に、
そのヒートシンク12側からの加熱によって溶融させら
れ、半導体チップ1)とヒートシンク12とを接合する
ことになる。ところが、この半田材14の厚みは、前述
したように、凸状に形成されたヒートシンク12のダイ
ボンディング面13の形状に対応し、その中央部から縁
部側へい(ほど厚くなっている。したがって、この半田
材14は、その厚みの薄いダイボンディング面13の頂
点13a1すなわち、中央部付近から溶融し始めること
になる。そして、半田材14の溶融範囲は、その厚みが
厚いダイボンディング面13の縁部側へと徐々に進んで
いくことになる。そのため、ダイボンディング実施前に
半導体チップ1)およびヒートシンク12と半田材14
との間に介在していた隙間中の空気は、半田材14の溶
融に伴ってダイボンディング面13の中央部から縁部側
へと徐々に押し出され、その外部へ放出される。The solder material 14 of this semiconductor device 10 is similar to the conventional example,
The semiconductor chip 1) is melted by heating from the heat sink 12 side, and the semiconductor chip 1) and the heat sink 12 are bonded together. However, as described above, the thickness of the solder material 14 corresponds to the shape of the die bonding surface 13 of the heat sink 12, which is formed in a convex shape, and becomes thicker from the center to the edge. , this solder material 14 starts to melt from the apex 13a1 of the thin die bonding surface 13, that is, near the center.The melting range of the solder material 14 is as follows. Therefore, before die bonding, the semiconductor chip 1), the heat sink 12 and the solder material 14 are
As the solder material 14 melts, the air in the gap between the die bonding surface 13 is gradually pushed out from the center of the die bonding surface 13 toward the edge, and is discharged to the outside.
一方、半田材14の冷却による固化についても、その溶
融と同様に、厚みの薄い中央部から厚みの厚い縁部へと
徐々に進行していくので、この半田材14中に空気が侵
入することはない。On the other hand, the solidification of the solder material 14 due to cooling progresses gradually from the thinner center to the thicker edges, similar to its melting, so that air may not enter into the solder material 14. There isn't.
以上説明したように、この発明によれば、半導体チップ
がダイボンディングされるヒートシンクのダイボンディ
ング面を縁部よりも中央部ほど隆起した傾斜面として形
成したので、これらの間に介装される半田材の厚みはダ
イボンディング面の形状に対応して中央部より縁部の方
が厚くなる。As explained above, according to the present invention, the die bonding surface of the heat sink to which the semiconductor chip is die-bonded is formed as an inclined surface that is more raised toward the center than the edges, so that the solder that is interposed between these surfaces is The thickness of the material is thicker at the edges than at the center, corresponding to the shape of the die bonding surface.
したがって、ダイボンディング作業時における半田材の
溶融および固化は、その厚みの相違により、ヒートシン
クのダイポンディング面中央部付近から始まって縁部側
へと徐々に進行することになる。Therefore, the melting and solidification of the solder material during die bonding starts from near the center of the die bonding surface of the heat sink and gradually progresses toward the edge due to the difference in thickness.
そして、このことにより、半導体チップおよびヒートシ
ンクと半田材との間に介在していた空気は、溶融した半
田材によって順次外方へ押し出され、その外部へ放出さ
れることになる。その結果、本発明の半導体装置の半田
材中に残留するボイドは、従来例に比べて大幅に低減す
ることになる。As a result, the air present between the semiconductor chip, the heat sink, and the solder material is successively pushed outward by the melted solder material and is emitted to the outside. As a result, the number of voids remaining in the solder material of the semiconductor device of the present invention is significantly reduced compared to the conventional example.
そのため、半導体チップおよびヒートシンク間の熱伝導
性が大幅に改善されることになり、半導体チップの局部
的な過熱による劣化を防止するとともに、信鯨性の向上
を図ることができる。Therefore, the thermal conductivity between the semiconductor chip and the heat sink is significantly improved, and it is possible to prevent deterioration of the semiconductor chip due to local overheating and to improve reliability.
第1図は本考案の一実施例にかかる半導体装置の概略断
面図、第2図は従来例にかかる半導体装置の概略断面図
である。
図において、符号1つは半導体装置、1)は半導体チッ
プ、12はヒートシンク、13はそのダイボンディング
面、14は半田材である。
なお、図中の同一符号は、同一または相当部分を示して
いる。FIG. 1 is a schematic sectional view of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a schematic sectional view of a semiconductor device according to a conventional example. In the figure, reference numeral 1 is a semiconductor device, 1) is a semiconductor chip, 12 is a heat sink, 13 is a die bonding surface thereof, and 14 is a solder material. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
してなる半導体装置において、 前記ヒートシンクのダイボンディング面を、その縁部よ
りも中央部ほど隆起した傾斜面として形成したことを特
徴とする半導体装置。(1) A semiconductor device formed by die-bonding a semiconductor chip to a heat sink, characterized in that the die-bonding surface of the heat sink is formed as an inclined surface that is more raised toward the center than at the edges.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62136691A JPS63300519A (en) | 1987-05-29 | 1987-05-29 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62136691A JPS63300519A (en) | 1987-05-29 | 1987-05-29 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63300519A true JPS63300519A (en) | 1988-12-07 |
Family
ID=15181215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62136691A Pending JPS63300519A (en) | 1987-05-29 | 1987-05-29 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63300519A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187123A (en) * | 1988-04-30 | 1993-02-16 | Matsushita Electric Industrial Co., Ltd. | Method for bonding a semiconductor device to a lead frame die pad using plural adhesive spots |
US6333551B1 (en) | 2000-09-07 | 2001-12-25 | International Business Machines Corporation | Surface profiling in electronic packages for reducing thermally induced interfacial stresses |
CN1323471C (en) * | 2004-05-20 | 2007-06-27 | 中国科学院半导体研究所 | Heat sink having inclined waveguide structure for semiconductor optical amplifier packaging |
JP2009054893A (en) * | 2007-08-28 | 2009-03-12 | Panasonic Electric Works Co Ltd | Light emitting device |
WO2011010450A1 (en) * | 2009-07-24 | 2011-01-27 | パナソニック株式会社 | Semiconductor component, semiconductor wafer component, method for manufacturing semiconductor component, and method for manufacturing bonded structural body |
-
1987
- 1987-05-29 JP JP62136691A patent/JPS63300519A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5187123A (en) * | 1988-04-30 | 1993-02-16 | Matsushita Electric Industrial Co., Ltd. | Method for bonding a semiconductor device to a lead frame die pad using plural adhesive spots |
US6333551B1 (en) | 2000-09-07 | 2001-12-25 | International Business Machines Corporation | Surface profiling in electronic packages for reducing thermally induced interfacial stresses |
CN1323471C (en) * | 2004-05-20 | 2007-06-27 | 中国科学院半导体研究所 | Heat sink having inclined waveguide structure for semiconductor optical amplifier packaging |
JP2009054893A (en) * | 2007-08-28 | 2009-03-12 | Panasonic Electric Works Co Ltd | Light emitting device |
WO2011010450A1 (en) * | 2009-07-24 | 2011-01-27 | パナソニック株式会社 | Semiconductor component, semiconductor wafer component, method for manufacturing semiconductor component, and method for manufacturing bonded structural body |
CN102422403A (en) * | 2009-07-24 | 2012-04-18 | 松下电器产业株式会社 | Semiconductor component, semiconductor wafer component, method for manufacturing semiconductor component, and method for manufacturing bonded structural body |
JP5351267B2 (en) * | 2009-07-24 | 2013-11-27 | パナソニック株式会社 | Semiconductor component, semiconductor wafer component, semiconductor component manufacturing method, and junction structure manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7238277B2 (en) | Semiconductor device, lead frame and method for manufacturing semiconductor device | |
JPH0423441A (en) | Ceramic package semiconductor device and manufacture thereof | |
US7042103B2 (en) | Low stress semiconductor die attach | |
JPS63300519A (en) | Semiconductor device | |
JP6008750B2 (en) | Semiconductor device | |
JPS60137042A (en) | Resin-sealed semiconductor device | |
US3585711A (en) | Gold-silicon bonding process | |
JPS62241355A (en) | Semiconductor device | |
JPH0653271A (en) | Wire bonding method for semiconductor device | |
JPH04270092A (en) | Solder material and joining method | |
JP2003046036A (en) | Semiconductor device | |
JPS6352455A (en) | Lead frame for sealed semiconductor device | |
JPS62136059A (en) | Lead frame for resin sealed semiconductor device | |
JPH01125941A (en) | Lead frame for semiconductor device | |
JPH0526744Y2 (en) | ||
JPS63138794A (en) | Die bonding for semiconductor laser element | |
JPS63120431A (en) | Semiconductor device for electric power | |
JP3345759B2 (en) | Semiconductor device and method of manufacturing the same | |
JPH01309336A (en) | Semiconductor container | |
JPS60105241A (en) | Package for semiconductor element | |
JP3269398B2 (en) | Soldering method for work with bump | |
JPS63104355A (en) | Seal ring of ic ceramic package and manufacture thereof | |
JPH10223808A (en) | Semiconductor device | |
JPS60105240A (en) | Package for semiconductor element | |
JPS58169914A (en) | Die for large power chip |