JPS63300333A - Measurement system for number of times of instruction execution of program - Google Patents
Measurement system for number of times of instruction execution of programInfo
- Publication number
- JPS63300333A JPS63300333A JP62133379A JP13337987A JPS63300333A JP S63300333 A JPS63300333 A JP S63300333A JP 62133379 A JP62133379 A JP 62133379A JP 13337987 A JP13337987 A JP 13337987A JP S63300333 A JPS63300333 A JP S63300333A
- Authority
- JP
- Japan
- Prior art keywords
- branch
- address
- instruction
- program
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005259 measurement Methods 0.000 title abstract description 31
- 238000004458 analytical method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、情報処理システムに於けるプログラムの性能
測定方式に関し、特にプログラムの命令実行数を測定す
る方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for measuring the performance of a program in an information processing system, and particularly to a method for measuring the number of executed instructions of a program.
従来、プログラムの性能の基準となるプログラムの命令
実行数を知るには、机上でプログラムの実行過程を予測
しながら命令実行数を計算するか。Conventionally, in order to find out the number of instructions executed in a program, which is a standard for program performance, it is necessary to calculate the number of instructions executed while predicting the program execution process on a desk.
またはハードウェアモニタにょシ命令実行数を測定する
方法が取られている。Another method is to measure the number of executed instructions using a hardware monitor.
上記のように、机上でプログラムの実行過程を予測しな
がら命令実行回数を計算する場合には。As mentioned above, when calculating the number of instruction executions while predicting the program execution process on paper.
プログラムの内容を良く理解していなければならず、ま
た、7aログラムの内容を良く理解した担当者であって
も相当の時間を必要とする。一方、ハードウェアモニタ
により命令実行回数を測定する方法の場合、測定の準備
が面倒なため、一般にソフトウェア担当者は使用してい
ないのが現状である。The contents of the program must be well understood, and even for a person in charge who understands the contents of the 7a program well, it requires a considerable amount of time. On the other hand, in the case of the method of measuring the number of instruction executions using a hardware monitor, preparation for measurement is troublesome, so software personnel generally do not use this method at present.
本発明の目的はプログラムの内容を理解する必要がなく
、容易に命令実行回数を測定することのできる命令実行
数測定方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for measuring the number of executed instructions, which does not require understanding the contents of a program and can easily measure the number of executed instructions.
本発明によるプログラムの命令実行数測定方式は、指定
されるプログラムの範囲(先頭アドレスと終了アドレス
)を保持するプログラム範囲保持手段と1分岐命令の実
行により分岐後最初の命令が実行される前に優先レベル
と分岐前アドレスと分岐後アドレスとを保持して内部割
込みを発生させ且つこの内部割込みが一個以上の優先レ
ベル毎に発生できるような分岐命令割込み手段と、この
分岐命令割込み手段の起動および停止を行なうだめの分
岐命令割込みモード設定および解除手段と。The method for measuring the number of executed instructions of a program according to the present invention includes a program range holding means that holds a specified program range (start address and end address), and a program range holding means that holds a specified program range (start address and end address). A branch instruction interrupt means that holds a priority level, a pre-branch address, and a post-branch address and generates an internal interrupt, and that can generate this internal interrupt for each of one or more priority levels; and activation of the branch instruction interrupt means. A means for setting and canceling a branch instruction interrupt mode for stopping.
優先レベルに対応させて分岐後アドレスを記憶する分岐
後アドレス記憶手段と9分岐命令割込み時に分岐命令割
込み手段から通知される分岐前アドレスと分岐後アドレ
ス記憶手段によりこの分岐命令割込みの一度前の分岐命
令割込み時に記憶されていてこの分岐命令割込み時の優
先レベルに対応する分岐後アドレスとで示される範囲に
存在する命令?探索し命令の種類毎の個数を解析する命
令解析手段と、この命令解析手段による解析結果である
命令の種類毎の個数を命令の種類毎に且つプログラム毎
に対応させて累積し記憶する命令数記憶手段と、この命
令数記憶手段により累積記憶された命令の種類毎の個数
をプログラム毎に編集出力する編集出力手段とを備える
ことを特徴としている。A post-branch address storage means that stores post-branch addresses in correspondence with priority levels, and a pre-branch address and post-branch address storage means that are notified from the branch instruction interrupt means at the time of a 9-branch instruction interrupt, are used to store the post-branch address in correspondence with the priority level. An instruction stored at the time of an instruction interrupt and existing in the range indicated by the post-branch address corresponding to the priority level at the time of this branch instruction interrupt? An instruction analysis means for searching and analyzing the number of each type of instruction, and the number of instructions for accumulating and storing the number of each type of instruction, which is the analysis result of this instruction analysis means, for each type of instruction and for each program. It is characterized by comprising a storage means, and an editing output means for editing and outputting the number of each type of instructions cumulatively stored by the instruction number storage means for each program.
次に1本発明について実施例により説明する。 Next, one embodiment of the present invention will be explained with reference to examples.
第1図は1本発明によるプログラムの命令実行数測定方
式の一実施例の構成を示すブロック図である。第1図を
参照して、プログラムの命令実行数測定方式は、入力操
作が行なわれる入力装置1と、入力情報解析部20と制
御部21と命令語解析部22と測定結果編集出力部23
とを含むプログラム命令実行数測定装置2と1分岐命令
の実行により分岐後最初の命令が実行される前に優先レ
ベルと分岐前アドレスと分岐後アドレスとを保持して内
部割込みを発生させる分岐命令割込機構30を含む中央
処理装置3と、測定対象プログラム41,42.・・・
、4n f記憶する主記憶装置4と、優先レベル毎に対
応する分岐後アドレス51゜52、・・・、5nを次の
分岐命令割込み時まで記憶しておく分岐後アドレス記憶
部5と、命令毎の実行回数をプログラム毎に対応して記
憶する命令実行数記憶部6と、プログラム毎の測定結果
リストア1.72.・・・sinが出力される出力装置
7とを備えている。FIG. 1 is a block diagram showing the structure of an embodiment of a method for measuring the number of executed instructions of a program according to the present invention. Referring to FIG. 1, the method for measuring the number of executed instructions of a program includes an input device 1 on which an input operation is performed, an input information analysis section 20, a control section 21, a command word analysis section 22, and a measurement result editing/output section 23.
a program instruction execution count measurement device 2 including a program instruction execution count measuring device 2; and a branch instruction that holds a priority level, a pre-branch address, and a post-branch address and generates an internal interrupt before the first instruction after the branch is executed by executing the branch instruction. A central processing unit 3 including an interrupt mechanism 30, measurement target programs 41, 42 . ...
, 4n f; a post-branch address storage unit 5 that stores post-branch addresses 51, 52, . . . , 5n corresponding to each priority level until the next branch instruction interrupt; an instruction execution number storage unit 6 that stores the number of executions for each program, and a measurement result restore for each program 1.72. . . . is equipped with an output device 7 from which sin is output.
主記憶装置4には測定対象プログラム41゜42、・・
・、4nが存在し、それぞれの先頭アドレスはSl、S
2.・・・、Sn番地で表わされ、同じく終了アドレス
はEO,El、・・・、Enとして表わされている。The main storage device 4 contains measurement target programs 41, 42,...
・, 4n exist, and their starting addresses are Sl, S
2. ..., Sn addresses, and the end addresses are similarly shown as EO, El, ..., En.
命令実行数記憶部6は、測定対象プログラムの先頭アド
レス(Sl、S2.・・・Sn)と終了アドレス(El
、E2.・・・、En)とが保持されるプログラム範囲
情報61M、 62M、 −、6nM (それぞれ7’
o f 5ム41,42.・・・、4nに対応)と、
命令の区別を示す命令列60と、プログラム範囲情報6
1M、62M。The instruction execution number storage unit 6 stores the start address (Sl, S2...Sn) and end address (El
, E2. ..., En) are held. Program range information 61M, 62M, -, 6nM (each 7'
o f 5m 41, 42. ..., corresponds to 4n) and
An instruction sequence 60 indicating the distinction between instructions and program range information 6
1M, 62M.
・・・、6nMで示されるプログラム毎に対応し且つ命
令列60の命令の種類毎に対応し命令の種類毎の実行回
数を記憶する命令実行回数記憶列61,62゜・・・、
6n(それぞれプログラム41,42.・・・、4nに
対応)とを含んでいる。..., instruction execution number storage columns 61, 62°, which correspond to each program indicated by 6nM and correspond to each type of instruction in the instruction string 60, and store the number of executions for each type of instruction.
6n (corresponding to programs 41, 42, . . . , 4n, respectively).
次に、上述のプログラムの命令実行数測定方式の動作に
ついて説明する。最初に、測定対象プログラム41,4
2.・・・、4nの範囲(それぞれ81番地とE1番地
、82番地とE2番地、・・・、Sn番地とEn番地)
が入力装置lから入力される。入力情報解析部20は、
この入力された測定対象プログラムの範囲を制御部21
に通知する。この通知を受けた制御部21は、測定対象
プログラムの範囲を命令実行数記憶部6内のプログラム
範囲情報61M、62M、・・・、6nMに保持すると
ともに、プログラム範囲情報61M、62M、・・・、
6nMのそれぞれに対応する命令実行回数記憶列61,
62.・・・、6nをゼロで初期化する。ここで、測定
対象プログラム41の優先レベルを1と仮定した場合、
優先レベル番号1が入力装置lから入力される。入力情
報解析部20は、この入力された優先レベル番号lt−
制御部21に通知する。この通知を受けた制御部21は
、優先レベル番号1を分岐命令割込みモードにして1分
岐命令割込機構30を起動すると共に1分岐後アドレス
記憶部5内の優先レベル番号1に対応する分岐後アドレ
ス51t−ゼロで初期化する。この後、主記憶装置4内
での測定対象プログラム41が起動されて分岐命令が実
行されると。Next, the operation of the method for measuring the number of program instruction executions described above will be explained. First, the program to be measured 41, 4
2. ..., 4n range (respectively 81st address and E1 address, 82nd address and E2 address, ..., Sn address and En address)
is input from input device l. The input information analysis unit 20
The control unit 21 controls the range of the input program to be measured.
to notify. Upon receiving this notification, the control unit 21 holds the range of the measurement target program in the program range information 61M, 62M, .・、
6nM instruction execution count memory array 61,
62. ..., initialize 6n with zero. Here, assuming that the priority level of the measurement target program 41 is 1,
Priority level number 1 is input from input device l. The input information analysis unit 20 uses this input priority level number lt-
The control unit 21 is notified. Upon receiving this notification, the control unit 21 sets the priority level number 1 to the branch instruction interrupt mode and starts the 1-branch instruction interrupt mechanism 30, and also after the branch corresponding to the priority level number 1 in the 1-branch post-address storage unit 5. Address 51t - Initialize with zero. Thereafter, when the measurement target program 41 in the main storage device 4 is started and the branch instruction is executed.
中央処理装置3の分岐命令割込機構30は分岐先のアド
レスで分岐命令割込みを発生させてプログラム命令実行
数測定装置2の制御部21を動作させる。制御部21は
1分岐命令割込機構30によって優先レベル番号1と測
定対象プログラム41内の分岐命令自身のアドレスであ
る分岐前アドレスとこの分岐命令による分岐先である分
岐後アドレスとが通知されると1分岐後アドレス記憶部
5内の優先レベル番号lに対応する分岐後アドレス51
の内容が示すアドレスからこの分岐命令割込み時通知さ
れた分岐前アドレスまでの範囲内にある命令を解析する
よう命令語解析部22に指示すると共に、同じくこの分
岐命令割込み時通知された分岐後アドレスが優先レベル
番号lに対する次の分岐命令割込み時まで分岐後アドレ
ス51に記憶される。その後、命令語解析部22は、制
御部21によって指示された範囲内の命令を解析し。The branch instruction interrupt mechanism 30 of the central processing unit 3 generates a branch instruction interrupt at the branch destination address to operate the control section 21 of the program instruction execution count measuring device 2. The control unit 21 is notified by the 1-branch instruction interrupt mechanism 30 of the priority level number 1, the pre-branch address that is the address of the branch instruction itself in the measurement target program 41, and the post-branch address that is the branch destination of this branch instruction. and 1 post-branch address 51 corresponding to the priority level number l in the post-branch address storage unit 5.
Instructs the instruction word analysis unit 22 to analyze the instructions within the range from the address indicated by the content of this branch instruction to the pre-branch address notified at the time of this branch instruction interrupt, and also the post-branch address notified at the time of this branch instruction interrupt. is stored in post-branch address 51 until the next branch instruction interrupt for priority level number l. Thereafter, the instruction word analysis section 22 analyzes instructions within the range instructed by the control section 21.
この解析結果(命令の種類毎の数)を命令実行回数記憶
列61内の命令の種類に対応させて加算する。なお、制
御部21は9分岐後アドレス51がゼロで初期化されて
いる最初の分岐命令割込み時には9分岐命令割込機構3
0から通知された分岐後アドレスを分岐後アドレス51
に記憶するだけで、命令語解析部22に対して命令の解
析指示をしない。以上の動作を行なった後、制御部21
は測定対象プログラム41での分岐後アドレスからの実
行再開を分岐命令割込機構30に指示し1次の分岐命令
割込み待ちとなる。This analysis result (number for each type of instruction) is added in correspondence with the type of instruction in the instruction execution count storage column 61. Note that the control unit 21 uses the 9-branch instruction interrupt mechanism 3 at the time of the first branch instruction interrupt after the 9-branch address 51 is initialized to zero.
The post-branch address notified from 0 is the post-branch address 51
It does not instruct the instruction word analysis unit 22 to analyze the instruction. After performing the above operations, the control unit 21
Instructs the branch instruction interrupt mechanism 30 to resume execution from the post-branch address in the measurement target program 41, and waits for the first branch instruction interrupt.
ここで、プログラム命令実行数測定装置2の命令語解析
部22が解析する範囲について測定対象プログラム41
のアドレスPOからアドレスP4までのルーチンを例と
して説明する。Here, the range to be analyzed by the instruction word analysis unit 22 of the program instruction execution count measuring device 2 is determined by the measurement target program 41.
The routine from address PO to address P4 will be explained as an example.
第2図も参照して、測定対象プログラム4181番地〜
E1番地)に於いて、アドレスPO,P1゜P2.P3
.P4は分岐命令の分岐先アドレスであシ。Referring also to FIG. 2, measurement target program address 4181~
Address PO, P1゜P2. P3
.. P4 is the branch destination address of the branch instruction.
アドレスBl、B2.B3.B4 は分岐命令自身の
アドレスである。まず、測定対象プログラム41のアド
レスPOK分岐する分岐命令(図示せず)が実行される
と1分岐命令割込機構30によって分岐命令割込みが発
生し、プログラム命令実行数測定装置2(の制御部21
)が動作する。プログラム命令実行数測定装置2(の制
御部21)は分岐命令割込機構30から通知されるアド
レスPoを分岐後アドレス514C記憶する(ここでは
アドレスPOに分岐する前の範囲忙対する動作手順の説
明を省略する)。次に測定対象プログラム41のアドレ
スBlでの分岐命令が実行され1分岐先であるアドレス
P1で分岐命令割込みが発生し、プログラム命令実行数
測定装置2(の命令語解析部22)は分岐命令割込機構
30から通知されるアドレスB1とこのとき分岐後アド
レス51が記憶しているアドレスPOとの範囲(アドレ
スPOからアドレスB1まで)Fc6る命令を解析して
、解析結果(命令の種類毎の数)を命令実行回数記憶列
61内(アドレスPOからアドレスBlまでの範囲が、
81番地〜E1番地内に存在することが確かめられ、命
令実行回数記憶列61が選択される)の命令の種類に対
応させて加算する。この後、プログラム命令実行数測定
装置2(の制御部21)は、アドレスB1と共に通知さ
れたアドレスP1を分岐後アドレス51に記憶する。同
様に、アドレスB2.B3.B4の分岐命令の実行によ
ってそれぞれアドレスP2.P3.P4で分岐命令割込
みが発生し。Address Bl, B2. B3. B4 is the address of the branch instruction itself. First, when a branch instruction (not shown) that branches to the address POK of the measurement target program 41 is executed, a branch instruction interrupt is generated by the 1-branch instruction interrupt mechanism 30, and the control unit 21 of the program instruction execution count measuring device 2 (
) works. The program instruction execution count measurement device 2 (control unit 21) stores the address Po notified from the branch instruction interrupt mechanism 30 in the post-branch address 514C (here, an explanation of the operation procedure for busying the range before branching to the address PO is given). ). Next, the branch instruction at address Bl of the measurement target program 41 is executed and a branch instruction interrupt occurs at address P1, which is one branch destination, and the program instruction execution number measuring device 2 (instruction word analysis unit 22) detects the branch instruction interrupt. The range (from address PO to address B1) between the address B1 notified from the loading mechanism 30 and the address PO stored in the post-branch address 51 at this time (from address PO to address B1) is analyzed, and the analysis results (for each type of instruction) are analyzed. number) in the instruction execution count storage column 61 (the range from address PO to address Bl is
81 to E1, and the instruction execution count storage column 61 is selected). Thereafter, the program instruction execution count measuring device 2 (control unit 21 thereof) stores the notified address P1 together with the address B1 in the post-branch address 51. Similarly, address B2. B3. By executing the branch instruction of B4, addresses P2. P3. A branch instruction interrupt occurs at P4.
このときプログラム命令実行数測定装置2(の命令語解
析部22)によって解析されるのは、それぞれ、アドレ
スP1からアドレスB2までの範囲と、アドレスP2か
らアドレスB3までの範囲と。At this time, the range from address P1 to address B2 and the range from address P2 to address B3 are analyzed by (the instruction word analysis unit 22 of) the program instruction execution count measuring device 2, respectively.
アドレスP3からアドレスB4までの範囲である。The range is from address P3 to address B4.
なお1分岐命令割込み時に分岐命令割込機構3゜から通
知されるのは1分岐命令自身のアドレス(Bl、B2.
B3.B4)と分岐命令の分岐先アドレス(PO,Pi
、P2.P3.P4)の他に、測定対象プログラム41
の優先レベル番号(図示せず)もめ#)、この優先レベ
ル番号によって分岐後アドレス51が選択可能となる。Note that when a 1-branch instruction interrupts, what is notified from the branch instruction interrupt mechanism 3° is the address of the 1-branch instruction itself (Bl, B2 .
B3. B4) and the branch destination address of the branch instruction (PO, Pi
, P2. P3. In addition to P4), measurement target program 41
The post-branch address 51 can be selected by this priority level number (not shown).
また1分岐後アドレス記憶部5内の分岐後アドレスは優
先レベルに対応すせて記憶でき、命令実行数記憶部6内
の命令の種類毎の実行回数を記憶する命令実行回数記憶
列は測定対象プログラム毎に存在するため1以上述べた
優先レベル1で走行する測定対象プログラム41単独の
測定だけでなく、優先レベル1以外で走行する測定対象
プログラム42.・・・、4ni同時に測定することが
可能である。Further, the post-branch address in the 1-branch post-address storage unit 5 can be stored in accordance with the priority level, and the instruction execution number storage column that stores the number of executions for each type of instruction in the instruction execution number storage unit 6 is the object of measurement. Because each program exists, it is possible to measure not only the measurement target program 41 that runs at priority level 1 described above, but also the measurement target program 42 that runs at a priority level other than 1. ..., it is possible to measure 4ni simultaneously.
最後に測定が終了し、優先レベル番号1の分岐命令割込
みモード解除指令が入力装置1から入力される。入力情
報解析部20は、この入力された優先レベル番号1に対
する分岐命令割込みモード解除指令を制御部21に通知
する。この通知を受けた制御部21は、優先レベル番号
1の分岐命令割込みモードを解除して2分岐命令割込機
構30を停止すると共に、優先レベル番号1に対する測
定結果を編集出力するように測定結果編集出力部23に
指示する。この指示金堂けた測定結果編集出力部23は
、命令実行数記憶部6をもとに、測定対象プログラム毎
に対応し、実行された命令の合計と命令の種類毎に実行
回数とが分るように編集した測定結果リス)71,72
.・・・、7nを出力装置7に出力する。Finally, the measurement is completed, and a branch instruction interrupt mode release command with priority level number 1 is input from the input device 1. The input information analysis unit 20 notifies the control unit 21 of the branch instruction interrupt mode release command for the input priority level number 1. Upon receiving this notification, the control unit 21 cancels the branch instruction interrupt mode of priority level number 1, stops the 2-branch instruction interrupt mechanism 30, and edits and outputs the measurement results for priority level number 1. The editing output unit 23 is instructed. The measurement result editing output unit 23 corresponds to each measurement target program based on the instruction execution number storage unit 6, and is configured to know the total number of executed instructions and the number of executions for each type of instruction. (Measurement results list edited in) 71, 72
.. ..., 7n is output to the output device 7.
以上説明したように本発明では9分岐命令割込みを利用
してプログラムの命令実行数を測定するため、プログラ
ムの内容を全く知らなくとも測定することができ、測定
のための手続きも簡単であシ、さらに測定のための時間
も机上で計算場合に比較して大幅に減少する。また9編
集出力されるリストには、単に実行された命令の合計数
だけでなく、命令の種類毎に、Lかも指定した測定領域
(例えばプログラム)毎に実行された命令数が出力され
るため、プログラム(特に制御プログラム)の性能を改
善する場合には、大変参考になる。As explained above, the present invention uses the 9-branch instruction interrupt to measure the number of instructions executed in a program, so it can be measured without knowing the contents of the program at all, and the measurement procedure is simple and easy. Moreover, the time for measurement is also significantly reduced compared to the case of desk-based calculations. In addition, the list that is edited and outputted does not simply include the total number of executed instructions, but also the number of executed instructions for each type of instruction and for each specified measurement area (for example, program). This is very useful when improving the performance of programs (especially control programs).
第1図は本発明の一実施例を示すブロック図。
第2図はプログラム命令実行数測定装置の命令語解析部
が解析する範囲を具体的に説明するための関連図である
。
図において。
l・・・入力装置、2・・・ゾaグラム命令実行数測定
装置、3・・・中央処理装置、4・・・主記憶装置、5
・・・分岐後アドレス記憶部、6・・・命令実行数記憶
部。
7・・・出力装置、である。FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a related diagram for specifically explaining the range analyzed by the instruction word analysis section of the program instruction execution count measuring device. In fig. l... Input device, 2... Zogram instruction execution number measuring device, 3... Central processing unit, 4... Main storage device, 5
. . . Post-branch address storage unit, 6 . . . Instruction execution number storage unit. 7... Output device.
Claims (1)
ラムの範囲を保持するプログラム範囲保持手段と、分岐
命令の実行により分岐後最初の命令が実行される前に当
該分岐命令を含むプログラムの走行の優先レベルと分岐
命令自身のアドレスである分岐前アドレスと分岐命令の
分岐先アドレスである分岐後アドレスとを保持して内部
割込みを発生させかつ該内部割込みを一個以上の前記優
先レベル毎に発生する分岐命令割込み手段と、該分岐命
令割込み手段の起動および停止を行なうための分岐命令
割込みモード設定解除手段と、前記優先レベルに対応さ
せて前記分岐後アドレスを記憶する分岐後アドレス記憶
手段と、分岐命令割込み時に前記分岐命令割込み手段か
ら通知される前記分岐前アドレスと前記分岐後アドレス
記憶手段により当該分岐命令割込みの一度前の分岐命令
割込み時に記憶されていて当該分岐命令割込み時の前記
優先レベルに対応する前記分岐後アドレスとで示される
範囲に存在する命令を探索し命令の種類毎の個数を解析
する命令解析手段と、該命令解析手段による解析結果で
ある命令の種類毎の個数を命令の種類毎に且つ前記プロ
グラム範囲保持手段によって保持されたプログラム毎に
対応させて累積し記憶する命令数記憶手段と、該命令数
記憶手段により累積記憶された命令の種類毎の個数を前
記プログラム毎に編集出力する編集出力手段とを有する
ことを特徴とするプログラムの命令実行数測定方式。1. A program range holding means that holds a program range specified by a start address and an end address, and a program range holding means that holds a program range specified by a start address and an end address, and giving priority to running a program that includes a branch instruction before the first instruction after a branch is executed by executing a branch instruction. A branch that generates an internal interrupt by holding the level, a pre-branch address that is the address of the branch instruction itself, and a post-branch address that is the branch destination address of the branch instruction, and generates the internal interrupt for each of one or more of the priority levels. an instruction interrupt means, a branch instruction interrupt mode setting release means for starting and stopping the branch instruction interrupt means, a post-branch address storage means for storing the post-branch address in correspondence with the priority level, and a branch instruction The pre-branch address notified from the branch instruction interrupt means at the time of an interrupt and the post-branch address stored by the branch address storage means at the time of a branch instruction interrupt immediately before the branch instruction interrupt, and correspond to the priority level at the time of the branch instruction interrupt. an instruction analysis means for searching for instructions existing in the range indicated by the post-branch address and analyzing the number of instructions for each type of instruction; a number storage means for accumulating and storing instructions for each program and corresponding to each program held by the program range holding means, and editing the number of each type of instructions cumulatively stored by the instruction number storage means for each program; 1. A method for measuring the number of executed instructions of a program, comprising: an editing output means for outputting an output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62133379A JPS63300333A (en) | 1987-05-30 | 1987-05-30 | Measurement system for number of times of instruction execution of program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62133379A JPS63300333A (en) | 1987-05-30 | 1987-05-30 | Measurement system for number of times of instruction execution of program |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63300333A true JPS63300333A (en) | 1988-12-07 |
Family
ID=15103359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62133379A Pending JPS63300333A (en) | 1987-05-30 | 1987-05-30 | Measurement system for number of times of instruction execution of program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63300333A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001188691A (en) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | Verification program automatic generating method, and computer-readable recording medium on which verification program automatic generation program is recorded |
-
1987
- 1987-05-30 JP JP62133379A patent/JPS63300333A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001188691A (en) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | Verification program automatic generating method, and computer-readable recording medium on which verification program automatic generation program is recorded |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0749799A (en) | Apparatus and method for automation | |
JPS63300333A (en) | Measurement system for number of times of instruction execution of program | |
JPS63300334A (en) | Measurement system for number of times of instruction execution of program | |
JPH0795294B2 (en) | Information processing equipment | |
JPS63300335A (en) | Measurement system for number of times of instruction execution of program | |
JPS63300332A (en) | Measurement system for number of times of instruction execution of program | |
JPH03257548A (en) | Measurement system for instruction executing frequency of program | |
JPH0795293B2 (en) | Information processing equipment | |
JPH04241637A (en) | System for measuring number of executed program instruction | |
JP3331597B2 (en) | Control device | |
JPH01118935A (en) | Measurement system for program comprehension rate | |
JPS6324425A (en) | Test comprehensive state detection system | |
JPS60198640A (en) | Pipeline type information processor | |
JPS63196943A (en) | System for acquiring number of execution steps of object program consisting of plural modules | |
JPH05324402A (en) | Test state measuring system for program | |
JPH0228749A (en) | Data processor | |
JPH05173838A (en) | Instruction executing process recording system | |
JPH0468446A (en) | Debugging supporting device | |
JPS62109140A (en) | Tracing circuit for program processor | |
JPH03268034A (en) | Program execution monitoring method | |
JPS638841A (en) | Interruption accepting system | |
JPS61240341A (en) | Microprogram controller | |
JPH0488426A (en) | Program coverage measuring instrument | |
JPH0452835A (en) | Program test evaluation system | |
JPS6355646A (en) | Controlling system for symbolic debugger |