JPS63298448A - マイクロコンピュ−タの自動リセット装置 - Google Patents
マイクロコンピュ−タの自動リセット装置Info
- Publication number
- JPS63298448A JPS63298448A JP62133575A JP13357587A JPS63298448A JP S63298448 A JPS63298448 A JP S63298448A JP 62133575 A JP62133575 A JP 62133575A JP 13357587 A JP13357587 A JP 13357587A JP S63298448 A JPS63298448 A JP S63298448A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- reset
- output
- level
- runaway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピュータを使用する家庭用および
所業用の各種制御機器においてマイクロコンピュータの
暴走を防止するための自動リセット装置に関するもので
ある。
所業用の各種制御機器においてマイクロコンピュータの
暴走を防止するための自動リセット装置に関するもので
ある。
従来の技術
近年、マイクロコンピュータを使用する各種制御機器が
増えているが、長期的な信頼性を得る丸めに、マイクロ
コンピュータの暴走を食い止める自動リセット装置を備
えた機器が増えている。
増えているが、長期的な信頼性を得る丸めに、マイクロ
コンピュータの暴走を食い止める自動リセット装置を備
えた機器が増えている。
第８図はワンチップマイクロコンピュータ〔以下、ＭＰ
Ｕと称す〕１の暴走を防止しようと自動°リセット装置
２を取シ付けたものである。従来の自動リセット装置２
０基本矩形波入力端子３には、第４図に示すような一定
周期の矩形波４が入力される。仁の矩形波４の立上りの
タイミングでＤ型フリップフロップ５の出力Ｑが“Ｌ°
レベルに反転する。前記ＭＰＵ １の出カポ−）ＰＯか
らは、正常時において矩形波４に同期して第４図に示す
ようなパルス６が発生しており、Ｄ型フリップフロップ
５の出力Ｑが“Ｌ°レベルの状噛でパルス６が与えられ
ると、Ｄ型フリッグフロツプ５はパルス６の立下りのタ
イミングで出力Ｑが“Ｈ°レベルに復帰する。ところが
ＭＰＵ ｔが暴走して第４図の期間７のようにパルス６
が発生しなくなった場合には、Ｄ型フリップフロップ５
の出力Ｑは期間７において“Ｌ“レベルの状態が続く。
Ｕと称す〕１の暴走を防止しようと自動°リセット装置
２を取シ付けたものである。従来の自動リセット装置２
０基本矩形波入力端子３には、第４図に示すような一定
周期の矩形波４が入力される。仁の矩形波４の立上りの
タイミングでＤ型フリップフロップ５の出力Ｑが“Ｌ°
レベルに反転する。前記ＭＰＵ １の出カポ−）ＰＯか
らは、正常時において矩形波４に同期して第４図に示す
ようなパルス６が発生しており、Ｄ型フリップフロップ
５の出力Ｑが“Ｌ°レベルの状噛でパルス６が与えられ
ると、Ｄ型フリッグフロツプ５はパルス６の立下りのタ
イミングで出力Ｑが“Ｈ°レベルに復帰する。ところが
ＭＰＵ ｔが暴走して第４図の期間７のようにパルス６
が発生しなくなった場合には、Ｄ型フリップフロップ５
の出力Ｑは期間７において“Ｌ“レベルの状態が続く。
このように出力Ｑが“Ｌ“レベルの状態で矩形波４が“
Ｌ°レベルに反転すると、ＮＯＲゲート８の出力が“Ｈ
°レベルとなり、オープンコレクタ出力のインバータ９
を介してＭＰＵｒのリセット端子Ｒが′Ｌ”レベルにな
ってＭＰＵ＊の暴走を食い止め、矩形波４の立上シ時に
リセット状態が解除されてＭＰＵ ＋が再スタートする
。
Ｌ°レベルに反転すると、ＮＯＲゲート８の出力が“Ｈ
°レベルとなり、オープンコレクタ出力のインバータ９
を介してＭＰＵｒのリセット端子Ｒが′Ｌ”レベルにな
ってＭＰＵ＊の暴走を食い止め、矩形波４の立上シ時に
リセット状態が解除されてＭＰＵ ＋が再スタートする
。
なお、１０は電圧検出型のリセット用集積回路で。
ＭＰＵ１およびその周辺回路の電源電圧が動作範囲内か
否かを検出してＭＰＵ １のリセット端子Ｒにリセット
信号を印加するものである。
否かを検出してＭＰＵ １のリセット端子Ｒにリセット
信号を印加するものである。
発明が解決しようとする問題点
このような従来の構成では、ＭＰＵ１の出カポ−１−Ｐ
Ｏからパルス６が連続的に出力されるような暴走状態や
、出カポ−）ＰＯが′Ｌ”レベルに固定されるような暴
走状態を阻止できないものである。
Ｏからパルス６が連続的に出力されるような暴走状態や
、出カポ−）ＰＯが′Ｌ”レベルに固定されるような暴
走状態を阻止できないものである。
ところが、このような暴走状態の発生の確率は高＜、Ｍ
ＰＵｔの信頼性を低下させている。
ＰＵｔの信頼性を低下させている。
本発明はマイクロコンピュータの暴走を従来よシも正確
に検出して、暴走を確実に食い止めることのできる自動
リセット−装置を提供することを目的とする。
に検出して、暴走を確実に食い止めることのできる自動
リセット−装置を提供することを目的とする。
問題点を解決するための手段
本発明の自動リセット装置は、保護すべきマイクロコン
ピュータを、正常時には一定周期の矩形波に同期して出
力ポートから所定数のバ〜ヌを出力するよう構成する。
ピュータを、正常時には一定周期の矩形波に同期して出
力ポートから所定数のバ〜ヌを出力するよう構成する。
そして、この出力ポートからパルスが発生しないことを
検出してマイクロコンピュータのリセット端子にリセッ
ト信号を与える第１のリセット手段と、前記出力ポート
から所定数を越える一定数量のパルスが出力されたこと
を検出してマイクロコンピュータのリセット端子にリセ
ット信号を与える第２のリセット手段とを設けたことを
特徴とする。
検出してマイクロコンピュータのリセット端子にリセッ
ト信号を与える第１のリセット手段と、前記出力ポート
から所定数を越える一定数量のパルスが出力されたこと
を検出してマイクロコンピュータのリセット端子にリセ
ット信号を与える第２のリセット手段とを設けたことを
特徴とする。
作用
この構成によると、マイクロコンピュータの出力ポート
が“Ｈ“レベルまたは“Ｌ°レベルに固定された暴走状
態では第１のリセット手段がこの異常状態を検出して暴
走を食い止め、マイクロコンピュータの出力ダートから
連続してパルスが出力されるような暴走状態では第２の
リセット手段がこの異常状態を検出して暴走を食い止め
る。
が“Ｈ“レベルまたは“Ｌ°レベルに固定された暴走状
態では第１のリセット手段がこの異常状態を検出して暴
走を食い止め、マイクロコンピュータの出力ダートから
連続してパルスが出力されるような暴走状態では第２の
リセット手段がこの異常状態を検出して暴走を食い止め
る。
実施例
以下、本発明の一実施例を第１図と第２図に基づいて説
明する。なお、従来例を示す第８図と同様の作用をなす
ものには同一の符号を付けて説明する。
明する。なお、従来例を示す第８図と同様の作用をなす
ものには同一の符号を付けて説明する。
第１図は本発明の自動リセット装置を示す、矩形波入力
端子１１には基本矩形波入力端子３に供給される矩形波
４よりも短い周期の矩形波セが供給される。抵抗口とコ
ンデンサ１４とシュミットトリガインバータ正とＮＡＮ
Ｄゲート１６とで構成される回路は、矩形波入力端子１
１供給される矩形波νの立上）時に暴走監視スタードパ
〃ス１７を形成してＤ型フリップフロップ１８ 、１９
のリセットを行い“暴走監視°がスタートされる。
端子１１には基本矩形波入力端子３に供給される矩形波
４よりも短い周期の矩形波セが供給される。抵抗口とコ
ンデンサ１４とシュミットトリガインバータ正とＮＡＮ
Ｄゲート１６とで構成される回路は、矩形波入力端子１
１供給される矩形波νの立上）時に暴走監視スタードパ
〃ス１７を形成してＤ型フリップフロップ１８ 、１９
のリセットを行い“暴走監視°がスタートされる。
ここで暴走が監視されるＭＰＵｒは入カポ−）ＰＩが“
Ｈ°レベルから“Ｌ°レベルに変化したこと検出して出
力ポートＰＯに“Ｌ“パルスを出力するよう構成されて
おシ、入カポ−）ＰＩにはシュミットトリガインバータ
虎の出力信号が印加されると、ＭＰＵｘが正常動作して
いる場合には第２図に示すようにパ／Ｌ’ヌ田がｉつだ
け出力される。＠記り型フリップフロップ込の出力Ｑは
Ｈ°レベルから′Ｌ°レベルに変化するが暴走監視ス
タードパ〜ス１７が再び入力されるまで変化しないため
、後段のＤ型フリップフロップ１９ 、２１ 、２２の
出力に影響を与えない。
Ｈ°レベルから“Ｌ°レベルに変化したこと検出して出
力ポートＰＯに“Ｌ“パルスを出力するよう構成されて
おシ、入カポ−）ＰＩにはシュミットトリガインバータ
虎の出力信号が印加されると、ＭＰＵｘが正常動作して
いる場合には第２図に示すようにパ／Ｌ’ヌ田がｉつだ
け出力される。＠記り型フリップフロップ込の出力Ｑは
Ｈ°レベルから′Ｌ°レベルに変化するが暴走監視ス
タードパ〜ス１７が再び入力されるまで変化しないため
、後段のＤ型フリップフロップ１９ 、２１ 、２２の
出力に影響を与えない。
ところが、ＭＰＵＩが暴走して出カポ−１−ＰＯよシ２
個以上のパルス２０“が出力された場合には、まず最初
の立上シ時にＤ型フリップフロップ坊の出力Ｉが′Ｈ”
から“Ｌ”レベルに変化し、２回目の立上）時にＬ レ
ベルからＨレベルに変化する。
個以上のパルス２０“が出力された場合には、まず最初
の立上シ時にＤ型フリップフロップ坊の出力Ｉが′Ｈ”
から“Ｌ”レベルに変化し、２回目の立上）時にＬ レ
ベルからＨレベルに変化する。
Ｄ型フリップフロップ訪の出力Ｑが“ＬルベルからＨ−
Ｌ／ ヘルに変化すると、Ｄ型フリップフロップ１９の
出力Ｑは“Ｌ”レベルから“Ｈ“レベルに変化する。Ｄ
型フリップフロップ１９の出力Ｑが“Ｌ”しベルカラ“
Ｈ“レヘ帽こ衷化すると、Ｄ型フリップフロップＺの出
力Ｑは“Ｈ゛レベルら“Ｌ″レベル変化する。Ｄ型フリ
ップ、１０ツブ４の出力Ｑが“Ｌ“レベルの状態で前記
の基本矩形波入力端子３に供給される基本矩形波４が“
Ｌ”レベルから“Ｈ“レベルに変化するとＤ型フリップ
フロップｎの出で基本矩形波が′Ｈルベルから“Ｌルベ
ルに変化すると、ＭＰＵｚのリセット端子Ｒには、ＮＯ
Ｒゲ−）Ｚ３ 、２４ト抵抗５とコンデンサ怒とシュミ
ットトリガインバータＩおよびオーブンコレクタ出力イ
ンパータあとで構成される回路を介して、′Ｈ”レベル
かう′Ｌｍレベルに反転するリセット信号四が印加され
る。このときりナツト端子Ｒは、基本矩形波４が″Ｌル
ベルの期間中は、 ”Ｌ”レベルを保持している。
Ｌ／ ヘルに変化すると、Ｄ型フリップフロップ１９の
出力Ｑは“Ｌ”レベルから“Ｈ“レベルに変化する。Ｄ
型フリップフロップ１９の出力Ｑが“Ｌ”しベルカラ“
Ｈ“レヘ帽こ衷化すると、Ｄ型フリップフロップＺの出
力Ｑは“Ｈ゛レベルら“Ｌ″レベル変化する。Ｄ型フリ
ップ、１０ツブ４の出力Ｑが“Ｌ“レベルの状態で前記
の基本矩形波入力端子３に供給される基本矩形波４が“
Ｌ”レベルから“Ｈ“レベルに変化するとＤ型フリップ
フロップｎの出で基本矩形波が′Ｈルベルから“Ｌルベ
ルに変化すると、ＭＰＵｚのリセット端子Ｒには、ＮＯ
Ｒゲ−）Ｚ３ 、２４ト抵抗５とコンデンサ怒とシュミ
ットトリガインバータＩおよびオーブンコレクタ出力イ
ンパータあとで構成される回路を介して、′Ｈ”レベル
かう′Ｌｍレベルに反転するリセット信号四が印加され
る。このときりナツト端子Ｒは、基本矩形波４が″Ｌル
ベルの期間中は、 ”Ｌ”レベルを保持している。
その結果、ＭＰＵＩがリセットされて暴走が食い止めら
れる。基本矩形波４が再び“ビレベルから“Ｌ°レベル
に変化すると、ＮＯＲゲー）２４の出゛力も“Ｌ°レベ
ルから“Ｈ”レベルに変化し、さらに抵抗５とコンデン
サ謳とシュミットトリガインバータＩおよびＮＡＮＤゲ
ートＩによシ構成される回路によシ、Ｄ型フリップフロ
ップ４．２２のプリセット端子ＰＲに“Ｌ°レベルに反
転するプリセットパルス３１を出力してＤ型フリップフ
ロップ２１ 、２１！の出力をプリセットし、再び暴走
監視を開始する。
れる。基本矩形波４が再び“ビレベルから“Ｌ°レベル
に変化すると、ＮＯＲゲー）２４の出゛力も“Ｌ°レベ
ルから“Ｈ”レベルに変化し、さらに抵抗５とコンデン
サ謳とシュミットトリガインバータＩおよびＮＡＮＤゲ
ートＩによシ構成される回路によシ、Ｄ型フリップフロ
ップ４．２２のプリセット端子ＰＲに“Ｌ°レベルに反
転するプリセットパルス３１を出力してＤ型フリップフ
ロップ２１ 、２１！の出力をプリセットし、再び暴走
監視を開始する。
また、このときＭＰＵｚのリセットも解除され各種の処
理を再開する。
理を再開する。
さらに、第１図に示すＤ型フリップフロップ５とＮＯＲ
ゲート８とで構成される回路は、第８（２）における従
来例とほぼ同様であるが、ＭＰＵ１が暴走して出カポ−
）ＰＯが“Ｈ°レベルまたは“Ｌ”レベルに固定され何
のパルスも出力されない場合にＭＰＵ ｔをリセットす
る。
ゲート８とで構成される回路は、第８（２）における従
来例とほぼ同様であるが、ＭＰＵ１が暴走して出カポ−
）ＰＯが“Ｈ°レベルまたは“Ｌ”レベルに固定され何
のパルスも出力されない場合にＭＰＵ ｔをリセットす
る。
このように、ＮＯＲゲートツを介してリセット端子Ｒに
接続されている前記り型フリップフロップ５ とＮＯＲ
ゲート８などから構成される第１のリセット手段Ａと、
前記り型フリップフロッグ迅。
接続されている前記り型フリップフロップ５ とＮＯＲ
ゲート８などから構成される第１のリセット手段Ａと、
前記り型フリップフロッグ迅。
１９ 、２１ 、２２などから構成される第２のリセッ
ト手段Ｂとを設けたため、ＭＰＵｔの出カポ−）ＰＯか
ら一定周期にただ１個のパルスが加が出力された場釡に
のみ正常動作しているものと判断し、ＭＰＵＩの出カポ
−）ＰＯよ９２個以上のパルスが出力された場合、出力
ポートＰＯが′Ｈ”レベルまたは“Ｌ”レベルに固定さ
れた場合の何れの場合であってもＭＰＵｚが暴走してい
ると判定して、ＭＰＵｔをリセットし、暴走を確実に食
い止めることができる。
ト手段Ｂとを設けたため、ＭＰＵｔの出カポ−）ＰＯか
ら一定周期にただ１個のパルスが加が出力された場釡に
のみ正常動作しているものと判断し、ＭＰＵＩの出カポ
−）ＰＯよ９２個以上のパルスが出力された場合、出力
ポートＰＯが′Ｈ”レベルまたは“Ｌ”レベルに固定さ
れた場合の何れの場合であってもＭＰＵｚが暴走してい
ると判定して、ＭＰＵｔをリセットし、暴走を確実に食
い止めることができる。
上記実施例では、一定周期内ただ１個のパルスフが出カ
ポ−）ＰＯから出力されている時のみＭＰＵ＋が正常動
作しているものと判断したが、カウンタあるいはコンパ
レータ等で構成することによ＃）ｎ個以上ｍ個以下（ｎ
ｅｍは整数でｎ≦ｍ）、のパルスが出力されている時に
のみ、正常と判断することもできる。
ポ−）ＰＯから出力されている時のみＭＰＵ＋が正常動
作しているものと判断したが、カウンタあるいはコンパ
レータ等で構成することによ＃）ｎ個以上ｍ個以下（ｎ
ｅｍは整数でｎ≦ｍ）、のパルスが出力されている時に
のみ、正常と判断することもできる。
発明の効果
以上のように本発明によると、保護すべきマイクロコン
ピュータを、正常時には一定周期の矩形波に同期して出
力ポートから所定数のパルスを出力するよう構成し、出
力ポートからパルスが発生しないことを検出してマイク
ロコンピュータのリセット端子にリセット信号を与える
第１のリセット手段と、出力ポートから所定数を越える
一定数量のパルスが出力されたことを検出してマイクロ
コンピュータのリセット端子にリセット信号を与える第
２のリセット手段とを設けたため、マイクロコンピュー
タの暴走を従来よシも正確に判断し、自動的にリセット
して暴走を阻止するこ・とができ、マイクロコンピュー
タを応用したシステムの信頼性および安全性を高めるこ
とができ、その゛実用的効果は大なるものがある。
ピュータを、正常時には一定周期の矩形波に同期して出
力ポートから所定数のパルスを出力するよう構成し、出
力ポートからパルスが発生しないことを検出してマイク
ロコンピュータのリセット端子にリセット信号を与える
第１のリセット手段と、出力ポートから所定数を越える
一定数量のパルスが出力されたことを検出してマイクロ
コンピュータのリセット端子にリセット信号を与える第
２のリセット手段とを設けたため、マイクロコンピュー
タの暴走を従来よシも正確に判断し、自動的にリセット
して暴走を阻止するこ・とができ、マイクロコンピュー
タを応用したシステムの信頼性および安全性を高めるこ
とができ、その゛実用的効果は大なるものがある。
第１図は、本発明の自動リセット装置の一実強例の回路
図、第２図は同装置のマイクロコンピュータの正常状即
と暴走状態の要部タイミング図、第８図は従来例の自動
リセット装置の回路図、第４Ｕ！；！Ｊは第３図の自動
リセット装置の、ａ作を説明するタイミング図である。
図、第２図は同装置のマイクロコンピュータの正常状即
と暴走状態の要部タイミング図、第８図は従来例の自動
リセット装置の回路図、第４Ｕ！；！Ｊは第３図の自動
リセット装置の、ａ作を説明するタイミング図である。
Claims (1)
- １、保護すべきマイクロコンピュータを、正常時には一
定周期の矩形波に同期して出力ポートから所定数のパル
スを出力するよう構成し、前記出力ポートからパルスが
発生しないことを検出して前記マイクロコンピュータの
リセット端子にリセット信号を与える第１のリセット手
段と、前記出力ポートから前記所定数を越える一定数量
のパルスが出力されたことを検出して前記マイクロコン
ピュータのリセット端子にリセット信号を与える第２の
リセット手段とを設けたマイクロコンピュータの自動リ
セット装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62133575A JPS63298448A (ja) | 1987-05-28 | 1987-05-28 | マイクロコンピュ−タの自動リセット装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62133575A JPS63298448A (ja) | 1987-05-28 | 1987-05-28 | マイクロコンピュ−タの自動リセット装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298448A true JPS63298448A (ja) | 1988-12-06 |
Family
ID=15108018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62133575A Pending JPS63298448A (ja) | 1987-05-28 | 1987-05-28 | マイクロコンピュ−タの自動リセット装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298448A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667461A (en) * | 1979-11-05 | 1981-06-06 | Toshiba Corp | Detecting timer circuit for abnormal computer |
| JPS61120249A (ja) * | 1984-11-16 | 1986-06-07 | Nec Home Electronics Ltd | デツドマンタイマ回路 |
-
1987
- 1987-05-28 JP JP62133575A patent/JPS63298448A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5667461A (en) * | 1979-11-05 | 1981-06-06 | Toshiba Corp | Detecting timer circuit for abnormal computer |
| JPS61120249A (ja) * | 1984-11-16 | 1986-06-07 | Nec Home Electronics Ltd | デツドマンタイマ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586179A (en) | Microprocessor reset with power level detection and watchdog timer | |
| US8847649B2 (en) | Circuit and method of adjusting system clock in low voltage detection, and low voltage reset circuit | |
| KR100296984B1 (ko) | 전자제어장치용감시시스템 | |
| US10649487B2 (en) | Fail-safe clock monitor with fault injection | |
| JP4288011B2 (ja) | マルチプルコンポーネントシステムに対するリセットシステム | |
| JPH0120777B2 (ja) | ||
| US20090265581A1 (en) | Data system having a variable clock pulse rate | |
| JPS63298448A (ja) | マイクロコンピュ−タの自動リセット装置 | |
| KR100294523B1 (ko) | 마이크로컴퓨터 | |
| JPS61102171A (ja) | インバ−タのリトライ制御装置 | |
| US5489863A (en) | Reset circuit | |
| WO1982003929A1 (en) | A program runaway monitoring circuit for computers | |
| JPS58158726A (ja) | マイクロコンピユ−タ用制御装置 | |
| US11764771B2 (en) | Event detection control device and method for circuit system controlled by pulse wave modulation signal | |
| JPH01197848A (ja) | Ｃｐｕの暴走防止回路 | |
| JPH0143650Y2 (ja) | ||
| KR100407569B1 (ko) | 발진제어기능을구비한발진회로 | |
| JPH04256038A (ja) | ウオッチドックタイマ検査装置 | |
| JPS6120077B2 (ja) | ||
| US20200112164A1 (en) | Circuit with critical operating condition warning, corresponding device and method | |
| WO2023055388A1 (en) | External crystal oscillator cycle duration and variation tracking | |
| KR100459225B1 (ko) | 프레임 구조 프로세서 | |
| JPH05218834A (ja) | リセット回路 | |
| JPH0334689B2 (ja) | ||
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 |