JPS63296415A - 可変閾値アナログ・ディジタルコンバ−タ - Google Patents
可変閾値アナログ・ディジタルコンバ−タInfo
- Publication number
- JPS63296415A JPS63296415A JP13212487A JP13212487A JPS63296415A JP S63296415 A JPS63296415 A JP S63296415A JP 13212487 A JP13212487 A JP 13212487A JP 13212487 A JP13212487 A JP 13212487A JP S63296415 A JPS63296415 A JP S63296415A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- threshold value
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 abstract description 6
- 238000013139 quantization Methods 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアナログ・ディジタルコンバータに関し、特に
アナログ入力信号のピーク値が使用環境により一定値に
制限され、ディジタル信号出力の相対値のみが使用され
るアナログ・ディジタルコンバータに関する。
アナログ入力信号のピーク値が使用環境により一定値に
制限され、ディジタル信号出力の相対値のみが使用され
るアナログ・ディジタルコンバータに関する。
従来のアナログ・ディジタルコンバータは一般に固定閾
値とアナログ入力信号レベルとを比較器により比較し、
その結果を符号器によりある決められた論理演算に従い
ディジタル信号に変換する構成である。
値とアナログ入力信号レベルとを比較器により比較し、
その結果を符号器によりある決められた論理演算に従い
ディジタル信号に変換する構成である。
上述した従来のアナログ・ディジタルコンバータは閾値
が固定となっており、アナログ入力信号のピーク値に合
わせて閾値が設定され、いわゆる過負荷を防ぐような構
成となっている。そのため、（故小なアナログ入力信号
に対しては割当てられるビット数が少なく信号対雑音比
の低下を免れ得ない。
が固定となっており、アナログ入力信号のピーク値に合
わせて閾値が設定され、いわゆる過負荷を防ぐような構
成となっている。そのため、（故小なアナログ入力信号
に対しては割当てられるビット数が少なく信号対雑音比
の低下を免れ得ない。
ｒ問題点を解決するための手段〕
本発明の可変閾値アナログ・ディジタルコンバータはア
ナログ入力信号を閾値と比較する比較器と、前記比較器
の出力を符号化しディジタル信号に変換する符号器とを
備え、前記アナログ入力信号のピーク値を検出する回路
の出力により前記閾値を変化させる構成である。
ナログ入力信号を閾値と比較する比較器と、前記比較器
の出力を符号化しディジタル信号に変換する符号器とを
備え、前記アナログ入力信号のピーク値を検出する回路
の出力により前記閾値を変化させる構成である。
次に、本発明の実施例について図面を参照して説明する
。
。
本発明の一実施例を示す第１図を参照すると、アナログ
入力端子ＡＩＮに入力したアナログ信号は複数の異った
閾値を与えられたｎ個の比較器Ｃ１〜Ｃｎに共通に導か
れ、信号振幅の大小を比較される。この比較結果の２値
化号を符号器ＣＯＤに入力して所定の論理演算により符
号化してディジタル信号としてｍ個のディジタル出力端
子Ｄ１〜Ｄｍから出力する。アナログ信号はピーク検出
回路ＰＨにも導びかれ、この回路ＰＨの出力により閾値
電圧源ＶＲの出力レベルを変化させる。
入力端子ＡＩＮに入力したアナログ信号は複数の異った
閾値を与えられたｎ個の比較器Ｃ１〜Ｃｎに共通に導か
れ、信号振幅の大小を比較される。この比較結果の２値
化号を符号器ＣＯＤに入力して所定の論理演算により符
号化してディジタル信号としてｍ個のディジタル出力端
子Ｄ１〜Ｄｍから出力する。アナログ信号はピーク検出
回路ＰＨにも導びかれ、この回路ＰＨの出力により閾値
電圧源ＶＲの出力レベルを変化させる。
閾値電圧源ＶＲの出力はｎ＋１個のインピーダンス素子
２０〜２ｎの直列接続回路に加えられ、各接続点から分
圧された閾値電圧を比較器０１〜Ｃｎの入力端子に各々
印加される。
２０〜２ｎの直列接続回路に加えられ、各接続点から分
圧された閾値電圧を比較器０１〜Ｃｎの入力端子に各々
印加される。
上記閾値の可変設定は例えば第２図の構成により実現で
きる。閾値はｉ個の閾値電圧源■１〜Ｖｉにより発生さ
せ、各出力端子１〜ｉの一つの端子に接続されるスイッ
チＳＷによって抵抗ＲＯ〜Ｒｎの直列接続からなる閾値
抵抗回路網に導ひかれ所定の閾値を与える。ここで、ス
イッチＳＷはピーク検出回路Ｐ Ｈにより切替制御する
。なお、第２図記載の構成は閾値が段階的に変化する回
路の一例であるが、連続的に変化する回路でも同様に実
施できる。
きる。閾値はｉ個の閾値電圧源■１〜Ｖｉにより発生さ
せ、各出力端子１〜ｉの一つの端子に接続されるスイッ
チＳＷによって抵抗ＲＯ〜Ｒｎの直列接続からなる閾値
抵抗回路網に導ひかれ所定の閾値を与える。ここで、ス
イッチＳＷはピーク検出回路Ｐ Ｈにより切替制御する
。なお、第２図記載の構成は閾値が段階的に変化する回
路の一例であるが、連続的に変化する回路でも同様に実
施できる。
ピーク検出回路Ｐ ｌ−１は入力されたアナログ信号レ
ベルが低いときは閾値を全体的に下げて量子化ステップ
を小さくし、逆にアナログ信号レベルが高いときは閾値
を全体的に上げて量子化ステップを大きくする動作を行
なう。ピーク検出回路Ｐ ｌ−１は例えば入力アナログ
信号をピークホールドし、その出力レベルに応じて閾値
電圧源ＶＲの出力レベルを連続的に制御するか、又はピ
ークホールドの出力レベルを別の比較器で比較し、その
結果によって第２図のスイッチＳＷを制御する構成を採
用できる。
ベルが低いときは閾値を全体的に下げて量子化ステップ
を小さくし、逆にアナログ信号レベルが高いときは閾値
を全体的に上げて量子化ステップを大きくする動作を行
なう。ピーク検出回路Ｐ ｌ−１は例えば入力アナログ
信号をピークホールドし、その出力レベルに応じて閾値
電圧源ＶＲの出力レベルを連続的に制御するか、又はピ
ークホールドの出力レベルを別の比較器で比較し、その
結果によって第２図のスイッチＳＷを制御する構成を採
用できる。
以上説明したように本発明によれば、入力アナログ信号
レベルに応じ閾値を変化させて量子化ステップを変える
ことにより、微小入力に対して信号対雑音比の劣化を招
くことを防止できる。
レベルに応じ閾値を変化させて量子化ステップを変える
ことにより、微小入力に対して信号対雑音比の劣化を招
くことを防止できる。
第１図および第２図は本発明の一実施例を示す構成図で
ある。 ＡＩＮ・・・アナログ入力端子、Ｄ１〜Ｄｍ・・・ディ
ジタル出力端子、ＶＲ・・・閾値電圧源、Ｃ１〜Ｃｎ・
・・比較器、ＺＯ〜Ｚｎ・・・インピーダンス素子、Ｐ
Ｈ・・・ピーク検出回路、ＣＯＤ・・・符号器。 、−２ 第 １ 開
ある。 ＡＩＮ・・・アナログ入力端子、Ｄ１〜Ｄｍ・・・ディ
ジタル出力端子、ＶＲ・・・閾値電圧源、Ｃ１〜Ｃｎ・
・・比較器、ＺＯ〜Ｚｎ・・・インピーダンス素子、Ｐ
Ｈ・・・ピーク検出回路、ＣＯＤ・・・符号器。 、−２ 第 １ 開
Claims (1)
- アナログ入力信号を閾値と比較する比較器と、前記比較
器の出力を符号化しディジタル信号に変換する符号器と
を備え、前記アナログ入力信号のピーク値を検出する回
路の出力により前記閾値を変化させることを特徴とする
可変閾値アナログ・ディジタルコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13212487A JPS63296415A (ja) | 1987-05-27 | 1987-05-27 | 可変閾値アナログ・ディジタルコンバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13212487A JPS63296415A (ja) | 1987-05-27 | 1987-05-27 | 可変閾値アナログ・ディジタルコンバ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63296415A true JPS63296415A (ja) | 1988-12-02 |
Family
ID=15073968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13212487A Pending JPS63296415A (ja) | 1987-05-27 | 1987-05-27 | 可変閾値アナログ・ディジタルコンバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63296415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729373A (en) * | 1994-11-16 | 1998-03-17 | Nec Corporation | Reproducing circuit of monitor signal |
| FR2923102A1 (fr) * | 2007-10-30 | 2009-05-01 | Valeo Systemes Thermiques | Procede de numerisation d'un signal quelconque |
-
1987
- 1987-05-27 JP JP13212487A patent/JPS63296415A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729373A (en) * | 1994-11-16 | 1998-03-17 | Nec Corporation | Reproducing circuit of monitor signal |
| FR2923102A1 (fr) * | 2007-10-30 | 2009-05-01 | Valeo Systemes Thermiques | Procede de numerisation d'un signal quelconque |
| EP2056071A3 (fr) * | 2007-10-30 | 2009-07-29 | Valeo Systèmes Thermiques | Procédé de numérisation d'un signal quelconque |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459465A (en) | Sub-ranging analog-to-digital converter | |
| US5936566A (en) | Auto-reference pseudo-flash analog to digital converter | |
| US5231398A (en) | Method and apparatus for self-tracking multiple analog to digital conversion | |
| EP0153778A2 (en) | Multi-step parallel analog-digital converter | |
| US5231399A (en) | Differential quantizer reference resistor ladder for use with an analog-to-digital converter | |
| US5581255A (en) | Embedded subranging analog to digital converter | |
| US6011502A (en) | Pseudo two-step current-mode analog-to-digital converter | |
| KR0138775B1 (ko) | 전압추정기를지니는다단계플래시아날로그디지탈변환기 | |
| EP0026579B1 (en) | A digital-to-analog conversion system | |
| JPH07154255A (ja) | コンバータ回路 | |
| KR920013936A (ko) | 고속 아날로그-디지탈 변환기 | |
| KR100235465B1 (ko) | 플래시형 아날로그-디지탈 변환기 | |
| GB2452751A (en) | Analog-to-Digital Converter comprising selective comparators | |
| KR20090031184A (ko) | 디지털 투 아날로그 컨버터 | |
| JPS63296415A (ja) | 可変閾値アナログ・ディジタルコンバ−タ | |
| EP0508454B1 (en) | A/D converter | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| US4866443A (en) | A/D converter having multiplication function | |
| KR100291723B1 (ko) | 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기 | |
| EP0610627A3 (en) | A/D Converter | |
| KR100342396B1 (ko) | 폴딩 아날로그-디지털 변환기 | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| CN114696832A (zh) | 模数转换器及模数转换方法 | |
| JPS628051B2 (ja) | ||
| KR900008783A (ko) | 아날로그-디지탈 변환기 |