JPS6329303Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はデータ設定回路に係り、複数のデータ
を迅速且つ容易に設定記憶しうるデータ設定回路
に係る。

一般に、危険個所及び塵埃個所におけるプリセ
ツトカウンタは、耐圧防爆構造や防塵構造として
カウンタ本体が防爆及び防塵用ケースで覆われて
いるため、この状態でカウンタ本体を開放して数
値のプリセツトを行なうことは困難である。従つ
て、カウンタ本体より導出したリード線に接続し
たデータ設定用及びデータ記憶駆動用等のスイツ
チを操作して数値データ等のプリセツトを行なつ
ている。

従来の上記防爆及び防塵タイプでしかも上記数
値データを各桁独立して設定、記憶させる型のも
のとしては、表示手段の各桁毎に数値を１→２→
３…９→０と順次歩進的に切換表示せしめてお
き、作業者がこれを継続的に監視し所望の数値が
表示されたときこの数値をプリセツトカウンタに
記憶せしめるものがある。しかるにこれによれ
ば、所望の数値が表示されるまでの待ち時間が無
駄であり数値設定に時間がかかるという欠点があ
り、又設定操作中は作業者が上記の如く継続的監
視を行なわなければならずしかも変化する数値表
示の一瞬を捕えて設定を行なうため作業が面倒で
あると共に設定エラーを起こし易い欠点がある。

そこで、本考案は上記欠点を除去したデータ設
定回路を提供することを目的とする。

本考案は、複数の数値データを予め択一的に順
次設定しうるデータ設定手段と、データ設定操作
を開始する際に操作されるイニシヤルリセツトス
イツチと、データ設定時に操作されるデータセツ
トスイツチと、上記データ設定手段より逐次デー
タ信号を供給され上記一の数値データを指定され
た記憶個所に順次個別に記憶するデータ記憶手段
と、該データセツトスイツチの操作により設定信
号及び桁送り信号を出力する信号発生手段と、前
記イニシヤルリセツトスイツチからのゲート信号
を供給されて一のデータ記憶個所を指定する記憶
個所指定信号を出力し、該信号発生手段からの設
定信号が出力されるとともに該記憶個所指定信号
を該一のデータ記憶手段に供給する記憶個所指定
手段と、前記信号発生手段からの桁送り信号を供
給されて桁数をカウントし前記記憶個所指定手段
に次の数値データを設定せしめる桁を指示する信
号を出力するカウンタ回路とからなるものであ
る。

従つて、本考案はデータ設定手段によりの数値
データを選択した後データセツトスイツチを操作
することによりの数値データが指定された桁の記
憶個所に記憶されるとともに、次にプリセツトす
る桁の記憶個所を自動的に指定するようにしたも
のであり、複数桁の数値データを順次簡単な操作
で各桁ごとにプリセツトできるようにしたもので
ある。

次に、その１実施例につき説明する。

図は本考案になるデータ設定回路の１実施例の
回路図である。図中、データ設定回路１は最終的
に数値表示手段の各表示桁部に夫々１，２，３，
…９，０のうちの一つの数字を表示しｎ（ｎは複
数）桁に数値を表示するものである。２はロータ
リスイツチ（データ設定手段）で、回動子２ａと
数字「０」、「１」、「２」…「９」を夫々設定する
ための10個の数値端子２ｂとよりなる。３はデー
タセツトスイツチ、４はイニシヤルリセツトスイ
ツチである。５は10進法数値データを２進法数値
データに変換するエンコーダ、６はアンドゲー
ト、７はモノマルチバイブレータ（信号発生手
段）、８はＳ−Ｒフリツプフロツプ回路、９，９
−１，９−２…９−ｎはｎ個のアンドゲートであ
る。

１０はゲート付デコーダ回路（記憶個所指定手
段）でＧ端子にゲート信号を入力されたときのみ
予め入力された２進法数値データを10進法数値デ
ータに変換して出力するものである。１１はカウ
ンタ回路でＣ端子に入力されるクロツクパルスの
個数を計数しこの計数値を２進法数値データに変
換して上記デコーダ回路１０に出力する。

１２はオシレータ回路で、上記ゲート信号を同
様に入力されることにより、１〜２Hzのパルスを
発振しアンドゲート１３，１３−１，１３−２，
…１３−ｎに入力させる。１４はＳ−Ｒフリツプ
フロツプ回路である。

１５，１５−１，１５−２，…１５−ｎは複数
桁に対応するｎ桁用ｎ個のデータ記憶回路で、
夫々Load端子にLoad信号が入力されたときのみ
エンコーダ５よりの２進法数値データを記憶し出
力するもので数値データの更新はLoad信号によ
り行なわれる。

１６はプリセツトカウンタで、上記データ記憶
回路１５よりの２進法数値データを入力されプリ
セツトする機能を有する。

１７，１７−１，１７−２，…１７−ｎはｎ桁
用ｎ組の７−セグメントドライバ回路、１８，１
８−１，１８−２，１８−ｎはｎ桁用ｎ組の７−
セグメントLED（発光ダイオード）であり、各桁
用ドライバ回路１７が上記データ記憶回路１５よ
りの２進法数値データを入力されこれに対応する
７−セグメントLED１８を10進法数値として駆
動表示させる。

１９，１９−１，１９−２，…１９−ｎ，１９
−（ｎ＋１）は点滅表示ドライバ回路、２０，２
０−１，２０−２，２０−２，２０−ｎ，２０−
（ｎ＋１）は点滅表示LEDであり、上記数値デー
タが任意桁に設定完了した状況を順次表示する。

２１はケース側壁で、側壁２１より図中右方の
回路をケース内に収納し且つケース外の離れた位
置に図中左方のロータリスイツチ２、データセツ
トスイツチ３、イニシヤルリセツトスイツチ４を
配置しリモートコントロールをするものである。
ここでケース側壁２１を貫通するのは単にリード
線のみでありケース側壁２１を開閉させる必要は
なく又ケース側壁２１を機械的機構が挿通するこ
とがないため防爆型又は防塵型に適している。

次に上記データ設定回路１の動作につき説明す
る。まず、イニシヤルリセツトスイツチ４を押動
し閉成すると、フリツプフロツプ回路８がセツト
されそのＱ端子より信号が出力される。従つて、
アンドゲート６のインタロツクが解除されると共
に、オシレータ回路１２が動作開始してパルス信
号を出力し、更にデコーダ回路１０がゲート信号
を入力されてその“０”端子より信号を出力す
る。かくしてアンドゲート１３−１が開かれドラ
イバ回路１９−１を介して最上桁（ｎ桁）用点滅
LED２０−１が点滅を開始し、作業者はこの点
滅を観察して最上桁へのデータセツトが可能とな
つたことを知る。尚イニシヤルリセツトスイツチ
４が復帰開成してもフリツプフロツプ回路８の出
力信号は保持されるためこの状態は継続される。

ここで、ロータリスイツチ２の回動子２ａを回
動させて所望数値の端子２ｂに択一的に切換接触
させ所望の数値データを設定する。次いで、デー
タセツトスイツチ３を押動し閉成するとアンドゲ
ート６が開きモノマルチバイブレータ７が動作し
そのＱ端子よりワンシヨツト信号（設定信号）が
出力される。このワンシヨツト信号及び上記デコ
ーダ回路１０の“０”端子の出力信号によりアン
ドゲート９−１が開きデータ記憶回路１５−１に
Load信号が入力される。従つてロータリスイツ
チ２により設定され且つエンコーダ５により２進
法数値データに変換されていたデータ信号がデー
タ記憶回路１５−１に記憶される。更にこのデー
タはデータ記憶回路１５−１から出力されプリセ
ツトカウンタ１６に最上桁データとしてプリセツ
トされると共に、ドライバ回路１７−１を介して
最上桁用７−セグメントLED１８−１により表
示される。

続いて、データセツトスイツチ３の押動力を解
除し開成させ、モノマルチバイブレータ７を非作
動に切換えるとＱ端子の出力が停止すると共に
端子からワンシヨツト信号（桁送り信号）が出力
され、カウンタ回路１１に入力される。カウンタ
回路１１はこの入力信号の個数を積算的に計数し
その数値（この数値は桁送り回数を示しこの場合
１である）を一旦２進法データに変換してデコー
ダ回路１０に出力し、ここで再び10進法データ、
即ち１に戻される。従つてデコーダ回路１０は上
記“０”端子よりの出力を停止すると共に“１”
端子より信号を切換出力し、次にプリセツトされ
る記憶個所を指定する。従つて、アンドゲート１
３−１が閉じて点滅LED２０−１の点滅が消灯
すると共に、アンドゲート１３−２が開きｎ−１
桁用点滅LED２０−２が点滅開始しｎ−１桁目
へのデータセツト可能状態が表示される。

ここで、再度ロータリスイツチ２を操作してｎ
−１桁目用の数値データを設定し、データセツト
スイツチ３を押動閉成する。すると同様にしてモ
ノマルチバイブレータ７がＱ端子よりワンシヨツ
ト信号を出力し、これとデコーダ回路１０の
“１”端子の出力信号とによりアンドゲート９−
２が開きデータ記憶回路１５−２にLoad信号が
入力される。かくして２番目のデータがデータ記
憶回路１５−２に記憶されプリセツトカウンタ１
６にｎ−１桁データとしてプリセツトされると共
にｎ−１桁用７−セグメントLED１８−２によ
り表示される。続いてデータセツトスイツチ３の
開成時にカウンタ回路１１がモノマルチバイブレ
ータ７の端子よりのワンシヨツト信号を計数し
デコーダ回路１０は“２”端子より信号を切換出
力しｎ−２桁のデータセツト可能を表示する点滅
LED２０−３が点滅開始する。

同様にして全てのｎ桁の数値設定が終了する
と、最小桁である１桁目の設定終了によりデコー
ダ回路１０が“ｎ”端子より信号を出力し、フリ
ツプフロツプ回路１４をセツトする。従つてその
Ｑ端子より信号が出力され、ドライバ回路１９−
（ｎ＋１）を介して点滅LED２０−（ｎ＋１）を
点滅させ数値設定が完了したことを表示すると共
に、フリツプフロツプ回路８をリセツトさせ、ア
ンドゲート６、デコーダ回路１０にゲート禁止を
かけ新なデータ設定を禁止させる。

かくして数値設定は完了するが、ここで更に新
に異なるデータを設定したい場合には、イニシヤ
ルリセツトスイツチ４を押すと、フリツプフロツ
プ回路１４がリセツトされ点滅表示LED２０−
（ｎ＋１）が消灯すると共に、カウンタ回路１１
がリセツトされて計数値が０に復帰し、更にフリ
ツプフロツプ回路８がセツトされ上記の如くｎ桁
用点滅LEDが点滅し新なデータ設定準備が完了
する。

上記操作によれば、データの設定桁はデータセ
ツトスイツチ３の開成時に自動的に送られしかも
次の設定桁が点滅LED２０により表示されるた
め設定桁を間違うことがない。又各桁のデータ設
定はロータリスイツチ２の回動子２ａの一回の位
置決め、及びデータセツトスイツチ３の一回の押
動のみにより直ちに待時間なく行ないうるため操
作が簡単であり操作時間も短い。又データセツト
が完了した後、更に設定操作を誤つて行なつたと
してもイニシヤルリセツトスイツチ４を押さない
限りデータが変ることなく安全である。

上記実施例中、ロータリスイツチ２はこれに限
らず、数値０〜９を任意に設定できるものであれ
ば、押釦式スイツチ等の他のスイツチでもよい。

上述の如く、本考案になるデータ設定回路は、
複数桁の数値データをプリセツトする際ｎ桁のデ
ータの各桁ごとに夫々ロータリスイツチにより手
動でデータを予め設定すると共に、データセツト
スイツチを押すことのみによりその桁の数値デー
タが指定された桁のデータ記憶回路に記憶され、
更にはプリセツト及び表示が行なわれ、しかもデ
ータセツトスイツチ、信号発生手段、カウンタ回
路及び記憶個所指定手段により上記数値データの
プリセツトとともに自動的に桁送りが行なわれる
ため、従来進歩的に変化する数値を継続的に監視
して無駄な待ち時間があつたものに比して、作業
は簡単且つ短時間で済み設定エラーも送り難い等
の特長を有する。

【図面の簡単な説明】

図は本考案になるデータ設定回路の１実施例の
回路図である。 １……データ設定回路、２……ロータリスイツ
チ、３……データセツトスイツチ、４……イニシ
ヤルリセツトスイツチ、５……エンコーダ、７…
…モノマルチバイブレータ、１０……デコーダ回
路、１１……カウンタ回路、１２……オシレータ
回路、１５……データ記憶回路、１６……プリセ
ツトカウンタ、１８……７−セグメントLED、
２０……点滅LED、２１……ケース側壁。

Claims (1)

【実用新案登録請求の範囲】
1. 複数の数値データを予め択一的に順次設定しう
   るデータ設定手段と、データ設定操作を開始する
   際に操作されるイニシヤルリセツトスイツチと、
   データ設定時に操作されるデータセツトスイツチ
   と、上記データ設定手段より逐次データ信号を供
   給され上記一の数値データを指定された記憶個所
   に順次個別に記憶するデータ記憶手段と、該デー
   タセツトスイツチの操作により設定信号及び桁送
   り信号を出力する信号発生手段と、前記イニシヤ
   ルリセツトスイツチからのゲート信号を供給され
   て一のデータ記憶個所を指定する記憶個所指定信
   号を出力し、該信号発生手段からの設定信号が出
   力されるとともに該記憶個所指定信号を該一のデ
   ータ記憶手段に供給する記憶個所指定手段と、前
   記信号発生手段からの桁送り信号を供給されて桁
   数をカウントし前記記憶個所指定手段に次の数値
   データを設定せしめる桁を指示する信号を出力す
   るカウンタ回路とからなるデータ設定回路。