JPS6329275B2 - - Google Patents

Info

Publication number
JPS6329275B2
JPS6329275B2 JP51146831A JP14683176A JPS6329275B2 JP S6329275 B2 JPS6329275 B2 JP S6329275B2 JP 51146831 A JP51146831 A JP 51146831A JP 14683176 A JP14683176 A JP 14683176A JP S6329275 B2 JPS6329275 B2 JP S6329275B2
Authority
JP
Japan
Prior art keywords
circuit
signal
counter
output
tone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51146831A
Other languages
Japanese (ja)
Other versions
JPS5370815A (en
Inventor
Toshio Kashio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP14683176A priority Critical patent/JPS5370815A/en
Publication of JPS5370815A publication Critical patent/JPS5370815A/en
Publication of JPS6329275B2 publication Critical patent/JPS6329275B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明は楽音波形の順次アドレス点における振
幅値が個々に基音乃至各次倍音を表現するデイジ
タル波形値を加算することによつて得られる楽音
波形形成装置に関する。一般的に弦楽器、管楽器
等の楽器類はもちろんその他あらゆる楽音は正弦
派の基本音に対してその整数倍の複数の高調波成
分が入り混つて形成されていることは周知の通り
であり、また、楽音の音色は正弦波純音の組合せ
の楽音波形と音量エンベローブとによつて決定さ
れるものである。 この観点から、電子楽器では楽器に相応した正
しい楽音波形を形成することが重要な要素となる
ものであるが、従来の電子楽器では、アログ手法
を用いて回路構成されるため演奏者が簡単な操作
によつて、あらかじめ決められるあらゆる楽音波
形を任意に効果的に作り出すことができなかつ
た。 本発明は上記の点に鑑みて成されたもので、そ
の目的とするところは正弦波純音の組合せによつ
て楽音波形を形成することにあり、特にデイジタ
ル的な簡単な数値を入力することによりあらゆる
楽音の波形を作成する楽音波形の形成装置を提供
するものである。又、他に目的とするところは、
複数純音の組合わせによる楽音を形成するにあた
つて、含まれる純音の倍音次数とその相対振幅比
と自由に指定することを可能とし、これによつて
アナログ的な制約を受けることなく、実在するあ
らゆる楽器及び生物の音色はもちろんのこと、そ
れ以外の新しい音色をも簡単に得ることを可能と
する技術を提供するものである。 先ず、本発明システムの具体的回路例に先だつ
て本システムに関連する楽音の周波数スペクトル
に基づく倍音と相対振幅とについて説明する。第
1図はバイオリンの音響周波数スペクトルを示し
ているもので、一般に基音から例えば20次倍音迄
の倍音例の音圧レベルはデシベル(dB)で表わ
されるものである。これによると、基音となる第
1次純音の30dBに対して第2次乃至第9次純音
迄は26dB、第10次純音は22dB、以下20次純音迄
順次16dB、13dB、10dB、7.5dB、6dB、4dB、
2dB、1dBとなつている。而して、この第1図に
よる周波数スペクトルの倍音列の各デシベル値を
純音毎の相対振幅比として10進数値で表わす為
に、例えば最大数値31迄の振幅比レベルを設定す
ることとする。この31迄の数値Bをデシベルに換
算(20 log B)すると、31→29.8dB、30→
29.5dB、29→29.2dB、28→28.9dB、27→28.6dB、
26→28.3dB、25→28dB、24→27.6dB、23→
27.2dB、22→26.8dB、21→26.4dB、20→26dB、
19→25.6dB、………、3→9.5dB、2→6dB、1.5
→3.5dBとなる。 今、本システムに用いられる10進数値で表わさ
れる前記振幅比を指定する為に、例えば振幅指定
キーを「0」、「1」、「2」、………、「16」の17個
を設けることとし、16通りの振幅比レベルを想
定し、これらキーに対応する10進数値振幅比及び
デシベルの対応関係を第1表の如く表わすものと
する。尚、振幅指定キー「0」は整数次倍音を含
んでおらず振幅を有しない時に操作されるものと
する。
The present invention relates to a musical sound waveform forming apparatus in which amplitude values at sequential address points of a musical sound waveform are obtained by adding digital waveform values representing the fundamental tone to each overtone individually. In general, it is well known that musical instruments such as string instruments and wind instruments, as well as all other musical tones, are formed by a mixture of harmonic components that are integral multiples of the fundamental tone of the sine group. The timbre of a musical tone is determined by a musical waveform of a combination of pure sine waves and a volume envelope. From this point of view, it is important for electronic musical instruments to form the correct musical sound waveform suitable for the instrument, but in conventional electronic musical instruments, the circuit is constructed using an analog method, so it is easy for the performer to create a sound waveform. It was not possible to arbitrarily and effectively create any predetermined musical sound waveform by manipulation. The present invention has been made in view of the above points, and its purpose is to form a musical sound waveform by a combination of pure sine waves, and in particular, by inputting simple digital values. The present invention provides a musical sound waveform forming device that creates waveforms of any musical sound. In addition, other objectives are:
When forming a musical tone by combining multiple pure tones, it is possible to freely specify the harmonic order of the included pure tones and their relative amplitude ratios. The present invention provides a technology that makes it possible to easily obtain not only the tones of all kinds of musical instruments and living things, but also other new tones. First, prior to a specific circuit example of the system of the present invention, overtones and relative amplitudes based on the frequency spectrum of musical tones related to the present system will be explained. FIG. 1 shows the acoustic frequency spectrum of a violin, and the sound pressure level of overtones from the fundamental tone to, for example, the 20th overtone is generally expressed in decibels (dB). According to this, for the 30 dB of the 1st pure tone, which is the fundamental tone, the 2nd to 9th pure tones are 26 dB, the 10th pure tone is 22 dB, and the following to the 20th pure tone are 16 dB, 13 dB, 10 dB, 7.5 dB, 6dB, 4dB,
2dB, 1dB. In order to express each decibel value of the harmonic series of the frequency spectrum shown in FIG. 1 as a relative amplitude ratio for each pure tone in decimal values, amplitude ratio levels up to a maximum value of 31, for example, are set. When converting the numerical value B up to 31 into decibels (20 log B), 31→29.8dB, 30→
29.5dB, 29→29.2dB, 28→28.9dB, 27→28.6dB,
26→28.3dB, 25→28dB, 24→27.6dB, 23→
27.2dB, 22→26.8dB, 21→26.4dB, 20→26dB,
19 → 25.6dB, ......, 3 → 9.5dB, 2 → 6dB, 1.5
→3.5dB. Now, in order to specify the amplitude ratio expressed as a decimal value used in this system, for example, press the 17 amplitude specification keys "0", "1", "2", ......, "16". It is assumed that 16 amplitude ratio levels are provided, and the correspondence between decimal value amplitude ratios and decibels corresponding to these keys is expressed as shown in Table 1. It is assumed that the amplitude designation key "0" is operated when the sound does not contain integer overtones and has no amplitude.

【表】 この第1表に基づいて、第1図に示したバイオ
リンの周波数スペクトルに対する倍音列の各デシ
ベルを本システムに用いられる振幅比及び振幅指
定キーナンバに対応付けて表わしたのが第2表で
あり、第1図と対応する関係図で表わしたのが第
2図である。
[Table] Based on this Table 1, Table 2 shows each decibel of the harmonic series for the frequency spectrum of the violin shown in Figure 1 in correspondence with the amplitude ratio and amplitude specification key number used in this system. FIG. 2 is a relational diagram corresponding to FIG. 1.

【表】【table】

【表】 そこで、本システムでは、周波数スペクトルに
基づいて例えば第1次純音から第20次純音迄の10
進数での相対振幅比を順次数値入力指定するもの
で、このバイオリンの例では「16」、「13」、「13」、
「13」、「13」、………、「1」、「1」、「1」、「
1」
と第1次純音から順に入力する。そして、この数
値入力順に従つて各純音毎に波形を累算合成して
楽音波形記憶装置を書き込み最終的に求める楽音
波形を形成するものである。 以下、図面を用いて本発明の実施例を前述した
振幅指定方式を用いて詳細に説明する。 第3図は本発明の楽音波形形成方式を示す図で
あり、1は前述した正弦波純音の振幅を指定する
純音振幅指定入力回路で、第4図に示す如く
「0」、「1」、………、「16」の17個のキー1a,
1b,1c,………、1pが設定されている。こ
れらキー1a、………、1pは基音から20次倍音
迄純音毎に選択操作され、その純音の振幅比をキ
ー入力デコーダ1qを介して数値コード化して純
音毎の振幅指定レジスタ2に供給すると共にオア
回路/rからキー操作信号を出力し、楽音書き込
み制御回路3に供給するものである。この楽音書
き込み制御回路3はキー操作されると出力端よ
り、操作されたキーに対応するコード化された数
値を振幅指定レジスタ2に記憶させるセツト指令
信号及び純音ナンバカウンタ4に「+1」歩進記
号を出力する。次に、楽音書き込み制御回路3の
出力端から信号が出力され、この信号は倍音制
御カウンタ5への「+1」歩進信号となると共に
正弦波ステツプカウンタ6にステツプ信号を、さ
らにアンド回路7に入力ゲート信号として供給さ
れる。また、この出力端からの信号は後述詳述
するバツフアメモリ8にライト指令及び楽音波形
記憶装置9にリード指令としても与えられ、楽音
波形記憶装置9の情報をバツフアメモリ8に書き
込むようにしてなる。正弦波ステツプカウンタ6
はこの場合0〜511迄の512の計数状態を得る9ビ
ツトのバイナリカウンタで構成されるもので各ビ
ツト段は順次1、2、4、………、256でウエイ
ト付けされている。そして、下位4ビツトの下位
カウンタ6aの各ビツト段からの出力信号及びこ
の各出力信号をインバータ10、………、13を
介して得た信号は夫々アンド回路群14の入力ラ
イン15、………、22に供給される。更に振幅
指定レジスタ2の1、2、4、8ウエイトの各ビ
ツト段からの出力信号が夫々アンド回路群14の
入力ライン27,28,29,30に供給され
る。ここにおいてアンド回路群14で用いられて
いる論理記号についての説明を第16図に示す。
この第16図では入力ラインA,B,Cが選択的
に論理結合されて出力ラインl,m,nを得るこ
とが示されている。前記アンド回路群14を構成
している。このアンド回路群31の出力ライン3
2、………、35及び振幅指定レジスタ2の16ウ
エイトのビツト段からの出力ライン36はオア回
路37に結合される。このオア回路37で用いら
れている論理記号について第17図にて示す。こ
の第17図では入力ラインA,B,C,Dが論理
加算されて出力ラインlを得ることが示されてい
る。前記オア回路37の出力は前記アンド回路7
の入力ゲートに結合される。また、このアンド回
路7の第3入力端にはオア回路38が結合されて
いる。即ち、正弦波ステツプカウンタ6の下位カ
ウンタ6aの1、2、4、8ウエイトの各ビツト
段からの出力は第5図a,b,c,dに示す如
く、楽音書き込み制御回路3の出力端からの信
号である入力パルスφの計数毎にバイナリ計数動
作される。尚、第5図中、ラインで示した部分が
パルス信号有即ち、「1」レベルを示すものであ
る。従つて、さらにアンド回路7からの出力は、
振幅指定レジスタ2にセツトされたコード化数値
の記憶値に応じてアンド回路群31が選択される
ことにより、各数値「16」、………「1」では
夫々第5図i,j、………、xの如き出力信号を
得るようになる。例えば、記憶値が「00001」(数
値16)の場合にはアンド回路7から第5図iの如
く前記下位カウンタ6aの1サイクル中に16発の
パルス信号φが、また「11110」(数値15)では第
5図jの如く下位カウンタ6aの1サイクル中に
15発のパルス信号φが得られるもので、夫々数値
に対応した数のパルス信号φがアンド回路7から
出力されるものである。 正弦波ステツプカウンタ6の上位カウンタ6b
の16、32、64、128のウエイトを持つ各ビツト段
からの出力は後述する正弦波領域及び方向指定デ
コーダ39に入力され、X(0.5)信号及びY(1)
信号を前記オア回路38に結合し、さらに上位カ
ウンタ6bの256ウエイトのビツト段からの出力
信号は前記デコーダ39からZ信号と共に排他的
なオア回路40の入力に結合される。この排他的
オア回路40からの出力信号は振幅カウンタ41
にダウン指令信号として供給される。この振幅カ
ウンタ41はアツプダウン計数動作される8ビツ
トのバイナリカウンタで構成され、初期値「0」
を基準として第3表の如く計数動作されるもので
ある。
[Table] Therefore, in this system, based on the frequency spectrum, for example, 10 pure tones from the 1st pure tone to the 20th pure tone are used.
The relative amplitude ratio in base numbers is specified by inputting numerical values in sequence. In this violin example, "16", "13", "13",
"13", "13", ......, "1", "1", "1", "
1"
and input them in order starting from the first pure tone. Then, in accordance with this numerical input order, the waveforms are cumulatively synthesized for each pure tone and written into the musical sound waveform storage device to form the final musical sound waveform. Hereinafter, embodiments of the present invention will be described in detail using the above-mentioned amplitude designation method with reference to the drawings. FIG. 3 is a diagram showing the musical sound waveform forming method of the present invention, and 1 is a pure tone amplitude designation input circuit for designating the amplitude of the sine wave pure tone mentioned above, and as shown in FIG. 4, "0", "1", ……, 17 keys 1a of “16”,
1b, 1c, ......, 1p are set. These keys 1a, ......, 1p are operated to select each pure tone from the fundamental tone to the 20th overtone, and the amplitude ratio of the pure tone is numerically encoded via the key input decoder 1q and supplied to the amplitude specification register 2 for each pure tone. At the same time, a key operation signal is output from the OR circuit /r and supplied to the tone writing control circuit 3. When a key is operated, this musical tone writing control circuit 3 outputs a set command signal to store a coded numerical value corresponding to the operated key in the amplitude designation register 2, and increments the pure tone number counter 4 by "+1". Output symbols. Next, a signal is output from the output terminal of the musical tone writing control circuit 3, and this signal becomes a "+1" increment signal to the overtone control counter 5, a step signal to the sine wave step counter 6, and a step signal to the AND circuit 7. Provided as input gate signal. The signal from this output terminal is also given as a write command to the buffer memory 8 and a read command to the tone waveform storage device 9, which will be described in detail later, so that information in the tone waveform storage device 9 is written to the buffer memory 8. Sine wave step counter 6
In this case, it is composed of a 9-bit binary counter that obtains 512 counting states from 0 to 511, and each bit stage is sequentially weighted with 1, 2, 4, . . . , 256. The output signals from each bit stage of the lower 4-bit lower counter 6a and the signals obtained from the output signals via the inverters 10, . ..., 22. Further, output signals from the 1st, 2nd, 4th, and 8th bit stages of the amplitude designation register 2 are supplied to input lines 27, 28, 29, and 30 of the AND circuit group 14, respectively. FIG. 16 shows an explanation of the logic symbols used in the AND circuit group 14.
FIG. 16 shows that input lines A, B, and C are selectively logically combined to obtain output lines l, m, and n. It constitutes the AND circuit group 14. Output line 3 of this AND circuit group 31
2, . Logic symbols used in this OR circuit 37 are shown in FIG. FIG. 17 shows that input lines A, B, C, and D are logically added to obtain output line l. The output of the OR circuit 37 is output from the AND circuit 7.
is coupled to the input gate of Further, an OR circuit 38 is coupled to the third input terminal of the AND circuit 7. That is, the outputs from the 1st, 2nd, 4th, and 8th bit stages of the lower counter 6a of the sine wave step counter 6 are sent to the output terminals of the tone writing control circuit 3, as shown in FIG. 5a, b, c, and d. A binary counting operation is performed every time an input pulse φ is counted. In FIG. 5, the portion indicated by a line indicates the presence of a pulse signal, that is, the "1" level. Therefore, the output from the AND circuit 7 is
By selecting the AND circuit group 31 according to the stored value of the encoded numerical value set in the amplitude designation register 2, the values i, j, . . . in FIG. ..., an output signal like x is obtained. For example, when the stored value is "00001" (number 16), the AND circuit 7 sends 16 pulse signals φ during one cycle of the lower counter 6a as shown in FIG. ), as shown in Fig. 5j, during one cycle of the lower counter 6a.
Fifteen pulse signals φ are obtained, and the number of pulse signals φ corresponding to each numerical value is outputted from the AND circuit 7. Upper counter 6b of sine wave step counter 6
The outputs from each bit stage with weights of 16, 32, 64, and 128 are input to a sine wave region and direction designation decoder 39, which will be described later, to generate an X (0.5) signal and a Y (1) signal.
The signal is coupled to the OR circuit 38, and the output signal from the 256 weight bit stage of the upper counter 6b is coupled together with the Z signal from the decoder 39 to the input of an exclusive OR circuit 40. The output signal from this exclusive OR circuit 40 is sent to the amplitude counter 41.
is supplied as a down command signal. This amplitude counter 41 is composed of an 8-bit binary counter that performs up-down counting operation, and has an initial value of "0".
The counting operation is performed as shown in Table 3 with reference to .

【表】 一方、正弦波領域及び方向デコーダ39からの
X、Y信号は夫々アンド回路42,43の夫々の
一方入力端にも結合され、このアンド回路42,
43の他方入力端には前記アンド回路7からの出
力信号が供給される。そして、アンド回路42の
出力は1ビツト構成のバイナリカウンタ44を介
して、またアンド回路43の出力は直接にオア回
路45の夫々入力端に結合される。このオア回路
45の出力は振幅カウンタ41の計数信号として
供給されるものである。 前記正弦波領域及び方向指定デコーダ39は第
6図の正弦波等化波形に基づいて設定される。第
6図から解るように、ドツトポイント(黒丸印)
に沿つて描かれる実際の正弦波曲線とa点、b
点、c点、d点、e点、f点の各間を直線で結ん
だ波形(正弦波等化波形)とは極めて近似である
と言える。従つて、本システムではデイジタル的
処理の点を考えこの正弦波等化波形に基づくもの
である。今、この正弦波等化波形の半サイクル
(実線部分)にあつて、その角度方向に従つて前
記正弦波ステツプカウンタ6の上位カウンタ6b
の計数値順に0、………、15の16ステツプに分割
すると、計数値0、………、4(a点からb点)
迄は1:1の比率で昇り(「+1」)、計数値5と
6(b点からc点)では1:0.5の比率で昇り、計
数値7と8(c点からd点)では平坦であり、ま
た、計数値9と10(d点からe点)では1:0.5の
比率で降り(「−1」)、計数値11から15(e点から
f点)では1:1の比率で降るものとして表わし
ている。もちろん全波の場合では第6図点線で示
し部分を追加して考えればよいものである。第7
図は第6図の関係を具体的に示した正弦波領域及
び方向指定デコーダ39の回路図であり、前記上
位カウンタ6bの16、32ウエイトのビツト段の各
出力は第1の排他的オア回路39aの各入力端
に、また64、128ウエイトのビツト段の各出力は
第2の排他的オア回路39bの各入力端に結合さ
れる。この第1、第2の排他的オア回路39a,
39bの出力はアンド回路39cの各入力端に結
合され、このアンド回路39cの出力はアンド回
路39dの一方入力端に、またインバータ39e
を介してアンド回路39fの一方入力端に結合さ
れる。さらに、上位カウンタ6bの16、32、64の
ウエイトを持つビツト段の出力は夫々インバータ
39g,39h,39iを介した出力は128のウ
エイトのビツト段の出力と共にアンド回路39j
に結合される。一方、上位カウンタ6bの16、
32、64のウエイトを持つ各ビツト段出力と128の
ウエイトのビツト段出力をインバータ39kで反
転した出力とはアンド回路39lに結合される。
そして、このアンド回路39j,39lはオア回
路39m、インバータ39nを介して前記アンド
回路39d,39fの他方入力端に結合される。
即ち、このアンド回路39d,39fの各出力よ
りX信号(0.5領域指令信号)、Y信号(1領域指
令信号)を得るものである。また、上位カウンタ
6bの128ウエイトのビツト段出力信号はZ信号
(「−」ダウン指令信号)となるものである。 前記振幅カウンタ41は8ビツトのアツプ・ダ
ウン動作するバイナリカウンタで構成され、前記
オア回路45から出力されるクロツク信号を前記
排他的オア回路40からのアツプ・ダウン指令に
基づきアツプ・ダウン計数されるものである。ま
た、振幅カウンタ41の8ビツト目からの出力信
号は5出力に分割され、下位7ビツト目迄の出力
と共に12ビツトのパラレル情報として加算回路4
6に印加される。前記一致回路51からの一致信
号が前記楽音書き込み制御回路3に入力すると、
この楽音書き込み制御回路3の出力端から、前
記加算回路46に対して加算指令信号が出力し、
この加算回路46はバツフアメモリ8の12ビツト
パラレル情報出力と振幅カウンタ41の出力とを
加算し、その加算結果を12ビツトパラレル情報と
して、楽音波形記憶装置9にそのライト指令に応
じて供給するものである。この楽音波形記憶装置
9は例えばRAM(ランダム・アクセス・メモリ)
で構成されるもので正弦波ステツプカウンタ6の
ステツプ数に対応するアドレスステツプ数を有
し、本システムでは256(ステツプ)×12(ビツト)
の3072ビツトの記憶容量をもち、楽音波形の半波
を記憶するようになる。また、この楽音波形記憶
装置9は3ビツトでバイナリ計数される256のア
ドレスステツプ数を有するアドレスカウンタ47
の計数順に従つて順次アドレス指定されるもの
で、その計数歩進は楽音書き込み制御回路3の
出力端から出力される信号で行なわれる。この楽
音書き込み制御回路3の出力端からの信号は、
前記楽音書き込み制御回路3の出力端からの信
号が出力した後に出力するものである。またこの
楽音書き込み制御回路3の出力端からの信号は
リセツト信号として前記倍音制御カウンタ5にも
印加されるものである。アドレスカウンタ47が
出力端からの信号により歩進されキヤリー信号
が出力すると、このキヤリー信号は前記正弦波ス
テツプカウンタ6にリセツト信号、振幅カウンタ
41にクリア信号及びアンド回路50にゲート信
号として供給される。また、アドレスカウンタ4
7の値が「0」となるため、オア回路48、イン
バータ49を介して「1」信号が出力し、前記楽
音書き込み制御回路に入力し、出力端からの信
号の出力を禁止させる。前記アンド回路50の他
の入力端には純音ナンバカウンタ4の4、16のウ
エイトをもつビツト段出力信号が印加され計数値
「20」時に前記キヤリー信号に同期して純音ナン
バカウンタ4をリセツトするようにしてなる。 前記純音ナンバカウンタ4の各ビツト段出力と
前記倍音制御カウンタ5の各ビツト段出力とは一
致回路51に印加され、その一致出力信号は楽音
書き込み制御回路3に供給される。この一致回路
51は第8図に示されるもので、純音ナンバカウ
ンタ4の各ビツト段出力と倍音制御カウンタ5の
各ビツト段出力をインバータ51a、………、5
1eで反転した出力とが夫々アンド回路51f、
………、51jの入力に印加され、さらにこれら
アンド回路51f、………、51jの出力はオア
回路51k、インバータ51lを介して一致検出
信号として取り出されるものである。52は純音
ナンバカウンタ4の「10000」状態を検出し、こ
の検出出力で前記バツフアメモリ8をリセツトす
るものであり、第8図の如くインバータ52a、
………52d及びアンド回路52eで構成され
る。 前記楽音書き込み制御回路3の詳細は第9図に
て示されるもので、純音振幅指定入力回路1で操
作されたキー操作信号はデイレード・フリツプフ
ロツプ(DFFと称呼する)3aに印加され、ク
ロツクパルスCPに同期して出力される。この
DFF3aからの出力はDFF3b及びアンド回路
3cの一方入力端にも印加され、またアンド回路
3cの他方入力端にはDFF3bの側出力が印
加されることにより、このアンド回路3cの出力
からは第10図aの如きワンシヨツトのキー信号
が得られる。即ち、このキー信号は出力端から
前記振幅指定レジスタ2へセツト指令信号及び純
音ナンバカウンタ4に「+1」歩進信号として出
力される。さらに、アンド回路3cからの出力信
号はオア回路3dを介してDFF3eに印加され
る。そして、クロツクパルスCPに同期してDFF
3eより出力される信号はDFF3fに印加され
ると共にアンド回路3gにも供給される。従つ
て、このアンド回路3gは、クロツクパルスCP
に同期して出力端より第10図bの信号を出力
し、楽音波形記憶装置9へのリード指令、正弦波
ステツプカウンタ6への「+1」歩進指令及び倍
音制御カウンタ5へ「+1」歩進指令を得る。次
にDFF3fはクロツクパルスCPに同期してアン
ド回路3h,3iの一方入力端に信号を供給す
る。このアンド回路3hの他方入力端には一致回
路51からの一致検出信号が、アンド回路3iの
他方入力端にはこの一致検出信号をインバータ3
jで反転した信号が印加される。そしてアンド回
路3hの出力は出力端より第10図cの出力信
号を発生し、楽音波形記憶装置9へライト指令及
び加算回路8へ加算指令を与えると共にDFF3
kにも印加される。また、アンド回路3iの出力
信号は前記オア回路3dの入力に加えられる。
DFF3kはクロツクパルスCPに同期して出力さ
れアンド回路3l,3mの一方入力端に供給され
る。このアンド回路3lはクロツクパルスCPに
同期して出力端より第10図dの出力信号を発
生し、アドレスカウンタ47に「+1」歩進信号
を、倍音制御カウンタ5にリセツト指令を供給す
る。アンド回路3mの他方入力端には、アドレス
カウンタ47の「0」検出信号がインバータ3n
を介して印加され、その出力は前記オア回路3d
に印加される。 即ち、第9図の楽音書き込み制御回路3は第3
図の本システムの全体を制御するもので、前記純
音ナンバカウンタ4で計数される純音の倍音次数
mに対応して前記楽音波形記憶装置9のアドレス
カウンタ47のステツプと正弦波ステツプカウン
タの歩進とを1:mに制御するものである。例え
ば純音ナンバカウンタ4が第4次倍音が指定され
て計数値が4(「00100」)の場合にはアンド回路3
i、オア回路3dを介して出力端から4回出力
信号が得られ、この間は、出力端から信号は
出力されず、倍音制御カウンタ5及び正弦波ステ
ツプカウンタ6のみが計数歩進される。そして、
出力端からの信号により倍音制御カウンタ5の
計数値が(「00100」)になり純音ナンバカウンタ
4の計数値と一致するとアンド回路3iのゲート
が閉じられアンド回路3hが開かれることになり
楽音波形記憶装置9に加算回路からの加算結果が
書き込まれる。その後、出力端から信号が得る
ためこの時点でアドレスカウンタ47が+1され
るようになる。同時に出力端からの信号で倍音
制御カウンタ5がリセツトされ、今度はアンド回
路3mからの出力信号がオア回路3dに供給され
る為、再び倍音制御カウンタ5は「1」から計数
開始される。このように4次倍音の場合は出力端
から4回出力信号が得られる毎にアドレスカウ
ンタ47が1回歩進されるようになる。そして、
このような動作をアドレスカウンタ47が初期値
「0」になる迄繰り返されアドレスカウンタが
「0」になるとアンド回路3mの出力が禁止され
ることになるので4次倍音の楽音波形記憶装置9
への書き込み動作が終了する。このような動作は
各倍音次数毎に行われるもので、5倍音では正弦
波ステツプカウンタ6の5ステツプ歩進毎にアド
レスカウンタ47が1回歩進され、以下6次倍音
では6ステツプに対して1回、7次音では7ステ
ツプに対して1回、………、20次倍音では20ステ
ツプに対して1回アドレスカウンタ47が歩進さ
れる。 そして、楽音波形記憶装置9に所望の楽音波形
が記憶されると、この楽音波形を演奏時に読み出
し制御するものであるが、この読み出しに関して
は本発明の主旨ではないのであえて詳細な図面は
付加しないものであるが簡単に説明する。演奏時
には、例えば多数のキーからなる鍵盤が用意さ
れ、この鍵盤を操作による音階、オクターブに対
する音高指定が成される。そしてこの指定された
音高に対応するクロツク速度で前記楽音波形記憶
装置9に対するアドレスカウンタ47をステツプ
歩進して楽音波形を読み出すものである。この場
合、前記本システムでは楽音波形記憶装置9には
半波の楽音波形しか記憶されていない為に、読み
出し演奏時には前記アドレスカウンタ47をアツ
プダウン計数動作させ、256ステツプ後はアドレ
スカウンタ47をダウン動作させ記憶されている
楽音波形を逆に読み出すと共に極性を反転するも
のである。そして、読み出された楽音波形はD−
A変換(図示せず)され、さらにエンベローブに
て音量制御される等してスピーカ(図示せず)よ
り音高に対応する楽音を得るものである。 次に前記実施例に基づく動作について説明す
る。今、純音振幅指定入力回路1により、振幅指
定キーを第1次純音から第4次純音迄「16」、
「16」、「0」、「8」、の順で操作した場合について
説明すると、先ず最初のキー「16」の操作により
この数値がキー入力デコーダ1qで数値コード化
され「00001」(数値16)信号が出力されると共に
キー操作信号がオア回路1jより出力され楽音書
き込み制御回路3のDFF3aに印加される。こ
れによりアンド回路3cの出力、即ち出力端よ
り第10図aの出力信号が得られ前記振幅指定レ
ジスタに前記レジスタ2に前記「00001」(数値
16)信号がプリセツトされると共に純音ナンバカ
ウンタ4が+1歩進され「10000」(数値1)計数
状態になる。その時、52で純音ナンバカウンタ4
の「10000」計数状態が検出されバツフアメモリ
8はリセツト状態にされる。次に楽音書き込み制
御回路3においてアンド回路3cの出力により
DFF3eがセツトされ、クロツクパルスCPに同
期して出力端より第10図bのパルス信号が発
生される。この時点では振幅指定レジスタ2の16
ウエイトのビツト段出力より「1」信号が出力さ
れていると共に正弦波領域及び方向指定デコーダ
39で上位カウンタ6bの「00000」、状態により
Y1信号がオア回路38を介してアンド回路7に
印加されている為、このアンド回路7からパルス
信号が出力される。このパルス信号はさらにアン
ド回路43、オア回路45を介して振幅カウンタ
41を初期値「0」から前記第3表で示した如く
+1計数状態にする。また、前記楽音書き込み制
御回路の出力端からの信号により楽音波形記憶
装置9にリード指令が与えられ、アドレスカウン
タ47の初期値「0」に対応するアドレスから12
ビツトパラレル情報(この場合「000000000000」)
がバツフアメモリ8に書き込まれる。次に楽音書
き込み制御回路3のDFF3fがセツトされ、ま
たこの時前記出力端からの信号で倍音制御カウ
ンタ5が歩進され「10000」計数状態になつてい
る為に一致回路51から一致信号が出力されてお
り、従つてアンド回路3hから第10図cの信号
が出力される。この出力信号は出力端より出力
され加算回路46に加算指令、楽音波形記憶装置
9にライト指令を供給する為、バツフアメモリ8
に書き込まれた楽音波形記憶装置9の「0」アド
レスの情報「00………00」と振幅カウンタ41の
+1計数情報「10………0」とが加算され、その
加算結果である「100………0」情報が楽音波形
記憶装置9の「0」アドレスに書き込まれる。次
に楽音書き込み制御回路3のアンド回路3hの出
力信号によりDFF3kがセツトされ、クロツク
パルスCPに同期してアンド回路3lの出力即ち
出力端より第10図dの出力信号が発生し、ア
ドレスカウンタ47が+1歩進され楽音波形記憶
装置9の次のアドレス指定状態となる。さらに、
出力端からの信号により倍音制御カウンタ5は
リセツトされる。そして、この時点で、楽音書き
込み制御回路3のアンド回路3mからも出力信号
が得られ、再びオア回路3dを介してDFF3e
がセツトされアンド回路3gを介して出力端よ
り第10図bの出力信号が発生される。従つて、
再び出力端、出力端からの醜号で前記と同様
な動作が行われるが、振幅カウンタ41は+2計
数状態「010………0」になつており、この計数
値が振幅値として前記楽音波形記憶装置9の
「1」アドレスに書き込まれる。さらに、この動
作の繰り返しにより楽音波形記憶装置9に順次ア
ドレスステツプしながら振幅カウンタ41の歩進
計数値「3」(110………0)、「4」(0010………
0)、………が対応するアドレスに書き込まれる。
その振幅カウンタ41の計数歩進状態を波形的に
示したのが第11図で、A曲線が第1次純音の場
合である。 そして、正弦波ステツプカウンタ6の上位カウ
ンタ6bが「5」計数状態「10100」になると正
弦波領域及び方向指定デコーダ39よりX信号が
出力されるためアンド回路43は聞じられアンド
回路42が開かれることになり、アンド回路7か
ら出力されるパルス信号はバイナリカウンタ44
に供給される。従つて、この場合にはアンド回路
7から2発のパルス信号が出力される毎に振幅カ
ウンタ41が1回歩進されるように動作する。つ
まり、上位カウンタ6bの「5」、「6」計数状態
では第11図のA曲線から解るように、正弦波ス
テツプカウンタ6の+2歩進毎に1回振幅カウン
タ41が歩進されるようになる。そして、上位カ
ウンタ6bが「7」「8」計数状態では振幅カウ
ンタ41にはアツプダウンのいずれの信号も供給
されず計数停止状態(計数値「96」)にある。さ
らに、前記楽音書き込み制御回路3による前記動
作を繰り返えすと、上位カウンタ6bの「9」計
数状態から「15」計数状態では正弦波領域及び方
向指定デコーダ39よりZ(−)信号が出力され
るため、振幅カウンタ41にダウン指令が与えら
れ、振幅カウンタ41の最大計数値「96」から減
数されるようになる。 従つて、最初のキー「16」の第1次純音では第
11図A曲線による計数値状態で楽音波形記憶装
置9の対応するアドレスに半波の波形が書き込み
記憶される。そして、アドレスカウンタ47の
256ステツプ迄動作が終了するとアドレスカウン
タ47からキヤリ信が出力され振幅カウンタ4
1、正弦波ステツプカウンタ6はリセツトされ、
「0」アドレス計数状態で第1次純音の振幅値書
き込み動作が終了する。次に第2次純音に対して
「16」キーが操作されると、楽音書き込み制御回
路3の出力端からの信号で純音ナンバカウンタ
4が歩進され「01000」計数状態になり振幅指定
レジスタ2には再び「00001」が記憶される。そ
して、楽音書き込み制御回路3の出力端からの
信号で正弦波ステツプカウンタ6、倍音制御カウ
ンタ5が+1歩進されるが、この時点では一致回
路51からの一致検出信号はないため、楽音書き
込み制御回路3のアンド回路3hは開かれず出
力端から信号は得られない。これに対して、アン
ド回路3iから信号が出力される為オア回路3d
を介して再びDFF3eがセツトされアンド回路
3gを介して出力端から信号が発生し楽音波形
記憶装置9にリード指令が与えられ「0」アドレ
スから「100……0」記憶値を読み出しバツフア
メモリ8に書き込む。同時に倍音制御カウンタ
5、正弦波ステツプカウンタ6が歩進され、振幅
カウンタ41は+2計数状態「010………0」に
なる。この2回目の出力端からの信号で一致回
路51から一致信号が得られることになり、出
力端から信号が発生し加算回路46へ加算指令、
楽音波形記憶装置9へライト指令が与える為、バ
ツフアメモリ8の「100………0」と振幅カウン
タ41の「010………0」とが加算され、その加
算結果「110………0」が楽音波形記憶装置の
「0」アドレスに書き込まれる。従つて、順次こ
のような動作が繰り返えされ、第2純音では第1
1図Bの如くに振幅カウンタ41が計数動作され
るもので楽音波形記憶装置9には第11図A,B
の累算した値が記憶されるようになる。ここで、
振幅カウンタ41の計数動作は第3表に述べた如
くであるため、第11図の例えばX点(アドレス
30)では31計数値「1111100…0」(第1次純
音)+62計数値「01111100…0」(第2次純音)=
92計数値「101110100………0」が、又Y点(ア
ドレス197)では59計数値「1101110………0」
(第1次純音)+(−96)計数値「011111001111」
(第2次純音)=(−37)計数値「100110111111」
が楽音波記憶装置9の対応するアドレスに記憶さ
れることになる。このように、楽音波形記憶装置
9には第11図のAとBとの累計された値がアド
レス毎に記憶されるものである。 更に、第3次倍音では「0」キー操作であるた
めに純音ナンバカウンタ4が+1歩進され
「11000」計数状態となるが振幅指定レジスタ2に
は「00000」が書き込まれる為振幅カウンタ41
は計数動作を行わず「0」状態である為楽音波形
記憶装置9の記憶値には変化はない。 次に、第4次倍音では「8」キーが操作され、
純音ナンバカウンタ4が「00100」になり、振幅
指定レジスタ2は「00010」を記憶することにな
る。この場合も前記同様な動作を繰り変えすもの
であり結局振幅カウンタ41は第11図Cの如く
計数動作を行うものである。そして、楽音波形記
憶装置9には第11図のA,B,Cの累算された
計数値として各アドレス毎に記憶されるものであ
る。 このようにして、本システムでは、20次倍音迄
各純音毎の振幅値を累算することができ、最終的
に求める楽音波形を作成するようにしてなる。 以上の説明では第11図のように各純音のステ
ツプ毎の振幅値をそのまま累算するようにして楽
音波形を形成したが、各純音のステツプ毎の振幅
の変化値を求めて振幅変化値のみを累算すること
もできる。即ち、この場合には第3図の回路図に
於いて、振幅カウンタ41を楽音書き込み制御回
路3の出力端からの出力信号でリセツトするよ
うに構成するものである。この振幅変化値を第1
1図A,Bの一部を拡大した第12図を用いて説
明する。第12図から解るように振幅カウンタ4
1ではすぐ前のステツプから振幅が変化した場合
にその変化した値のみを計数するようにし、楽音
波形記憶装置9には各純音のアドレス毎に振幅変
化値を累算して記憶するものである。即ち、第1
2図の第1純音Aでは楽音波形記憶装置9のアド
レス順に「+1」「+1」、「+1」、………、「+
1」の変化値のみを記憶しさらに第2純音のBの
変化値「+2」、「+2」、………「+2」とを各
アドレス毎に累算した「+3」、「+3」………
「+3」が記憶されるようになる。尚、振幅変化
がない場合には変化値は「0」となるものであ
る。振幅変化値としての楽音波形を演奏時に読み
出し楽音を得る場合には、アドレス順に読み出さ
れた振幅変化値をアダー回路、累算器(図示せ
ず)を用いて累積加算するようにすればよいもの
である。 以上詳述した如く、本発明の楽音波形形成装置
によれば、デイジタル的な数値設定により任意に
基音乃至各高次倍音の個々の構成比を指定するこ
とができるため、各種楽音波形を容易に形成で
き、楽器はもちろんそれ以外の新しい音色をも簡
単に得ることができ、演奏効果が極めて大なるも
のとなる。更に、本発明は、1組のスイツチ手段
を共通に用いて演奏者が基音乃至各高次倍音の
夫々に対して順次個々の構成比を示すデイジタル
情報を入力できるようにしたから、入力装置がコ
ンパクトになり、しかも多くの高次倍音の構成比
を示すデイジタル情報を簡単に入力することがで
る。 尚、前記実施例では楽音波形記憶装置9に半波
の楽音波形を記憶するように構成したが、もちろ
んこれは全波の楽音波形を記憶させるようにして
もよいものである。この場合、楽音波形記憶装置
9の記憶容量を倍にすればよい。 また、本実施例では第6図に示した正弦波等化
波形に基づいて行つたが、これは例えば第13図
の如き台形状の正弦波等化波形に基づいて設計し
てもよいもので、その場合には正弦波領域及び方
向指定デコーダ39を変更し、X信号及び1ビツ
トのバイナリカウンタ44は不要となるものであ
る。 前記実施例では純音振幅指定入力回路1は複数
の独立したキーを用いたキー指定方式について説
明したが、ダイヤル設定方式、鍵盤キーとの兼用
指定方式、テンキーを用いた数値指定方式でもよ
い、 更に、正弦波領域及び方向指定デコーダ39に
よるX、Y、Z信号の取り出し回路にしても例え
ば第14図に示す如きカウント方式でもよい。即
ち、第14図の回路を簡単に説明すると正弦波ス
テツプカウンタ6の上位カウンタ6bからの各ビ
ツト段出力に基づいてアンド回路群39pにて
「0」、「5」、「7」、「9」、「11」の計数値を検

し、その検知毎にオア回路39qを介して順次4
ビツトのバイナリカウンタ39rを計数歩進さ
せ、さらにこのカウンタ39rの計数値状態から
アンド回路群39s、オア回路39tをを介して
X(0.5)、Y(1)検出信号を取り出すようにすれ
ばよいものである、 また、第3図では倍音制御カウンタ5と純音ナ
ンバカウンタ4の夫々の計数値を一致回路51で
一致検出する毎に倍音制御カウンタ5をリセツト
するようにしたが、これは一致回路を設けずに例
えば第15図の如き、倍音ナンバカウンタン4の
計数値を転送指令により転送ゲートを介して倍音
制御カウンタ5にプリセツトし、このプリセツト
値から楽音書き込み制御回路3の出力端からの
信号で「0」が検出されるまで−1ダウ計数する
ように構成してもよいものである。 さらに、前記実施例では第1次純音から第20次
純音へと順次キー入力操作するようにしたがこれ
は第20次純音から第1次純音への高次純音から順
次指定するような構成にすることもできる。この
場合には純音ナンバカウンタ4を「20」計数値か
ら順次減数するようにすればよいものである。 また、前記実施例では第1表にも示した如く17
個のキーを用いたが、これはさらに多くのキーを
用いて精度の高い数値指定を行わせるようにして
もよいものである。 その他、第3図の回路は本発明の要旨を逸脱し
ない範囲で種々変更が可能なことはもちろんであ
る。
[Table] On the other hand, the X and Y signals from the sine wave region and direction decoder 39 are also coupled to one input terminal of each of the AND circuits 42 and 43, respectively.
The output signal from the AND circuit 7 is supplied to the other input terminal of 43. The output of the AND circuit 42 is coupled via a 1-bit binary counter 44, and the output of the AND circuit 43 is directly coupled to the respective input terminals of an OR circuit 45. The output of this OR circuit 45 is supplied as a count signal to the amplitude counter 41. The sine wave region and direction designation decoder 39 is set based on the sine wave equalized waveform shown in FIG. As you can see from Figure 6, dot points (black circles)
The actual sine wave curve drawn along the point a, b
It can be said that the waveform (sine wave equalized waveform) in which points C, C, D, E, and F are connected by straight lines is extremely approximate. Therefore, this system is based on this sine wave equalized waveform in consideration of digital processing. Now, in the half cycle (solid line part) of this sine wave equalized waveform, the upper counter 6b of the sine wave step counter 6 is set according to the angular direction.
When divided into 16 steps of 0, ......, 15 in the order of the count value, the count value is 0, ......, 4 (from point a to point b)
Until then, it rises at a ratio of 1:1 ("+1"), at count values 5 and 6 (from point b to point c) it rises at a ratio of 1:0.5, and at count values 7 and 8 (from point c to point d) it rises at a ratio of 1:0.5. And, for count values 9 and 10 (from point d to point e), the ratio is 1:0.5 ("-1"), and for count values 11 to 15 (from point e to point f), the ratio is 1:1. It is expressed as falling. Of course, in the case of a full wave, it is sufficient to add the part shown by the dotted line in Figure 6. 7th
The figure is a circuit diagram of the sine wave region and direction specifying decoder 39 specifically showing the relationship shown in FIG. 39a, and the outputs of the 64 and 128 weight bit stages are coupled to respective inputs of a second exclusive OR circuit 39b. These first and second exclusive OR circuits 39a,
The output of 39b is coupled to each input terminal of AND circuit 39c, and the output of this AND circuit 39c is coupled to one input terminal of AND circuit 39d, and also to one input terminal of inverter 39e.
It is coupled to one input terminal of the AND circuit 39f via. Furthermore, the outputs of the bit stages with weights of 16, 32, and 64 of the upper counter 6b are output via inverters 39g, 39h, and 39i, respectively, and the outputs of the bit stages with weights of 128 are sent to an AND circuit 39j.
is combined with On the other hand, 16 of upper counter 6b,
The output of each bit stage having a weight of 32 and 64 and the output obtained by inverting the output of a bit stage having a weight of 128 by an inverter 39k are coupled to an AND circuit 39l.
The AND circuits 39j and 39l are coupled to the other input terminals of the AND circuits 39d and 39f via an OR circuit 39m and an inverter 39n.
That is, an X signal (0.5 area command signal) and a Y signal (1 area command signal) are obtained from each output of the AND circuits 39d and 39f. Further, the 128-weight bit stage output signal of the upper counter 6b becomes a Z signal (a "-" down command signal). The amplitude counter 41 is composed of an 8-bit binary counter that operates up and down, and counts up and down the clock signal output from the OR circuit 45 based on the up and down commands from the exclusive OR circuit 40. It is something. Furthermore, the output signal from the 8th bit of the amplitude counter 41 is divided into 5 outputs, and is sent to the adder circuit 4 as 12-bit parallel information along with the outputs up to the lower 7 bits.
6. When the coincidence signal from the coincidence circuit 51 is input to the musical tone writing control circuit 3,
An addition command signal is output from the output end of the musical tone writing control circuit 3 to the addition circuit 46,
This adder circuit 46 adds the 12-bit parallel information output of the buffer memory 8 and the output of the amplitude counter 41, and supplies the addition result as 12-bit parallel information to the musical waveform storage device 9 in response to the write command. be. This musical waveform storage device 9 is, for example, a RAM (random access memory).
It has the number of address steps corresponding to the number of steps of the sine wave step counter 6, and in this system it is 256 (steps) x 12 (bits).
It has a storage capacity of 3072 bits and can store half waves of musical waveforms. The tone waveform storage device 9 also includes an address counter 47 having 256 address steps counted in binary with 3 bits.
Addresses are sequentially specified according to the counting order of , and the counting step is performed by a signal output from the output terminal of the musical tone writing control circuit 3. The signal from the output terminal of this musical tone writing control circuit 3 is
It is output after the signal from the output terminal of the musical tone writing control circuit 3 is output. The signal from the output terminal of the tone writing control circuit 3 is also applied to the overtone control counter 5 as a reset signal. When the address counter 47 is incremented by the signal from the output terminal and outputs a carry signal, this carry signal is supplied to the sine wave step counter 6 as a reset signal, the amplitude counter 41 as a clear signal, and the AND circuit 50 as a gate signal. . Also, address counter 4
Since the value of 7 becomes "0", a "1" signal is outputted via the OR circuit 48 and the inverter 49, inputted to the musical tone writing control circuit, and inhibits the output of the signal from the output terminal. A bit stage output signal having weights of 4 and 16 from the pure tone number counter 4 is applied to the other input terminal of the AND circuit 50, and the pure tone number counter 4 is reset in synchronization with the carry signal when the count value is "20". That's how it happens. Each bit level output of the pure tone number counter 4 and each bit level output of the overtone control counter 5 are applied to a matching circuit 51, and the matching output signal is supplied to the tone writing control circuit 3. This matching circuit 51 is shown in FIG.
The output inverted by 1e is connected to AND circuits 51f and 51f, respectively.
......, 51j, and the outputs of these AND circuits 51f, . . . , 51j are taken out as a coincidence detection signal via an OR circuit 51k and an inverter 51l. Reference numeral 52 detects the "10000" state of the pure tone number counter 4, and uses this detection output to reset the buffer memory 8. As shown in FIG. 8, the inverter 52a,
...... 52d and an AND circuit 52e. The details of the tone writing control circuit 3 are shown in FIG. 9. The key operation signal operated by the pure tone amplitude designation input circuit 1 is applied to a delayed flip-flop (referred to as DFF) 3a, and is applied to a clock pulse CP. Output synchronously. this
The output from DFF3a is also applied to one input terminal of DFF3b and AND circuit 3c, and the side output of DFF3b is applied to the other input terminal of AND circuit 3c. A one-shot key signal as shown in Figure a is obtained. That is, this key signal is output from the output terminal to the amplitude designation register 2 as a set command signal and to the pure tone number counter 4 as a "+1" increment signal. Further, the output signal from the AND circuit 3c is applied to the DFF 3e via the OR circuit 3d. Then, DFF is synchronized with clock pulse CP.
The signal output from 3e is applied to DFF 3f and also supplied to AND circuit 3g. Therefore, this AND circuit 3g outputs the clock pulse CP
The signal shown in FIG. 10b is output from the output terminal in synchronization with the output terminal, and a read command is sent to the musical waveform storage device 9, a "+1" step step command is sent to the sine wave step counter 6, and a "+1" step step is sent to the overtone control counter 5. Obtain advance command. Next, the DFF 3f supplies a signal to one input terminal of the AND circuits 3h and 3i in synchronization with the clock pulse CP. The other input terminal of the AND circuit 3h receives the coincidence detection signal from the coincidence circuit 51, and the other input terminal of the AND circuit 3i receives the coincidence detection signal from the inverter 3.
An inverted signal is applied at j. The output of the AND circuit 3h generates the output signal shown in FIG.
It is also applied to k. Further, the output signal of the AND circuit 3i is applied to the input of the OR circuit 3d.
DFF3k is output in synchronization with clock pulse CP and supplied to one input terminal of AND circuits 3l and 3m. This AND circuit 3l generates the output signal shown in FIG. The "0" detection signal of the address counter 47 is connected to the other input terminal of the AND circuit 3m.
is applied via the OR circuit 3d, and its output is applied via the OR circuit 3d.
is applied to That is, the musical tone writing control circuit 3 in FIG.
It controls the entire system shown in the figure, and increments the steps of the address counter 47 of the musical waveform storage device 9 and the sine wave step counter in response to the overtone order m of the pure tone counted by the pure tone number counter 4. and is controlled at a ratio of 1:m. For example, if the pure tone number counter 4 specifies the 4th harmonic and the count value is 4 ("00100"), the AND circuit 3
i. An output signal is obtained from the output end four times via the OR circuit 3d, and during this period, no signal is output from the output end, and only the overtone control counter 5 and the sine wave step counter 6 are incremented. and,
Due to the signal from the output terminal, the count value of the overtone control counter 5 becomes (00100) and when it matches the count value of the pure tone number counter 4, the gate of the AND circuit 3i is closed and the AND circuit 3h is opened, resulting in a musical sound waveform. The addition result from the addition circuit is written into the storage device 9. Thereafter, since a signal is obtained from the output terminal, the address counter 47 is incremented by 1 at this point. At the same time, the overtone control counter 5 is reset by the signal from the output terminal, and since the output signal from the AND circuit 3m is now supplied to the OR circuit 3d, the overtone control counter 5 starts counting from "1" again. In this way, in the case of the fourth harmonic, the address counter 47 is incremented once every four times the output signal is obtained from the output terminal. and,
Such an operation is repeated until the address counter 47 reaches the initial value "0", and when the address counter reaches "0", the output of the AND circuit 3m is prohibited, so that the fourth harmonic musical waveform storage device 9
The write operation ends. Such an operation is performed for each harmonic order; for the 5th harmonic, the address counter 47 is incremented once every 5 steps of the sine wave step counter 6, and for the 6th harmonic, the address counter 47 is incremented once for every 5 steps. The address counter 47 is incremented once, once every 7 steps for the 7th harmonic, once every 20 steps for the 20th harmonic. Once a desired tone waveform is stored in the tone waveform storage device 9, this tone waveform is read out and controlled during performance, but since this readout is not the gist of the present invention, detailed drawings will not be added. However, I will explain it briefly. When performing, for example, a keyboard consisting of a large number of keys is prepared, and pitches for scales and octaves are specified by operating this keyboard. Then, the address counter 47 for the tone waveform storage device 9 is incremented in steps at a clock speed corresponding to the designated pitch to read out the tone waveform. In this case, in this system, since only a half-wave musical sound waveform is stored in the musical sound waveform storage device 9, the address counter 47 is operated to perform an up-down counting operation during read-out performance, and after 256 steps, the address counter 47 is operated to perform a down-counting operation. The stored tone waveform is read out in reverse and its polarity is inverted. Then, the read musical sound waveform is D-
A-conversion (not shown) is performed, and the volume is controlled by an envelope to obtain a musical tone corresponding to the pitch from a speaker (not shown). Next, the operation based on the above embodiment will be explained. Now, by the pure tone amplitude specification input circuit 1, the amplitude specification key is set to "16" from the 1st pure tone to the 4th pure tone.
To explain the case where the keys are operated in the order of "16", "0", and "8", first, when the first key "16" is operated, this number is converted into a numerical code by the key input decoder 1q and becomes "00001" (number 16). ) signal is outputted, and at the same time, a key operation signal is outputted from the OR circuit 1j and applied to the DFF 3a of the musical tone writing control circuit 3. As a result, the output of the AND circuit 3c, that is, the output signal shown in FIG.
16) At the same time as the signal is preset, the pure tone number counter 4 is incremented by +1 and enters a counting state of "10000" (numerical value 1). At that time, 52 is the pure tone number counter 4
The count state of "10000" is detected and the buffer memory 8 is reset. Next, in the musical tone writing control circuit 3, the output from the AND circuit 3c
DFF3e is set, and the pulse signal shown in FIG. 10b is generated from the output terminal in synchronization with the clock pulse CP. At this point, 16 of amplitude specification register 2
A "1" signal is output from the bit stage output of the wait, and the sine wave region and direction designation decoder 39 outputs "00000" from the upper counter 6b. Depending on the state, a Y1 signal is applied to the AND circuit 7 via the OR circuit 38. Therefore, the AND circuit 7 outputs a pulse signal. This pulse signal further passes through an AND circuit 43 and an OR circuit 45 to cause the amplitude counter 41 to count by +1 from the initial value "0" as shown in Table 3 above. Further, a read command is given to the musical sound waveform storage device 9 by a signal from the output terminal of the musical tone writing control circuit, and 12
Bit parallel information (in this case "000000000000")
is written into the buffer memory 8. Next, the DFF 3f of the musical tone writing control circuit 3 is set, and at this time, the overtone control counter 5 is incremented by the signal from the output terminal and is in a counting state of "10000", so a coincidence signal is output from the coincidence circuit 51. Therefore, the signal shown in FIG. 10c is output from the AND circuit 3h. This output signal is output from the output terminal and supplies an addition command to the addition circuit 46 and a write command to the musical waveform storage device 9, so the buffer memory 8
The information “00…00” at the “0” address of the musical waveform storage device 9 written in is added to the +1 count information “10…0” of the amplitude counter 41, and the addition result is “100…00”. . . . 0” information is written to the “0” address of the tone waveform storage device 9. Next, the DFF 3k is set by the output signal of the AND circuit 3h of the tone writing control circuit 3, and the output signal shown in FIG. 10d is generated from the output of the AND circuit 3l in synchronization with the clock pulse CP. It is incremented by +1 and the tone waveform storage device 9 enters the next addressing state. moreover,
The overtone control counter 5 is reset by the signal from the output end. At this point, an output signal is also obtained from the AND circuit 3m of the musical tone writing control circuit 3, and is again passed through the OR circuit 3d to the DFF3e.
is set, and the output signal shown in FIG. 10b is generated from the output terminal via the AND circuit 3g. Therefore,
The same operation as above is performed again with the ugly signal from the output end, but the amplitude counter 41 is in the +2 counting state "010...0", and this count value is used as the amplitude value of the musical sound waveform. It is written to the “1” address of the storage device 9. Furthermore, by repeating this operation, the address step is sequentially performed in the tone waveform storage device 9, and the step count value of the amplitude counter 41 is "3" (110...0), "4" (0010...)
0), ...... are written to the corresponding address.
FIG. 11 shows the count step state of the amplitude counter 41 in waveform form, where the A curve is a first-order pure tone. Then, when the upper counter 6b of the sine wave step counter 6 reaches "5" counting state "10100", the X signal is output from the sine wave region and direction designation decoder 39, so the AND circuit 43 is heard and the AND circuit 42 is opened. Therefore, the pulse signal output from the AND circuit 7 is sent to the binary counter 44.
is supplied to Therefore, in this case, the amplitude counter 41 operates so as to be incremented once every time two pulse signals are output from the AND circuit 7. In other words, when the upper counter 6b is counting "5" and "6", the amplitude counter 41 is incremented once every +2 steps of the sine wave step counter 6, as seen from the curve A in FIG. Become. When the upper counter 6b is counting "7" or "8", the amplitude counter 41 is not supplied with any up/down signals and is in a counting halt state (count value "96"). Further, when the above-mentioned operation by the musical tone writing control circuit 3 is repeated, a Z(-) signal is output from the sine wave region and direction designation decoder 39 when the high-order counter 6b is in the counting state of "9" to "15". Therefore, a down command is given to the amplitude counter 41, and the maximum count value "96" of the amplitude counter 41 is subtracted. Therefore, for the first pure tone of the first key "16", a half-wave waveform is written and stored in the corresponding address of the tone waveform storage device 9 in the count value state according to the curve A in FIG. Then, the address counter 47
When the operation is completed up to 256 steps, a carrier signal is output from the address counter 47 and the amplitude counter 4
1. The sine wave step counter 6 is reset,
The amplitude value writing operation of the first pure tone ends in the "0" address counting state. Next, when the "16" key is operated for the second pure tone, the pure tone number counter 4 is incremented by the signal from the output terminal of the musical tone writing control circuit 3, and becomes a counting state of "01000", and the amplitude designation register 2 "00001" is stored again. Then, the sine wave step counter 6 and overtone control counter 5 are incremented by +1 by the signal from the output terminal of the musical tone writing control circuit 3, but since there is no coincidence detection signal from the coincidence circuit 51 at this point, musical tone writing control is performed. The AND circuit 3h of the circuit 3 is not opened and no signal is obtained from the output terminal. On the other hand, since a signal is output from the AND circuit 3i, the OR circuit 3d
The DFF 3e is set again through the AND circuit 3g, a signal is generated from the output end, a read command is given to the musical waveform storage device 9, and the stored value "100...0" is read out from the "0" address and stored in the buffer memory 8. Write. At the same time, the overtone control counter 5 and the sine wave step counter 6 are incremented, and the amplitude counter 41 becomes +2 counting state "010...0". A coincidence signal is obtained from the coincidence circuit 51 by this second signal from the output terminal, and a signal is generated from the output terminal and an addition command is sent to the addition circuit 46.
Since a write command is given to the musical sound waveform storage device 9, "100...0" in the buffer memory 8 and "010...0" in the amplitude counter 41 are added, and the addition result is "110...0". It is written to the "0" address of the tone waveform storage device. Therefore, this kind of operation is repeated one after another, and the second pure tone is the same as the first one.
The amplitude counter 41 performs a counting operation as shown in FIG.
The accumulated value will be stored. here,
Since the counting operation of the amplitude counter 41 is as described in Table 3, for example, at point X (address 30) in FIG. 0” (secondary pure tone) =
92 count value "101110100...0", and 59 count value "1101110...0" at Y point (address 197)
(1st pure tone) + (-96) count value “011111001111”
(2nd pure tone) = (-37) Count value “100110111111”
will be stored at the corresponding address in the musical sound wave storage device 9. In this way, the tone waveform storage device 9 stores the accumulated values of A and B in FIG. 11 for each address. Furthermore, for the 3rd harmonic, since the "0" key is operated, the pure tone number counter 4 is incremented by +1 and becomes a counting state of "11000", but since "00000" is written in the amplitude designation register 2, the amplitude counter 41
does not perform a counting operation and is in the "0" state, so there is no change in the stored value in the tone waveform storage device 9. Next, for the 4th harmonic, the "8" key is operated,
The pure tone number counter 4 becomes "00100", and the amplitude designation register 2 stores "00010". In this case as well, the same operation as described above is repeated, and in the end, the amplitude counter 41 performs the counting operation as shown in FIG. 11C. The tone waveform storage device 9 stores the accumulated counts of A, B, and C in FIG. 11 for each address. In this way, this system can accumulate the amplitude values for each pure tone up to the 20th overtone, thereby creating the final desired musical sound waveform. In the above explanation, as shown in Fig. 11, musical waveforms were formed by directly accumulating the amplitude values for each step of each pure tone. It is also possible to accumulate. That is, in this case, in the circuit diagram of FIG. 3, the amplitude counter 41 is reset by the output signal from the output terminal of the tone writing control circuit 3. This amplitude change value is
This will be explained using FIG. 12, which is a partially enlarged view of FIGS. 1A and 1B. As can be seen from Fig. 12, the amplitude counter 4
1, when the amplitude changes from the immediately previous step, only the changed value is counted, and the musical waveform storage device 9 accumulates and stores the amplitude change value for each address of each pure tone. . That is, the first
In the first pure tone A in FIG.
"+3", "+3" are obtained by storing only the change value of "1" and further accumulating the change value of B of the second pure tone "+2", "+2", ..... "+2" for each address. …
"+3" is now stored. Note that when there is no amplitude change, the change value is "0". When a musical sound waveform as an amplitude change value is read out during performance to obtain a musical tone, the amplitude change values read out in address order may be cumulatively added using an adder circuit and an accumulator (not shown). It is something. As described in detail above, according to the musical sound waveform forming device of the present invention, it is possible to arbitrarily specify the individual composition ratios of the fundamental tone or each higher-order overtone by digital numerical setting, so that various musical sound waveforms can be easily created. It is possible to easily create new tones not only for musical instruments but also for other instruments, and the performance effect is extremely great. Furthermore, the present invention allows the performer to sequentially input digital information indicating the composition ratio of each of the fundamental tone to each higher harmonic by using a set of switch means in common, so that the input device can It is compact, and digital information indicating the composition ratio of many high-order overtones can be easily input. In the embodiment described above, the tone waveform storage device 9 is configured to store half-wave tone waveforms, but it is of course possible to store full-wave tone waveforms. In this case, the storage capacity of the tone waveform storage device 9 may be doubled. Furthermore, although this embodiment was designed based on the sine wave equalization waveform shown in FIG. 6, it may also be designed based on a trapezoidal sine wave equalization waveform as shown in FIG. 13, for example. In that case, the sine wave region and direction designation decoder 39 are changed, and the X signal and 1-bit binary counter 44 are no longer necessary. In the above embodiment, the pure tone amplitude designation input circuit 1 has been described using a key designation method using a plurality of independent keys, but it may also be a dial setting method, a combination designation method with a keyboard key, or a numerical designation method using a numeric keypad. , a circuit for extracting the X, Y, and Z signals using the sine wave region and direction designation decoder 39 may be of a counting type as shown in FIG. 14, for example. That is, to briefly explain the circuit of FIG. 14, based on the output of each bit stage from the upper counter 6b of the sine wave step counter 6, the AND circuit group 39p inputs "0", "5", "7", and "9". ”, “11” are detected, and each time the count value of 4 is detected through the OR circuit 39q,
The bit binary counter 39r may be incremented, and the X(0.5) and Y(1) detection signals may be extracted from the count value state of the counter 39r via an AND circuit group 39s and an OR circuit 39t. In addition, in FIG. 3, the overtone control counter 5 is reset each time the coincidence circuit 51 detects a coincidence between the counts of the overtone control counter 5 and the pure tone number counter 4. For example, as shown in FIG. 15, the count value of the overtone number counter 4 is preset in the overtone control counter 5 via the transfer gate by a transfer command, and the output from the output terminal of the musical tone writing control circuit 3 is calculated from this preset value. It may be configured to count down by -1 until "0" is detected in the signal. Furthermore, in the above embodiment, the key input operation was performed sequentially from the 1st pure tone to the 20th pure tone, but this is changed to a configuration in which the high-order pure tones are specified sequentially from the 20th pure tone to the 1st pure tone. You can also. In this case, the pure tone number counter 4 may be sequentially decremented from the count value "20". In addition, in the above example, as shown in Table 1, 17
Although more keys are used, more keys may be used to specify numerical values with higher precision. In addition, it goes without saying that the circuit shown in FIG. 3 can be modified in various ways without departing from the gist of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は音響周波数スペクトルを説明する図、
第2図は本発明に用いられる10進数値で表わした
相対振幅比を説明する図、第3図は本発明の全体
回路図、第4図は第3の振幅指定入力回路の詳細
図、第5図は第3図の動作説明の為の波形図、第
6図は第3図の本発明に用いられる正弦波等化波
形図、第7図は第3図の正弦波領域及び方向指定
デコーダの詳細図、第8図は同じく一致回路の詳
細図、第9図は同じく楽音書き込み制御回路の詳
細図、第10図は第9図の動作説明図、第11図
は第3図の動作説明図、第12図は本発明の振幅
変化値方式を説明する図、第13図は第6図に基
づく他の正弦波等化波形図、第14図は第3図に
於ける正弦波領域及び方向指定回路の他の実施
例、第15図は第3図に於ける一致回路を用いな
い場合の他の実施例、第16図、第17図は本実
施例に用いられる論理記号を説明した図面であ
り、夫々アンド回路群14、オア回路37に対応
する説明図である。 1……振幅指定入力回路、2……振幅指定レジ
スタ、3……楽音書き込み制御回路、4……純音
ナンバカウンタ、5……倍音制御カウンタ、6…
…正弦波ステツプカウンタ、8……バツフアメモ
リ、9……楽音波形記憶装置、39……正弦波領
域及び方向指定デコーダ、41……振幅カウン
タ、46……加算回路、47……アドレスカウン
タ、51……一致回路。
Figure 1 is a diagram explaining the acoustic frequency spectrum,
FIG. 2 is a diagram explaining the relative amplitude ratio expressed in decimal values used in the present invention, FIG. 3 is an overall circuit diagram of the present invention, FIG. 4 is a detailed diagram of the third amplitude designation input circuit, and FIG. Fig. 5 is a waveform diagram for explaining the operation of Fig. 3, Fig. 6 is a sine wave equalization waveform diagram used in the present invention of Fig. 3, and Fig. 7 is a sine wave region and direction designation decoder of Fig. 3. , FIG. 8 is a detailed diagram of the matching circuit, FIG. 9 is a detailed diagram of the musical tone writing control circuit, FIG. 10 is an explanation of the operation of FIG. 9, and FIG. 11 is an explanation of the operation of FIG. 3. 12 is a diagram explaining the amplitude change value method of the present invention, FIG. 13 is another sine wave equalization waveform diagram based on FIG. 6, and FIG. 14 is a sine wave region and Another embodiment of the direction specifying circuit, FIG. 15 shows another embodiment in which the matching circuit in FIG. 3 is not used, and FIGS. 16 and 17 explain the logic symbols used in this embodiment. These are explanatory diagrams corresponding to an AND circuit group 14 and an OR circuit 37, respectively. 1... Amplitude specification input circuit, 2... Amplitude specification register, 3... Musical tone writing control circuit, 4... Pure tone number counter, 5... Overtone control counter, 6...
... Sine wave step counter, 8 ... Buffer memory, 9 ... Musical waveform storage device, 39 ... Sine wave area and direction designation decoder, 41 ... Amplitude counter, 46 ... Addition circuit, 47 ... Address counter, 51 ... ...matching circuit.

Claims (1)

【特許請求の範囲】 1 楽音波形の順次アドレス点における振幅値が
個々に基音乃至各高次倍音を表現するデイジタル
波形値を加算することによつて得られるものであ
つて、前記基音乃至各高次倍音の個々の構成比を
示す信号を演奏者により入力できるようにした入
力手段と、この入力手段により入力された前記信
号を記憶する記憶手段と、この記憶手段に記憶さ
れた前記信号に従つて前記基音乃至各高次倍音の
構成比を制御して各アドレス点の振幅値を得るよ
うにした手段とからなる楽音波形形成装置におい
て、 前記入力手段は、前記基音乃至各高次倍音の
夫々に対して個々の構成比を示す前記信号を順次
異なるタイミングで入力する入力手段を備えたこ
とを特徴とする楽音波形形成装置。 2 楽音波形の順次アドレス点における振幅値が
個々に基音乃至各高次倍音を表現するデイジタル
波形値を加算することによつて得られるものであ
つて、前記基音乃至各高次倍音の個々の構成比を
示す信号を演奏者により入力できるようにした入
力手段と、この入力手段により入力された前記信
号を記憶する記憶手段と、この記憶手段に記憶さ
れた前記信号に従つて前記基音乃至各高次倍音の
構成比を制御して各アドレス点の振幅値を得るよ
うにした手段と、算出された前記各アドレス点の
振幅値を記憶するメモリ手段と、このメモリ手段
に記憶された前記各アドレス点の振幅値を出力楽
音の音高に従う速度で読出す手段とからなる楽音
波形形成装置において、 前記入力手段は、前記基音乃至各高次倍音の
夫々に対して個々の構成比を示す前記信号を順次
異なるタイミングで入力する入力手段を備えたこ
とを特徴とする楽音波形形成装置。
[Scope of Claims] 1. Amplitude values at sequential address points of a musical sound waveform are obtained by adding digital waveform values representing the fundamental tone or each higher-order overtone individually, and an input means for allowing a performer to input a signal indicating the composition ratio of each overtone; a storage means for storing the signal inputted by the input means; and a storage means for storing the signal inputted by the input means; and means for controlling the composition ratio of the fundamental tone to each higher-order harmonic to obtain an amplitude value at each address point, A musical sound waveform forming apparatus comprising an input means for sequentially inputting the signals indicating individual composition ratios at different timings. 2. Amplitude values at sequential address points of a musical sound waveform are obtained by adding digital waveform values that individually represent the fundamental tone or each higher-order overtone, and the amplitude values are obtained by adding digital waveform values that individually represent the fundamental tone or each higher-order overtone, and the individual configurations of the fundamental tone or each higher-order overtone are an input means for allowing a performer to input a signal indicating the ratio; a storage means for storing the signal inputted by the input means; and a storage means for storing the signal inputted by the input means; means for controlling the composition ratio of the next harmonic to obtain an amplitude value at each address point; a memory means for storing the calculated amplitude value at each address point; and each address stored in the memory means. A musical waveform forming device comprising means for reading out the amplitude value of a point at a speed according to the pitch of an output musical tone, wherein the input means is configured to receive the signal indicating the individual composition ratio for each of the fundamental tone to each higher-order overtone. What is claimed is: 1. A musical sound waveform forming device comprising an input means for sequentially inputting at different timings.
JP14683176A 1976-12-06 1976-12-06 Musical sound waveform forming system Granted JPS5370815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14683176A JPS5370815A (en) 1976-12-06 1976-12-06 Musical sound waveform forming system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14683176A JPS5370815A (en) 1976-12-06 1976-12-06 Musical sound waveform forming system

Publications (2)

Publication Number Publication Date
JPS5370815A JPS5370815A (en) 1978-06-23
JPS6329275B2 true JPS6329275B2 (en) 1988-06-13

Family

ID=15416496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14683176A Granted JPS5370815A (en) 1976-12-06 1976-12-06 Musical sound waveform forming system

Country Status (1)

Country Link
JP (1) JPS5370815A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62212697A (en) * 1986-03-14 1987-09-18 京王技研工業株式会社 Electronic musical apparatus

Also Published As

Publication number Publication date
JPS5370815A (en) 1978-06-23

Similar Documents

Publication Publication Date Title
JP3293240B2 (en) Digital signal processor
EP0149896B1 (en) Method and apparatus for dynamic reproduction of transient and steady state voices in an electronic musical instrument
JPS6199193A (en) Musical sound signal generator
EP0169659B1 (en) Sound generator for electronic musical instrument
US4144789A (en) Amplitude generator for an electronic organ
US4733591A (en) Electronic musical instrument
JPS5924433B2 (en) time function waveform generator
JPS6329275B2 (en)
JPS6114518B2 (en)
JPS5895790A (en) Musical sound generator
JPS636796Y2 (en)
JPS6114519B2 (en)
JPH0522918B2 (en)
US4563932A (en) Waveform data read signal generating apparatus
JP2605387B2 (en) Music signal generator
JP2707885B2 (en) Bit number converter
KR830001221B1 (en) Chord memory of electronic instruments
JPS6032713Y2 (en) High voltage generator for electronic musical instruments
JP2510090Y2 (en) Music signal generator
JPS5942878B2 (en) automatic accompaniment device
JP2888844B2 (en) Music signal generator
JPS60254827A (en) D/a converting device
JPS58100188A (en) Musical composition performer
JPH0562751B2 (en)
JPH026073B2 (en)