JPS63292718A - ２本の制御線を有する切替制御回路 - Google Patents
２本の制御線を有する切替制御回路Info
- Publication number
- JPS63292718A JPS63292718A JP12894487A JP12894487A JPS63292718A JP S63292718 A JPS63292718 A JP S63292718A JP 12894487 A JP12894487 A JP 12894487A JP 12894487 A JP12894487 A JP 12894487A JP S63292718 A JPS63292718 A JP S63292718A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control
- control logic
- relay
- relays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012423 maintenance Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は２本の制御線を有する切替制御回路に関する。
従来の２本の制御線を有する切替制御回路は、第２図の
ブロック図に示すように、制御論理盤１１は、切替論理
の入力情報となる制御情報入力に対し論理処理を施して
、２本の制御線に制御信号ａおよびｂを出力し、リレー
１７および１８の切替制御を行わせる。第３図は、リレ
ー１７および１８の制御状態を示すタイミング図であり
、制御信号ａおよびｂの論理値で指示される状態（制御
状態“１″、非制御状態“０′”）によって、リレー１
７および１８のオンオフの切替制御が行なわれる。
ブロック図に示すように、制御論理盤１１は、切替論理
の入力情報となる制御情報入力に対し論理処理を施して
、２本の制御線に制御信号ａおよびｂを出力し、リレー
１７および１８の切替制御を行わせる。第３図は、リレ
ー１７および１８の制御状態を示すタイミング図であり
、制御信号ａおよびｂの論理値で指示される状態（制御
状態“１″、非制御状態“０′”）によって、リレー１
７および１８のオンオフの切替制御が行なわれる。
上述した従来の２本の制御線を有する切替制御回路は、
制御論理盤１１の出力信号を直接リレー１７および１８
に入力しているので、保守、修理などのために制御論理
盤１１を抜去るとリレー１７および１８の接続状態が変
ってしまうという欠点がある。
制御論理盤１１の出力信号を直接リレー１７および１８
に入力しているので、保守、修理などのために制御論理
盤１１を抜去るとリレー１７および１８の接続状態が変
ってしまうという欠点がある。
本発明の２本の制御線を有する切替制御回路は、第１の
制御線を一方の入力端に接続した第１のノア回路と該第
１のノア回路の出力信号の切替指示に応答して接続切替
えするリレーとを有する第１のリレー盤と、第２の制御
線を一方の入力端に接続した第２のノア回路と該第２の
ノア回路の出力信号の切替指示に応答し・て接続切替え
するリレーとを有する第２のリレー盤とを備え、前記第
１のノア回路の出力信号を前記第２のノア回路のもう一
方の入力端に接続し、且つ前記第２のノア回路の出力信
号を前記第１のノア回路のもう一方の入力端に接続しで
ある。
制御線を一方の入力端に接続した第１のノア回路と該第
１のノア回路の出力信号の切替指示に応答して接続切替
えするリレーとを有する第１のリレー盤と、第２の制御
線を一方の入力端に接続した第２のノア回路と該第２の
ノア回路の出力信号の切替指示に応答し・て接続切替え
するリレーとを有する第２のリレー盤とを備え、前記第
１のノア回路の出力信号を前記第２のノア回路のもう一
方の入力端に接続し、且つ前記第２のノア回路の出力信
号を前記第１のノア回路のもう一方の入力端に接続しで
ある。
次に、本発明について図面を参照して説明する。
よび２の入力端は、抵抗Ｒ１〜Ｒ４で接地してあり、無
信号時には接地電位が与えられるようにしである。制御
論理盤１１から出力される制御信号ａおよびｂはそれぞ
れＮＯＲ回路１および２の一方の入力端に接続されてお
り、ＮＯＲ回路１の出力信号は、インバータ７を介して
リレー１７に送られると共にＮＯＲ回路２のもう一方の
入力端に送られる。ＮＯＲ回路２の出力信号は、インバ
ータ８を介してリレー１８に送られると共にＮＯＲ回路
１のもう一方の入力端に送られる。すなわち、ＮＯＲ回
路１および２は、上記の接続によりフリップフロップ回
路を形成している。
信号時には接地電位が与えられるようにしである。制御
論理盤１１から出力される制御信号ａおよびｂはそれぞ
れＮＯＲ回路１および２の一方の入力端に接続されてお
り、ＮＯＲ回路１の出力信号は、インバータ７を介して
リレー１７に送られると共にＮＯＲ回路２のもう一方の
入力端に送られる。ＮＯＲ回路２の出力信号は、インバ
ータ８を介してリレー１８に送られると共にＮＯＲ回路
１のもう一方の入力端に送られる。すなわち、ＮＯＲ回
路１および２は、上記の接続によりフリップフロップ回
路を形成している。
制御論理盤１１から出力される制御信号ａおよびｂの論
理値がそれぞれ“１゛°および“０゛°となった場合、
リレー盤１２および１３のＮＯＲ回路１および２の出力
信号の論理値はそれぞれＯ′。
理値がそれぞれ“１゛°および“０゛°となった場合、
リレー盤１２および１３のＮＯＲ回路１および２の出力
信号の論理値はそれぞれＯ′。
および“°１″となり、これに応じてインバータ７およ
び８の出力はそれぞれ“１″および“０パとなり、制御
論理盤１１の出力がそのままりレー１７および１８へ伝
達される。制御信号ａおよびｂがそれぞれ°１″および
“０″′となった場合にも同様に、そのままりレー１７
および１８へ伝達される。また、制御論理盤１１が保守
、修理などのために抜去られた場合には、ＮＯＲ回路１
および２から成るフリップフロップ回路は、セットおよ
びリセット入力がいずれも“０′°となりなのと等価に
なり、制御論理盤１１を抜去る直前の状態を保持する。
び８の出力はそれぞれ“１″および“０パとなり、制御
論理盤１１の出力がそのままりレー１７および１８へ伝
達される。制御信号ａおよびｂがそれぞれ°１″および
“０″′となった場合にも同様に、そのままりレー１７
および１８へ伝達される。また、制御論理盤１１が保守
、修理などのために抜去られた場合には、ＮＯＲ回路１
および２から成るフリップフロップ回路は、セットおよ
びリセット入力がいずれも“０′°となりなのと等価に
なり、制御論理盤１１を抜去る直前の状態を保持する。
従ってこの場合には、リレー１７および１８は、制御論
理盤１１を抜去る直前の接続状態を保持し続ける。
理盤１１を抜去る直前の接続状態を保持し続ける。
以上説明したように本発明は、それぞれ両リレー盤中の
ＮＯＲ回路でフリップフロップ回路を形成することによ
り、制御論理盤の出力信号をそのまま出力して両リレー
の切替制御を行えると共に制御論理盤が抜かれた場合に
は抜かれる直前の状態を保持できる効果がある。
ＮＯＲ回路でフリップフロップ回路を形成することによ
り、制御論理盤の出力信号をそのまま出力して両リレー
の切替制御を行えると共に制御論理盤が抜かれた場合に
は抜かれる直前の状態を保持できる効果がある。
第１図は本発明の実施例を示すブロック図、第２図は従
来の２本の制御線を有する切替制御回路を示すブロック
図、第３図は従来の２本の制御線を有する切替制御回路
の制御状態を例示するタイミング図である。 １．２・・・ＮＯＲ回路、Ｒ１−Ｒ４・・・抵抗、７゜
８・・・インバータ、１１・・・制御論理盤、１２．１
３・・・リレー盤、１７．１８・・・リレー。
来の２本の制御線を有する切替制御回路を示すブロック
図、第３図は従来の２本の制御線を有する切替制御回路
の制御状態を例示するタイミング図である。 １．２・・・ＮＯＲ回路、Ｒ１−Ｒ４・・・抵抗、７゜
８・・・インバータ、１１・・・制御論理盤、１２．１
３・・・リレー盤、１７．１８・・・リレー。
Claims (1)
- 第１の制御線を一方の入力端に接続した第１のノア回路
と該第１のノア回路の出力信号の切替指示に応答して接
続切替えするリレーとを有する第１のリレー盤と、第２
の制御線を一方の入力端に接続した第２のノア回路と該
第２のノア回路の出力信号の切替指示に応答して接続切
替えするリレーとを有する第２のリレー盤とを備え、前
記第１のノア回路の出力信号を前記第２のノア回路のも
う一方の入力端に接続し、且つ前記第２のノア回路の出
力信号を前記第１のノア回路のもう一方の入力端に接続
してあることを特徴とする２本の制御線を有する切替制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12894487A JPS63292718A (ja) | 1987-05-25 | 1987-05-25 | ２本の制御線を有する切替制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12894487A JPS63292718A (ja) | 1987-05-25 | 1987-05-25 | ２本の制御線を有する切替制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63292718A true JPS63292718A (ja) | 1988-11-30 |
Family
ID=14997265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12894487A Pending JPS63292718A (ja) | 1987-05-25 | 1987-05-25 | ２本の制御線を有する切替制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63292718A (ja) |
-
1987
- 1987-05-25 JP JP12894487A patent/JPS63292718A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63292718A (ja) | ２本の制御線を有する切替制御回路 | |
| JPH0294812A (ja) | スイッチ回路 | |
| JPH0738399A (ja) | 双方向バッファ回路 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| US4337440A (en) | Electronic cascade circuit comprising a circuit having controllable transfer characteristics and a two-port | |
| JPH0452687Y2 (ja) | ||
| JPH0377406A (ja) | 発振制御回路 | |
| JPH04123217A (ja) | 外部端子の状態切換回路 | |
| JPH0518463B2 (ja) | ||
| SU1275416A1 (ru) | Устройство дл ввода-вывода информации | |
| JPH01193670A (ja) | 回路板接続システム | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JPH04369923A (ja) | 信号切り替え装置 | |
| JPS55123286A (en) | Switching system of electronic switchboard control part | |
| JPS6457539A (en) | Three-stage switch | |
| JPS60225299A (ja) | 入出力装置 | |
| JPS5464453A (en) | Switch circuit | |
| JPS58205261A (ja) | Ｒｏｍを用いた切替方式 | |
| JPH04181287A (ja) | 表示回路 | |
| JPH04131842U (ja) | リレー回路 | |
| JPH06349397A (ja) | 切替器 | |
| JPS63292830A (ja) | 回線切替装置の誤操作防止回路 | |
| JPH02222215A (ja) | Ｌｓｉの出力バッファ | |
| JPS6188630A (ja) | 多重信号伝送装置 | |
| JPS6298658A (ja) | 集積回路 |