JPS63292364A

JPS63292364A - 共通メモリ制御方式

Info

Publication number: JPS63292364A
Application number: JP12901487A
Authority: JP
Inventors: Osamu Suzuki; 修鈴木; Shigeyuki Morioka; 森岡　重之; Katsuichi Hirowatari; 広渡　勝一; Kunihiro Ohata; 大畑　邦弘
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-05-26
Filing date: 1987-05-26
Publication date: 1988-11-29
Also published as: JPH0450626B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［概要］複数個のシステムから共通に使用される共通メモリ装置
を備えた情報処理システムにおいて、共通メモリ装置内
に各システムに対応したアクセスポートを設け、該共通
メモリ装置に各システムがアクセスする際には、各シス
テムの主記憶装置（ＭＳ）上に展開されている制御デー
タの位置を示すアドレス、及び起動指示を、該共通メモ
リの状態に関わらず、各システムから該共通メモリ装置
内の、各システムに対応した該ポート内の特定のレジス
タにセットして起動指示のみを行う、所謂突き離し制御
を行うことにより、該共通メモリ装置の共通制御部が、
該レジスタにセットされたアドレスを用いて該制御デー
タを、各ポート内のスタックレジスタに格納し、該スタ
ックレジスタに格納されている起動オペレーションが実
行できる状態になった時点で、上記共通制御部がスタッ
ク情報を読み出し、共通メモリ装置と各システム間にお
いて、自律的にデータ転送を行うようにしたものである
。

〔産業上の利用分野〕

本発明は、複数個のシステムから共通に使用される共通
メモリ装置を備えた多重化システムにおける共通メモリ
制御方式に関する。

最近のファクトリオートメーション（ＦＡ）　、　プロ
セスオートメーション（Ｐ＾）、ラボラトリオートメー
ション（ＬＡ）等の情報処理の分野においては、信錬度
、及び処理能力を向上させる為に、複数個のシステムか
らなる多重化システムを構築する動向にある。

この多重化システムにおいては、例えば、ある制御対象
装置（例えば、ロボットプロセス装置。

計測器等）を制御していたシステムに障害が発生すると
、他のシステムに該制御を委譲して、システムの信頼度
を向上させる必要がある。

従来、このような、システム間での制御の委譲は、シス
テム間に共通に使用されているファイル記憶装置（ＤＡ
ＳＤ）を利用し、例えば、該制御対象装置に対する制御
ポイントに関する情報を一定間隔で、該ファイル記憶袋
？！　（ＤＡＳＤ）に格納しておき、障害が発生した時
には、該障害が発生した一つ前の制御ポイントの情報を
他のシステムに通知して、制御の引き渡しを行うように
していた。

然しなから、この従来方式においては、制御情報の引き
渡しに、アクセスタイムの遅いファイル記憶装置（ＤＡ
ＳＤ）を使用している為、障害時の委譲処理に時間がか
かる問題があった。

然して、最近の半導体技術の著しい進歩に伴って、大容
量の記憶装置が経済的に得られるようになってきた為、
この分野に共通メモリ装置が採用されるようになりつつ
あるが、一般には、逐次制御である為、多重化システム
としての処理能力を十分向上させられないことから、該
システムに共通な共通メモリ装置に対する効果的なアク
セス方式が必要とされるようになってきた。

〔従来の技術と発明が解決しようとする問題点〕第２図
は従来の共通メモリ装置に対するアクセス方式を説明す
る図である。

従来の共通メモリ装置に対するアクセス方式は、共通メ
モリ装置２側に、唯１つのポート２１シか持っていない
為、複数個のシステム１の内の、例えば、システム（Ｉ
ＩＡ）　１からのアクセス（リード／ライト）があると
、該ポート２１においてビジー表示を行い、他のシステ
ム（ＩＩＢ）　１からのアクセスは、該システム（ＩＩ
Ａ）　１からのアクセスが終了して、該共通メモリ装置
のポート２１での上記ビジー表示が°空き゛表示となる
迄待ち合わせる制御を受けていた。

従って、該共通メモリ装置に対するアクセス性能が十分
でな（、システムの数を多くしても、システムの数に対
応した多重化システムの性能の向上が期待できない状況
にあった。即ち、該共通メモリ装置の性能（アクセスタ
イム）を十分生かしていないと云う問題があった。

本発明は上記従来の欠点に鑑み、複数個のシステムから
共通に使用される共通メモリ装置を備えた情報処理シス
テムにおいて、該共通メモリ装置のアクセスタイムを最
大限に生かす共通メモリ制御方式を堤供することを目的
とするものである。

〔問題点を解決するための手段〕

第１図は本発明の共通メモリ制御方式の構成例を示した
図である。

本発明においては、複数個のシステム（ＩＡ、１ｌＢ）　１から共通に使用
される共通メモリ装置２を備えた情報処理システムにお
いて、該共通メモリ装置２に、上記複数個のシステム（＃へ、
ＩＢ）　１に対応したポート（２１Ａ、２１Ｂ）　　と
、各ポート（２１Ａ、２１Ｂ）内には、少な（とも、各
ポー　ト（２１Ａ、２１Ｂ）に対する起動の受付の可否
を示す制御フラグ（ＡＢＵＳＹ）と、該ポートに対する
起動を示す制御フラグ（Ａｌｌ！ＸＥＣ）を備えたイン
タフェース制御回路（２１０Ａ、２１０Ｂ）　と、各シ
ステム（ＫＡ、ＩＩＢ）　１が、該共通メモリをアクセ
スする際、各システム（ＩＩＡ、ＩＩＢ）　ｌの主記憶
装置（ＭＳ）上に展開されている制御データのアドレス
を保持する共通メモリアドレスレジスタ（２１１Ａ、２
１１Ｂ）と、各システム（ＩＩＡ、１ｌＢ）　１からの制御データを
スタックするスタックレジスタ（２１２Ａ、２１２Ｂ）
とを設けて、各システム（ＩＩＡ、ＩＩＢ）　１から該共通メモリ装
置２に対するアクセス要求があると、上記インタフェー
ス制御回路（２１０Ａ、２１０Ｂ）の制御フラグの状態
に応じて、各システム（ｌＡ、ｌＢ）　１の主記憶装ｆ
ｆ　（ＭＳ）上に展開されている制御データのアドレス
を、上記共通メモリアドレスレジスタ（２１１Ａ、２１
１Ｂ）に転送し、該制御データのアドレスを転送した後は、該共通メモリ
装置２内の共通制御部２２が、該制御データを上記スタ
ックレジスタ（２１２Ａ、　２１２Ｂ）に格納し、１亥スタツクレジスタ（２１２Ａ、　２１２Ｂ）にスタ
ックされている共通メモリアクセス要求を実行できる状
態になった時点において、該共通制御部２２が、該スタ
ック情報を読み出し、該共通メモリ装置２と、各システ
ム（ＩＩＡ、ＩＢ）　１　との間でデータ転送を行うよ
うに構成する。

〔作用〕

即ち、本発明によれば、複数個のシステムから共通に使
用される共通メモリ装置を備えた情報処理システムにお
いて、共通メモリ装置内に各システムに対応したアクセ
スポートを設け、該共通メモリ装置に各システムがアク
セスする際には、各システムの主記憶装置（ＭＳ）上に
展開されている制御データの位置を示すアドレス、及び
起動指示を、共通メモリの状態に関わらず、各システム
から該共通メモリ装置内の、各システムに対応した該ポ
ート内の特定のレジスタにセットして起動指示のみを行
う、所謂突き離し制御を行うことにより、該共通メモリ
装置の共通制御部が、該レジスタにセットされたアドレ
スを用いて該制御データを、各ポート内のスタックレジ
スタに格納し、該スタックレジスタに格納されている起
動オペレーションが実行できる状態になった時点で、上
記共通制御部がスタック情報を読み出し、共通メモリ装
置と各システム間において、自律的にデータ転送を行う
ようにしたものであるので、共通メモリ本体の状態に関
係なく、多重化された各システム゛より、突き離し的な
起動を行うことができ、各システムからの共通メモリに
対するアクセス効率を上げることができる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の共通メモリ制御方式の構成例を
示した図であって、複数個のシステム対応に設けられて
いるポート（＃Ａ、ｌＢ）　２１Ａ、２１Ｂ内のインタ
フェース制御回路２１０Ａ、２１０Ｂ　、共通メモリア
ドレスレジスタ２１１Ａ、２１１Ｂ　、スタックレジス
タ２１２Ａ、２１２Ｂが本発明を実施するのに必要な手
段である。尚、全図を通して同じ符号は同じ対象物を示
している。

以下、二重化システムを例にして、本発明の共通メモリ
制御方式を説明する。

本発明においては、共通メモリ装置２内に、各システム
（ＩＡ）　１．　　システム（ＩＢ）　１に対応して、
ポート２１Ａ、２１Ｂを設け、各ポート（ＩＡ、１１Ｂ
）　２１Ａ、２１Ｂ内に、インタフェース制御回路２１
０Ａ、２１０Ｂ　、共通メモリアドレスレジスタ２１１
Ａ、２１１Ｂ　、スタックレジスタ２１２Ａ、２１２Ｂ
を設ける。

上記インタフェース制御回路２１ＯＡ、２１０Ｂは、共
通メモリ２４のステータスを表示すると共に、各システ
ム（ＩＩＡ、＃８）　１からのアクセス要求を受は付け
ることに使用される。

即ち、各システム（ＩＡ、ＩＢ）　ｌは、対応するイン
タフェース制御回路２１ＯＡ、　２１０Ｂの、１亥ポー
ト（＃八。

ＩＢ）　２１Ａ、２１Ｂに対する起動の受付の可否を示
す制御フラグ（ＡＢＵＳＹ）を起動前に判定し、該制御
フラグ（ＡＢＵＳＹ）が“ｌ゛のときには、本インタフ
ェース制御回路２１ＯＡ、　２１０Ｂが使用不可と認識
し、該制御フラグ（ＡＢＵＳＹ）が°０゛になるのを待
つ。

そして、該フラグが°０″になったときは、各システム
（ｌＩＡ、１ｌＢ）　１から本インタフェース制御回路
２１０Ａ、２１０Ｂにアクセスが可能と認識して、共通
メモリ２４をアクセスする場合には、上記インタフェー
ス制御回路２１０Ａ、２１０Ｂの該ポートに対する起動
を示す制御フラグ（ＡＥＸＥＣ）を１°とすると、共通
メモリ装置２の共通制御部２２が上記制御フラグ（ＡＢ
ＵＳＹ）を°１°とする。更に、該共通メモリ２４と、
各システム（＃Ａ、ＩＩＢ）１間でデータ転送を行う為
の制御情報として、コマンド、メモリデータアドレス、
転送バイト数等の制御データを、各システム（１１６，
１８）　ｌの主記憶装置（ＭＳ）から読み出す為のメモ
リアドレスを、当該ポート２１Ａ、２１Ｂ内の上記共通
メモリアドレスレジスタ２１１Ａ、２１１Ｂにセットす
る。

上記のオペレーションが実施された時点で、該共通メモ
リ装置２においては、各システム（ＩＩＡ、　ＩｔＢ）
　１から起動がかかったことを、共通制御部２２が認識
する。

本起動の後、該共通制御部２２は共通メモリ２４が“フ
リー゛の状態であることを、共通メモリアクセス制御部
２３からの制御ｎ情報によって認識すると、すぐ、上記
オペレーションを実行する為に、該共通メモリアドレス
レジスタ２１１Ａ、２１１Ｂにセットされたアドレスに
基づいて、各システム（ＩＡ、ＩＢ）　１の、図示して
いない主記憶装置（ＭＳ）上に展開されている制御デー
タを読み取り、該共通メモリ２４に対するアクセスを実
行するが、例えば、他系からのアクセス中、或いは自系
からの先行オペレーションの実行中のときは、上記制御
データをスタックレジスタ（例えば、ファーストイン、
ファーストアウト（ＦＩＦＯ）方式のメモリで構成）　
２１２Ａ、２１２Ｂに格納する。この時点で、上記制御
１７ラグ（ＡＢＵＳＹ、ＡＥＸＥＣ）を、共通制御部２
２かリセットする。

このように、共通メモリ２４に対する各システム（ｌＡ
、ｌＢ）　１からの起動に対しては、該共通メモリ２４
がアクセス中であっても、常に受付、該起動に対する制
御データを読み出して、スタックレジスタ２１２Ａ、２
１２Ｂに格納しておき、該共通メモリ２４がアクセスで
きる状態になったとき、該共通制御部２２が自律的に、
該スタックレジスタ２１２Ａ、２１２Ｂから制御データ
を読み出し、共通メモリ２４と各システム（ＩＩＡ、Ｉ
Ｂ）　１間でのデータ転送を行うように機能する。

このように、本発明は、複数個のシステムと、各システ
ムから共通に使用される共通メモリ装置を備えた多重化
システムにおいて、該共通メモリ装置内に各システムに
対応した専用のポートを設け、各システムから該共通メ
モリ装置に対するアクセス要求があると、該共通メモリ
装置内の共通メ・モリ本体のアクセス状態に関係なく、
該要求を受付、上記システム対応に設けられているポー
ト（ｌＩＡ、ＩＩＢ）内のスタックレジスタに該アクセ
スに関する制御データをスタックしておいて、該共通メ
モリ本体がアクセスできるようになったとき、上記スタ
ックレジスタから制御データを読み出し、自律的に、該
共通メモリと各システム間のデータ転送制御を行う、所
謂突き離し制御を行うようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の共通メモリ制御
方式は、複数個のシステムから共通に使用される共通メ
モリ装置を備えた情報処理システムにおいて、共通メモ
リ装置内に各システムに対応したアクセスポートを設け
、該共通メモリ装置に各システムがアクセスする際には
、各システムの主記憶装置（ＭＳ）上に展開されている
制御データの位置を示すアドレス、及び起動指示を、共
通メモリの状態に関わらず、各システムから該共通メモ
リ装置内の、各システムに対応した該ポート内の特定の
レジスタにセットして、起動指示のみを行う、所謂突き
離し制御を行うことにより、該共通メモリ装置の共通制
御部が、該レジスタにセットされたアドレスを用いて該
制御データを、各ポート内のスタックレジスタに格納し
、該スタックレジスタに格納されている起動オペレ〜シ
ゴンが実行できる状態になった時点で、上記共通制御部
がスタック情報を読み出し、共通メモリ装置と各システ
ム間において、自律的にデータ転送を行うようにしたも
のであるので、共通メモリ本体の状態に関係なく、多重
化された各システムより、突き離し的な起動を行うこと
ができ、各システムからの共通メモリに対するアクセス
効率を上げることができる効果がある。

【図面の簡単な説明】

第１図は本発明の共通メモリ制御方式の構成例を示した
図。第２図は従来の共通メモリ装置に対するアクセス方式を
説明する図。である。図面において、１はシステム（１１Ａ、ＩＢ）、　　２は共通メモリ装
置。２１Ａ、２１Ｂはポート（薯Ａ、　ＩＢ）　。２１０Ａ、２１０Ｂはインタフェース制御回路。２１１Ａ、２１１Ｂは共通メモリアドレスレジスタ。２１２Ａ、２１２Ｂはスタックレジスタ。２２は共通制御部。２３は共通メモリアクセス制御部。２４は共通メモリ、又は共通メモリ本体。ＡＢＬＩＳＹ、　ＡＥＸＩＥＣは制？１７ラグ。をそれぞれ示す。従来の共通メモリ装置に対するアクセスか（を説明する
図第　　２　　図

Claims

【特許請求の範囲】複数個のシステム（＃Ａ、＃Ｂ）（１）から共通に使用
される共通メモリ装置（２）を備えた情報処理システム
において、該共通メモリ装置（２）に、上記複数個のシステム（＃
Ａ、＃Ｂ）（１）に対応したポート（２１Ａ、２１Ｂ）
と、各ポート（２１Ａ、２１Ｂ）内には、少なくとも、
各ポート（２１Ａ、２１Ｂ）に対する起動の受付の可否
を示す制御フラグ（ＡＢＵＳＹ）と、該ポートに対する
起動を示す制御フラグ（ＡＥＸＥＣ）を備えたインタフ
ェース制御回路（２１０Ａ、２１０Ｂ）と、各システム（＃Ａ、＃Ｂ）（１）が、該共通メモリをア
クセスする際、各システム（＃Ａ、＃Ｂ）（１）の主記
憶装置（ＭＳ）上に展開されている制御データのアドレ
スを保持する共通メモリアドレスレジスタ（２１１Ａ、
２１１Ｂ）と、各システム（＃Ａ、＃Ｂ）（１）からの制御データをス
タックするスタックレジスタ（２１２Ａ、２１２Ｂ）と
を設けて、各システム（＃Ａ、＃Ｂ）（１）から該共通メモリ装置
（２）に対するアクセス要求があると、上記インタフェ
ース制御回路（２１０Ａ、２１０Ｂ）の制御フラグの状
態に応じて、各システム（＃Ａ、＃Ｂ）（１）の主記憶
装置（ＭＳ）上に展開されている制御データのアドレス
を、上記共通メモリアドレスレジスタ（２１１Ａ、２１
１Ｂ）に転送し、該制御データのアドレスを転送した後は、該共通メモリ
装置（２）内の共通制御部（２２）が、該制御データを
上記スタックレジスタ（２１２Ａ、２１２Ｂ）に格納し
、該スタックレジスタ（２１２Ａ、２１２Ｂ）にスタック
されている共通メモリアクセス要求を実行できる状態に
なった時点において、該共通制御部（２２）が、該スタ
ック情報を読み出し、該共通メモリ装置（２）と、各シ
ステム（＃Ａ、＃Ｂ）（１）との間でデータ転送を行う
ように制御することを特徴とする共通メモリ制御方式。