JPS632921Y2 - - Google Patents
Info
- Publication number
- JPS632921Y2 JPS632921Y2 JP1983000152U JP15283U JPS632921Y2 JP S632921 Y2 JPS632921 Y2 JP S632921Y2 JP 1983000152 U JP1983000152 U JP 1983000152U JP 15283 U JP15283 U JP 15283U JP S632921 Y2 JPS632921 Y2 JP S632921Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- gate
- analog
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013480 data collection Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
本考案は多チヤンネルアナログデータをデイジ
タルデータとして収集するデータ収集回路に関す
る。
タルデータとして収集するデータ収集回路に関す
る。
遠方監視制御装置における各種監視制御対象の
計測データ収集など、多チヤンネルのアナログデ
ータをコンピユータなどの制御中枢部にデイジタ
ルデータとして収集して該コンピユータによるデ
イジタル処理に供するためのデータ収集回路は、
従来からマルチプレクサとアナログ−デイジタル
変換器（Ａ／Ｄ変換器）を組合せ、コンピユータ
によつてマルチプレクサの切換制御及びＡ／Ｄ変
換器の変換制御を指令するものがある。
計測データ収集など、多チヤンネルのアナログデ
ータをコンピユータなどの制御中枢部にデイジタ
ルデータとして収集して該コンピユータによるデ
イジタル処理に供するためのデータ収集回路は、
従来からマルチプレクサとアナログ−デイジタル
変換器（Ａ／Ｄ変換器）を組合せ、コンピユータ
によつてマルチプレクサの切換制御及びＡ／Ｄ変
換器の変換制御を指令するものがある。
この従来装置では、コンピユータはデータ収集
のためにマルチプレクサ、Ａ／Ｄ変換器の制御負
担を強いられ、ソフトウエアの処理スピードや割
込みのタイミングなどのオーバヘツドが大きくな
り、収集したデータを処理する時間に制約が生じ
る問題があつた。
のためにマルチプレクサ、Ａ／Ｄ変換器の制御負
担を強いられ、ソフトウエアの処理スピードや割
込みのタイミングなどのオーバヘツドが大きくな
り、収集したデータを処理する時間に制約が生じ
る問題があつた。
本考案は、データ収集制御をコンピユータとは
独立した専用コントローラで行ない、収集データ
が所定量に達したときにコンピユータに対する割
込みで一括転送することにより、従来の問題点を
解消したデータ収集回路を提供することを目的と
する。
独立した専用コントローラで行ない、収集データ
が所定量に達したときにコンピユータに対する割
込みで一括転送することにより、従来の問題点を
解消したデータ収集回路を提供することを目的と
する。
第１図は本考案の一実施例を示すブロツク図で
ある。マルチプレクサ１はＮチヤンネル分のアナ
ログデータを切換えて順次取込み、Ａ／Ｄ変換器
２はマルチプレクサ１で選択されたアナログデー
タをデイジタルデータに変換する。ランダムアク
セスメモリ（RAM）３はＡ／Ｄ変換器２の変換
出力を順次記憶する。コントローラ４は、マルチ
プレクサ１の入力チヤンネル切換え制御と、Ａ／
Ｄ変換器２へのＡ／Ｄ変換開始制御と、ランダム
アクセスメモリ３への格納データのアドレス指定
と書込み指令と、ランダムアクセスメモリ３への
格納データが所定量（例えば該メモリ３の記憶容
量）に達したときに共通バス５を介してコンピユ
ータのCPU６に対する割込み要求と、CPU６か
らの割込み許可信号が与えられるときにランダム
アクセスメモリ３の内容をバス５を通してメモリ
７への転送許容とを行なう。
ある。マルチプレクサ１はＮチヤンネル分のアナ
ログデータを切換えて順次取込み、Ａ／Ｄ変換器
２はマルチプレクサ１で選択されたアナログデー
タをデイジタルデータに変換する。ランダムアク
セスメモリ（RAM）３はＡ／Ｄ変換器２の変換
出力を順次記憶する。コントローラ４は、マルチ
プレクサ１の入力チヤンネル切換え制御と、Ａ／
Ｄ変換器２へのＡ／Ｄ変換開始制御と、ランダム
アクセスメモリ３への格納データのアドレス指定
と書込み指令と、ランダムアクセスメモリ３への
格納データが所定量（例えば該メモリ３の記憶容
量）に達したときに共通バス５を介してコンピユ
ータのCPU６に対する割込み要求と、CPU６か
らの割込み許可信号が与えられるときにランダム
アクセスメモリ３の内容をバス５を通してメモリ
７への転送許容とを行なう。
コントローラ４は第２図に示す構成にされる。
基準周波数発振器又はコンピユータ側のクロツク
パルスを利用して基準周波数パルスを発生するク
ロツクパルス発生器１０と、このクロツクパルス
発生器１０の出力パルスを分周してＡ／Ｄ変換器
２の変換開始信号及びランダムアクセスメモリ３
への書込み指令信号を発生する第１分周回路１１
と、この分周回路１１の分周出力を分周してマル
チプレクサ１の切換えデータ（マルチプレクサア
ドレス）及びランダムアクセスメモリ３へのアド
レスデータを発生する第２分周回路１２と、書込
み指令信号とアドレスデータをランダムアクセス
メモリ３に与えるゲート回路１３と、コンピユー
タから与えられるデータ量指定信号と分周器１２
のアドレスデータとが一致したことを検出するコ
ンパレータ１４と、コンピユータから与えられる
データ収集起動指令でセツトされてゲート回路１
３のゲートを開け、コンパレータ１４からの一致
信号でリセツトされて該ゲート回路１３のゲート
を閉じると共にコンピユータのCPUに割込み信
号を発生するフリツプフロツプ１５とを具える。
なお、分周回路１１はデータ収集起動指令によつ
て分周動作を開始する。
基準周波数発振器又はコンピユータ側のクロツク
パルスを利用して基準周波数パルスを発生するク
ロツクパルス発生器１０と、このクロツクパルス
発生器１０の出力パルスを分周してＡ／Ｄ変換器
２の変換開始信号及びランダムアクセスメモリ３
への書込み指令信号を発生する第１分周回路１１
と、この分周回路１１の分周出力を分周してマル
チプレクサ１の切換えデータ（マルチプレクサア
ドレス）及びランダムアクセスメモリ３へのアド
レスデータを発生する第２分周回路１２と、書込
み指令信号とアドレスデータをランダムアクセス
メモリ３に与えるゲート回路１３と、コンピユー
タから与えられるデータ量指定信号と分周器１２
のアドレスデータとが一致したことを検出するコ
ンパレータ１４と、コンピユータから与えられる
データ収集起動指令でセツトされてゲート回路１
３のゲートを開け、コンパレータ１４からの一致
信号でリセツトされて該ゲート回路１３のゲート
を閉じると共にコンピユータのCPUに割込み信
号を発生するフリツプフロツプ１５とを具える。
なお、分周回路１１はデータ収集起動指令によつ
て分周動作を開始する。
こうした構成のデータ収集回路において、
CPU側からのデータ収集起動指令で分周回路１
１，１２が分周動作を開始し、マルチプレクサ１
及びランダムアクセスメモリ３のアドレスを順次
変更しながらＡ／Ｄ変換器２へのＡ／Ｄ変換開始
を指令するし、データ書込みを指令する。この繰
り返しによりＮチヤンネル分又はランダムアクセ
スメモリ３の記憶容量分などデータ量指定信号に
応じた量のデータがＡ／Ｄ変換されてランダムア
クセスメモリ３に格納される。所定量のデータ格
納が終了すると、コンパレータ１４に一致信号が
得られてフリツプフロツプ１５がゲート回路１３
のゲートを閉じると共にCPU割込み要求をする。
CPU６はこの割込み要求でゲート回路１３とは
別のゲート回路（図示しない）によつてランダム
アクセスメモリ３のアドレス指定と読出し指令を
与え、データバスを通して該メモリ３からのデー
タ収集をする。
CPU側からのデータ収集起動指令で分周回路１
１，１２が分周動作を開始し、マルチプレクサ１
及びランダムアクセスメモリ３のアドレスを順次
変更しながらＡ／Ｄ変換器２へのＡ／Ｄ変換開始
を指令するし、データ書込みを指令する。この繰
り返しによりＮチヤンネル分又はランダムアクセ
スメモリ３の記憶容量分などデータ量指定信号に
応じた量のデータがＡ／Ｄ変換されてランダムア
クセスメモリ３に格納される。所定量のデータ格
納が終了すると、コンパレータ１４に一致信号が
得られてフリツプフロツプ１５がゲート回路１３
のゲートを閉じると共にCPU割込み要求をする。
CPU６はこの割込み要求でゲート回路１３とは
別のゲート回路（図示しない）によつてランダム
アクセスメモリ３のアドレス指定と読出し指令を
与え、データバスを通して該メモリ３からのデー
タ収集をする。
従つて、本考案によれば、マルチプレクサ、
Ａ／Ｄ変換器を通して設定される量のアナログデ
ータをデイジタルデータとして収集したのちにコ
ンピユータ側への割込みで該コンピユータ側に収
集するため、コンピユータ側でのデータ収集のた
めのソフトウエアの簡単化、処理スピードの向上
を図ることができる。
Ａ／Ｄ変換器を通して設定される量のアナログデ
ータをデイジタルデータとして収集したのちにコ
ンピユータ側への割込みで該コンピユータ側に収
集するため、コンピユータ側でのデータ収集のた
めのソフトウエアの簡単化、処理スピードの向上
を図ることができる。
なお、分周回路１１の分周比をコンピユータ側
で設定する構成にしてデータ収集速度をソフトウ
エアによつてコントロールできる。
で設定する構成にしてデータ収集速度をソフトウ
エアによつてコントロールできる。
第１図は本考案の一実施例を示すブロツク図、
第２図は第１図におけるコントローラ４の一実施
例を示す回路図である。 １……マルチプレクサ、２……アナログ−デイ
ジタル変換器、３……ランダムアクセスメモリ、
４……コントローラ、１０……クロツクパルス発
生器、１１，１２……分周回路、１３……ゲート
回路、１４……コンパレータ、１５……フリツプ
フロツプ。
第２図は第１図におけるコントローラ４の一実施
例を示す回路図である。 １……マルチプレクサ、２……アナログ−デイ
ジタル変換器、３……ランダムアクセスメモリ、
４……コントローラ、１０……クロツクパルス発
生器、１１，１２……分周回路、１３……ゲート
回路、１４……コンパレータ、１５……フリツプ
フロツプ。
Claims (1)
- 多チヤンネルのアナログデータを切り換え入力
するマルチプレクサ１と、このマルチプレクサ１
の出力データを順次デイジタルデータに変換する
アナログ−デイジタル変換器２と、このアナログ
−デイジタル変換器２の変換データを順次記憶す
るランダムアクセスメモリ３と、コンピユータ側
からの指令によつて上記マルチプレクサ１、アナ
ログ−デイジタル変換器２、及びランダムアクセ
スメモリ３の各種制御信号を発生するコントロー
ラ４とを備えたデータ収集回路に於いて、前記コ
ントローラ４は、ランダムアクセスメモリ３に書
き込み指令とアドレス指定を行なうゲート回路１
３と、アドレス信号とコンピユータ側からのデー
タ量指定信号とを比較し両者が一致したときデー
タ収集停止指令を出力するコンパレータ１４と、
このデータ停止指令に基づきゲート回路１３のゲ
ートを閉じるとともにコンピユータ側へ割り込み
信号を出力し、さらにコンピユータ側からのデー
タ収集起動指令によりゲート回路１３のゲートを
開けるフリツプフロツプ１５と、クロツクパルス
発生器１０からのパルスを分周しコンピユータ側
からの指令により前記アナログ−デイジタル変換
器２及びゲート回路１３にそれぞれ変換開始信号
と書き込み指令を出力する分周回路１１と、分周
回路１１の出力をさらに分周しマルチプレクサ１
とゲート回路１３とコンパレータ１４とにアドレ
ス信号を出力する分周回路１２とを備えたことを
特徴としたデータ収集回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15283U JPS59108938U (ja) | 1983-01-05 | 1983-01-05 | デ−タ収集回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15283U JPS59108938U (ja) | 1983-01-05 | 1983-01-05 | デ−タ収集回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59108938U JPS59108938U (ja) | 1984-07-23 |
| JPS632921Y2 true JPS632921Y2 (ja) | 1988-01-25 |
Family
ID=30131900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15283U Granted JPS59108938U (ja) | 1983-01-05 | 1983-01-05 | デ−タ収集回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59108938U (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831793B2 (ja) * | 1990-11-20 | 1996-03-27 | 日本電装株式会社 | アナログ・デジタル（ａ／ｄ）変換装置 |
| GB2403858B (en) * | 2003-07-10 | 2007-08-22 | Samsung Electronics Co Ltd | Analog-to-digital interfacing device and method of analog-to-digital interfacing |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142942A (en) * | 1975-06-04 | 1976-12-08 | Yokogawa Hokushin Electric Corp | Analog input muitiplexer |
| JPS54122949A (en) * | 1978-03-17 | 1979-09-22 | Hitachi Ltd | Analog input unit for computer |
-
1983
- 1983-01-05 JP JP15283U patent/JPS59108938U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142942A (en) * | 1975-06-04 | 1976-12-08 | Yokogawa Hokushin Electric Corp | Analog input muitiplexer |
| JPS54122949A (en) * | 1978-03-17 | 1979-09-22 | Hitachi Ltd | Analog input unit for computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59108938U (ja) | 1984-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS632921Y2 (ja) | ||
| US4318137A (en) | Real time digital recording system for thermovision data | |
| JPH029950U (ja) | ||
| JPH0324698B2 (ja) | ||
| JPS6252321B2 (ja) | ||
| JPS6035685B2 (ja) | デ−タ取込み方式 | |
| JPS6160340U (ja) | ||
| JPS60164244U (ja) | アナログ入力装置 | |
| JPH0161668U (ja) | ||
| JPS62174844A (ja) | メモリ優先切替方式 | |
| JPH0116194Y2 (ja) | ||
| JPS62133A (ja) | Ａｄ変換器 | |
| JPS57204935A (en) | Dynamic address conversion system for channel device | |
| JPH01128174A (ja) | アナログデータ収集システム | |
| JPH0256697B2 (ja) | ||
| JPS6397142U (ja) | ||
| JPS60641U (ja) | Ｄｍａモニタ制御回路 | |
| JPH026267U (ja) | ||
| JPS5875243A (ja) | アナログ入力におけるデ−タ転送方式 | |
| JPS63240298A (ja) | アナログ入力デ−タの並べ替え方式 | |
| JPS6416198U (ja) | ||
| JPS6440063U (ja) | ||
| JPS6259870U (ja) | ||
| JPS63120425U (ja) | ||
| JPH01140269A (ja) | アナログ信号の平均値演算装置 |