JPS63291496A - 多層基板における不要ランド削除方法 - Google Patents

多層基板における不要ランド削除方法

Info

Publication number
JPS63291496A
JPS63291496A JP62127745A JP12774587A JPS63291496A JP S63291496 A JPS63291496 A JP S63291496A JP 62127745 A JP62127745 A JP 62127745A JP 12774587 A JP12774587 A JP 12774587A JP S63291496 A JPS63291496 A JP S63291496A
Authority
JP
Japan
Prior art keywords
data
land
pattern
line
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62127745A
Other languages
English (en)
Japanese (ja)
Other versions
JPH0550028B2 (enExample
Inventor
Kenji Shimizu
賢治 清水
Keiichiro Imaki
今木　慶一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP62127745A priority Critical patent/JPS63291496A/ja
Publication of JPS63291496A publication Critical patent/JPS63291496A/ja
Publication of JPH0550028B2 publication Critical patent/JPH0550028B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
JP62127745A 1987-05-25 1987-05-25 多層基板における不要ランド削除方法 Granted JPS63291496A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62127745A JPS63291496A (ja) 1987-05-25 1987-05-25 多層基板における不要ランド削除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62127745A JPS63291496A (ja) 1987-05-25 1987-05-25 多層基板における不要ランド削除方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6182790A Division JPH0773238A (ja) 1994-07-11 1994-07-11 不要ランド削除システム

Publications (2)

Publication Number Publication Date
JPS63291496A true JPS63291496A (ja) 1988-11-29
JPH0550028B2 JPH0550028B2 (enExample) 1993-07-27

Family

ID=14967637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62127745A Granted JPS63291496A (ja) 1987-05-25 1987-05-25 多層基板における不要ランド削除方法

Country Status (1)

Country Link
JP (1) JPS63291496A (enExample)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694477A (en) * 1979-12-27 1981-07-30 Fujitsu Ltd Processing system for connection line extraction
JPS6219969A (ja) * 1985-07-18 1987-01-28 Fujitsu Ltd Ｃａｄによるプリント基板ライブラリ作成法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694477A (en) * 1979-12-27 1981-07-30 Fujitsu Ltd Processing system for connection line extraction
JPS6219969A (ja) * 1985-07-18 1987-01-28 Fujitsu Ltd Ｃａｄによるプリント基板ライブラリ作成法

Also Published As

Publication number Publication date
JPH0550028B2 (enExample) 1993-07-27

Similar Documents

Publication Publication Date Title
CN117034858B (zh) 大面积叠加的集成电路版图快速网格剖分方法及装置
CN117034857B (zh) 多边形大面积重叠的集成电路版图网络标识方法及装置
CN117057308B (zh) 大面积叠加的集成电路版图融合与精准诊断方法及装置
CN110135082A (zh) 一种pcb设计中负片层铜皮避让过孔的方法
CN111737945A (zh) 一种pcb板的背钻设计方法、系统、终端及存储介质
JPS63291496A (ja) 多層基板における不要ランド削除方法
JPH0773238A (ja) 不要ランド削除システム
JP2521770B2 (ja) プリント基板のパタ−ン配線方法
CN112818624A (zh) 印制线路板设计图的生成方法、印制电路板及其制作方法
JP2621506B2 (ja) トリム・データ生成方法
CN120675884A (zh) 一种工业图形计算机辅助制造的单层网络数据的分析方法
JPH01171293A (ja) プリント配線板
JP2593202B2 (ja) 多層プリント配線板自動設計装置の自動配線処理装置
JP2000357180A (ja) プリント配線板の製造方法
JPS63164487A (ja) プリント配線板用のパタ−ンフィルム作成用デ−タの検査方法
JPH0451869B2 (enExample)
JPH02247579A (ja) プリント基板のパターン検査装置
JP3076159B2 (ja) 半導体集積回路のレイアウト検証方法
JP2005309874A (ja) 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法
JPH0642256B2 (ja) 自動配線方式
JPH06188563A (ja) 印刷配線板の製造方法
JP2005309873A (ja) 電子回路基板用ｃａｄシステムとそれに使用するコンピュータプログラム、および電子回路基板の製造方法
CN113435157A (zh) 一种工业图形计算机辅助制造网络数据的分析方法
JPH0513556B2 (enExample)
Cock Computer Aided Design of Printed Circuit Board Layouts-WREPCL.

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term