JPS63288545A

JPS63288545A - 差分位相シフト・キーイング変調器

Info

Publication number: JPS63288545A
Application number: JP63034141A
Authority: JP
Inventors: ヒー・ウォン
Original assignee: National Semiconductor Corp
Current assignee: National Semiconductor Corp
Priority date: 1987-03-04
Filing date: 1988-02-18
Publication date: 1988-11-25
Also published as: GB2201867B; DE3800159A1; GB8805156D0; GB2240014A; US5027372A; GB2201867A; GB9101956D0; GB2240014B

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野この発明は電気通信方式、特に１２００ボーの４相差分
位相シフト・キーイング（ＤＰＳＫ）変調器、３００ボ
ーの周波数シフト・キーイング（ＦＳＫ）変調器、２重
信号音多重周波数（ＤＴＨＦ）発生器および２１００／
２２２５Ｈｚ応答信号音発生器を含む変調器／発生器回
路に関する。

従来技術及び発明が解決しようとする問題点通信方式の
基本的な機能は、出所から宛先へできるだけ速く且つ正
確に情報を伝達することである。出所および宛先は物理
的に互いに離れていて、通信回線によって接続されてい
る。

情報の出所は２種類ある。即ちアナログ情報源と離散情
報源とである。マイクのようなアナログ源は連続信号を
発生する。ディジタル・コンピュータのような離散源は
、一連のパルスで構成された信号を発生する。標本化お
よび吊子化方法を用いることにより、アナ目グ信号を離
散１８号に変換することができる。

音声伝送を扱うように設計された通信回線（即ち、電話
回路網）は、ディジタル信号を送信するのが困難である
ような特性を持っている。音声四線を介してディジタル
・ビット・ストリームを伝送することができるようにす
るためには、ディジタル・データ・パルスを利用して、
音声回線と両立性を持つ周波数を有する搬送波波形を変
調することが必要である。

この必要な変調を行なう装置が一般的に［モデムＪと呼
ばれている。［モデムＪという言葉は、変調鼎−復調器
の略語である。これはこの装置が典型的には、送信され
る信号を変調するだけでなく、受信信号を復調する能力
も持っているからである。

一般的に云うと、前に述べたように、変調器が情報源か
ら直列ディジタル・データ・ビット・ストリームを受取
り、このビット・ストリームを通信回線を介して伝送す
るのに適した波形に変換する。送信信号の周波数スペク
トルを通信回線の特性と合わせるほかに、変調器は通信
回線の理想的でない性格が原因で生ずる信号の歪みの影
響を最小限に抑える。

変調は基本的に３つの形式がある。即ち、（１）振幅シ
フト・キーイング（八ｓに）　、（２）周波数シフト・
キーイング（「Ｓに）および（３）位相シフト・キーイ
ング（ＰＳに）である。

低いデータレート、即ち１２００ボーまたはそれ以下で
動作するデータ伝送方式では、ＦＳＫ変調を利用するの
が典型的である。ＦＳＫ変調では、２つの２進状態が２
つの異なる周波数によって表わされ、２つのビット周波
数の夫々に同調した２つの周波数同調部分を使うことに
よって検出される。この後、復調信号がビットの持続時
間にわたって積分され、その結果に対して２進の判定を
下す。

データレートが更に高い方式では、一般的に種々の形の
ＰＳに変調が用いられている。

２相ＰＳに変調器は、一方の２進状態に対しては搬送波
周波数の一方の位相を使い、他方の２進状態に対しては
２番目の位相を使う。２相は１８０゜離れており、到来
信号に対して既知の位相を持つ基準信号を受信機で使っ
て、同期検波器によって検出される。

４相ＰＳＫ変調器では、搬送波波形が、ダイビット・デ
ータ信号を表わすように、基準に対して０°、９０°、
１８０°または２７０６に切換えられる。

基本的なＰＳに変調方式の変形では、差分位相シフト・
キーイング（ＤＰＳＫ）と占われるが、隣りあったパル
ス期間の間の位相変化にディジタル・パルス情報が入っ
ている。例えば、四通使われる±４５°、±１３５＠の
４相ＤＰＳＫ方式では、１つの期間から次の期間への一
ト４５°の位相変化が２進符号１１を符号化し、＋１３
５°が０１を符号化し、−１３５°が００を符号化し、
−４５°が１０を符号化する。

ＰＳにに比べたＤＰＳＫの利点は、位相基準を送信する
必要がないことである。受信機側で必要なのは、１つの
パルス期間に対する位相を記憶するための短期メモリ装
置である。

普通のアナログ位相変調器は、帯域内周波数スペクトル
を整形するために複雑なベースバンド・フィルタ回路を
必要とする。更に、高価な搬送波周波数、加算器および
同相／直角位相分割回路が、多重位相変調器回路の設４
に使われるのが７１通である。

従来のディジタル変調器は、突然の位相変化を除くため
に非常に高次のフィルタを用いるとともに、線形の帯域
位相応答を得るために等化量回路を用いている。

問題点を解決するための一段この発明は成るモデム、即ち、ベル２１２Ａまたはｖ、
２２モデムに対して特に用いられる変調器／発生器回路
を捉供する。

この回路は１２００ボーの４相差分位相シフト・キーイ
ング（ＤＰＳＫ）変調器、３００ボーの周波数シフト・
キーイング（ＦＳＫ）変調器、２種信号音多重周波数発
生器（ＤＴＨＦ）および２１００／　２２２５１１ｚ応
答信号音発生器を一体として持っている。

ペル２１２＾またはｖ、２２七デムの仕様は、次の特徴
を持つ４相差分変調器を必要とする。

（１）帯域内スペクトルの整形のためのＸ／５ｉｎｘｌ
化器。

（２）シンボル間の干渉ならびに隣接ブヤンネルの干渉
を最小限に抑えるためのかさ上げ（Ｒａｉｓｅｄ）余弦
ロールオフ整形フィルタ。

（３）そして送信出力の群遅延は１１００７１９０秒以
内でなければならない。

この発明の回路のＤＰＳＫ変調器部分は、ベル２１２Ａ
／Ｖ、　２２仕様の条件を満たす！こめに、時間領域フ
ィルタ方式を利用する。これは、帯域内周波数スペクト
ルを整形して、隣接チャンネル周波数成分を減真させる
スペクトル制御器を持っている。これが、変調器の後に
典型的に配置される、円通必要とされる帯域フィルタを
省く。

このため、この発明の一面では、ＤＰＳＫ変調器が、直
列ディジタル・データ入力信号を受取って、直列入力順
序のダイビットの値を表わす出力信号を発生するデータ
・スクランブラを持っている。ダイビット信号が差分符
号化され、その後経歴発生器に供給される。この発生器
が、パルス密度変調を利用して、位相変調ベクトルを発
生ずる。この後、変調ベクトルを利用して搬送波波形を
変調し、ＤＰＳＫ出力信号を発生ずる。

この発明の回路の［Ｓに変調器部分もスペクトル制御器
を利用する。これは、各々のデータの変化の間、６つの
中間周波数を送り出して、周波数の切換えを滑らかにす
る。

このため、この発明の第２の面では、直列ディジタル・
データ入力信号中の変化に応答してストローブ信号を発
生する周波数位相シフト・キーイング変調器を提供する
。ディジタルレート発生器がストロ−ブ信号に応答して
、宛先周波数を表わ寸出力を発生ずる。その優、レート
発生器の出力を利用して、搬送波波形を発生し、周波数
変調量カイ５号を発生する。

Ｏ丁１４Ｆ／応答信号音発生器は、ＦＳＫまたは［１Ｐ
ＳＫ変調器と同時に動作しないため、これらの２つの機
能と回路を共有する。

このため、この発明の第３の面では、２つの正弦波カウ
ンタを正弦波ルックアップＲＯＭに多重化することによ
り、０Ｔ１４ｒの発生が行なわれる。多重化制御信号の
デューティ・サイクルを変えることにより、口ＴＨＦ発
生器がディジタル形プリエンファシス機能を行ない、こ
れが低帯域周波数を工Ｊ準として、高帯域周波数の振幅
を増大させる。

この発明の回路の応答信号音部分は、２つの信号音（２
１００／２２２５ｔｌｚ）がＦＳＫ周波数内に埋まって
いるから、ＦＳＫ部分とハードウェアを共有することに
よって構成される。

波形合成ディジタル・アナログ変換器（０＾Ｃ）を含め
たこの発明の回路全体が、ディジタル形で構成される。

簡単な低域フィルタ、今の場合はＲＣ回路を用いて、電
話線路とのインターフェースのために、ディジタル出力
信号をアナログ形式に変換する。

実施例この発明はモデムの用途に使われ、特にベル２１２Ａま
たはＶ、２２モデムに使われる変調器／発生器回路を、
対象とする。

この発明の回路は下記の機能を一体として持つている。

１、１２００ボーの４相差分位相シフト・キーイング（
ＤＰＳＫ）変調器。

２．３００ボーの周波数シフト・キーイング（ＦＳＫ）
変調器。

３．２重信号音多重周波数（ＤＴ１４Ｆ）発生器。

４、２１００および２２２５Ｈｚ応答信号音発生器。

この発明の変調器／発生器回路の完全な回路図が、第１
Ａ図乃至第１１４図の組合わせによって示されている。

回路の４相ＤＰＳＫ部分がダイビット入力信号を受取り
、高調波が少ない（６０ｄＢ以上を排除）変調出力を発
生する。ＤＰＳＫ部分の帯域内周波数整形および遅延特
性は、固定メモリ（Ｒ叶）を使うことによって、全てプ
ログラム可能である。従って、結果は予測し得ると共に
積分可能である。

ＤＰＳＫ変ｌＩ器は、これから詳しく説明するが、時間
領域のフィルタ作用を利用して、上に述べたベル２１２
ＡまたはＶ、　２２王デムの仕様の条件を満だで。

第１に、装置のステップ応答特性を計ロタる。

次にこの結果を使って、装δの重要な機能、即ち「位相
包絡線の発生」および「搬送波挿入ベクトル加算」を行
なう２つの１（ＯＨを符号化する。口ＰＳＫ変調器のデ
ィジタル部分を完成するために別の回路が設けられてい
る。ＤＰＳＫ変調器のディジタル部分の出力が８ビツト
・コードとして利用することができ、これが波形合成の
ため、ディジタル・アナログ（ＤＡＣ）変換器を駆動す
る。

ＤＡＣの後に入れた単純なアナ［１グ形低域フイルタに
より、エイリアシング防止周波数が除かれる。

３ｄＢのカットオフ周波数は、ＤＰＳＫ変調器の帯域内
周波数７泣相特性がこのフィルタの影響を受けないよう
に設計されている。

第２図は第１Ａ図乃至第１］」図に示した回路のＤＰＳ
Ｋ変調器部分のモデムを示す。タイミング・レジスタ（
１０）を使って、３つの包絡線信号をダイビット・クロ
ックと同期させる。

到来ダイビット信号ＯＮが、各々のダイビット期間にダ
イビット履歴発生器（１２）にシフトして入る。４組の
出力、即ち０３，０２．ＤＩおよびＤｏが、相次ぐダイ
ビットの２進加重値を表わす。これらの値は、装置が４
相変調器であるため、Ｏ乃至３の範囲にある。シフト方
向は０３からＤＯへ向かう。即ち、最も最近の値がＤ３
によって示される。４つのダイピッ１−出力Ｄ３乃至０
０が６つの掛ｏｉ器旧乃至Ｈ６に接続され、位相変調を
行なう。これらの６つの掛算器に対する全般的な出力方
程式は次の通りである。

ｌ１ｌｘ（ｔ）＝ｃｏｓ（２傘ｐｉ＊ｆｃ市ｔ＋Ｉｐ＋
Ｄｘ＊ｐｉ／２）　　　　　（１）“Ｘ”は掛算器の次
数を示し、“Ｏｘ’″はＤＯ，ＤＩ、　０２および０３
に対する一般的な場合を示す。残りの項は後で定義する
。インバータ１１乃至Ｉ４がｎ＋１（ｔ）　。

第２（ｊ）、　−第５（ｔ）および第５（ｔ）ベクトル
の符号を反転する。この後、ベクトル−ｍｌ（ｔ）、　
−第２（ｔ）、第３（ｔ）、ｌｌ１４（ｔ）、　−ｎ＋
５（ｔ）および−ｎ＋Ｇ（ｔ）がそれぞれ６つの密度関
数変調器Ｈ７乃至旧２に個別に送られる。

変調器は３つの包絡線発生器Ｓ１．Ｓ２およびＳ３から
の入力をも受取る。変調３８７乃至旧２の後、信号が後
で説明するステップ応答のブレークダウンに従って位取
りされる。最後の工程は、この結采得られた６つのベク
トルを組合わせの加算器／　ＤＳＣ／低域フィルタで処
理して、変調搬送波出力ｓ（Ｂを形成することである。

第２図のモデルに基づいてシステムの方程式を尋出すこ
とができる。ＤＰＳＫ変調器の出力５（ｔ）は次のよう
に表わされる。

５ｉｔ）＝ −（ＯＨ傘［１−３１（ｔ／　ｏｐ−ｔ＼Ｄｐ１本［ｃ
ｏｓ（２＊ｐｉ本ｒｃ＊ｔ÷Ｉｐ＋ＤＯ傘ｐｉ／２］）
−（ｏｆ＊［５１（ｔ／ｈ−ｔ＼Ｄｐｌ＊［Ｃ０３（２
＊ｐｉ＊ｆＣ＊ｔ）［ｐ←０１寧ｐｉ／２］）罎　（０
「傘［３２（ｔｌｏｐ−ｔ＼Ｄｐｌ＊［ｃｏｓ（２＊ｐ
ｉ＊ｆｃ＊ｔ４Ｉｔ）４　Ｄ１＊ｐｉ／　２］　）÷　
（０「本［２−３２（ｔｌｏｐ−ｔ＼口ｐ１傘［ｃｏｓ
（２傘ｐｉ＊ｒｃ＊ｔ＋Ｉｐ＋Ｄ２＊ρｉ／２］）−（
ｏｆ＊［１−８３（ｔ／　０ｐ−ｔ＼Ｄｐｌ＊［ｃｏｓ
（２＊ｐｉ＊ｒｃ＊ｔ＋ｉｐ÷０２１１）ｉ／２］）−
（ｏｆ本［５３（ｔ／　０ｐ−ｔ＼０１１１本［ｃｏｓ
（２ネｐ１牢ｆｃ＊ｔ＋　ＩＤ＋０３本ｐｉ／　２］　
）　　　（２）ここで０［は応各オーバシュート係数（
この明細書の終りの付録へに示寸プログラム丁ＸＲＥＳ
Ｐ、　ＳＲＣによって計算される）、【はＳ（【）を計
算する時点、Ｏｐはダイビット周期、“＊”は浮動小数
点の掛算、“／”は浮動小数点の除算、“＼”は整数除
惇、ｐｉ・３．１４１６　、ｆｃは変調されていない搬
送波の周波数、ｉｐは搬送波の初期位相である。

Ｄｏ、Ｄｉ、口２．０３はダイビット経歴発生器にある
ダイビットの２進加重値である。

Ｓｌ、Ｓ３はＯ乃至１の加重値を持ち、これはステップ
応答曲線の「テイル」セグメントの密度関数である。

Ｓ２はＯ乃至２の加重値を持ち、これはステップ応答の
中央部分の密度関数である。

次に第１Ａ図乃至第１Ｈ図について説明する。

特に第１Ａ図について説明づ゛ると、Ｄ形フリップフロ
ップＩＣ（２０）、　（２２）、　（２４）、　（２６
）および３つＸＯＲゲー１−　（２８）、　（３０）、
　（３２）が組合わさって、自己同期１７ピツト・デー
タ・スクランブラを形成する。情報源からの直列ディジ
タル・データ人力ストリームが、フリップフロップ（２
０）のピン（３）に印加される。直列入力順序のダイビ
ット値を表わす２つの出力が、フリップフロップ（２２
）のビン（４）および（１３）に得られる。これらのダ
イビット出力がＤ形フリップフロップＩＣ（３４）　（
第１Ｂ図）のビン（３）および（４）に供給される。フ
リップ７０ツブ（３４）は差分符号器の一部分を形成す
るが、これは後で詳しく説明する。

第１Ａ図に示すように、２つのカウンタ（３６）および
（３８）が６４個の相次ぐ（１）の検出器を形成する。

相次ぐ（１）の検出器の作用は、検出条件が満された場
合、スクランブラに対する次のデータ入力を反転するこ
とにより、時たま起るデータ・スクランブラの目ツクア
ップを防止することである。

カウンタ（３８）のビン（９）に接続されたスイッチ（
３９）を使って、ハンドシェイクまたはＤＰＳＫ以外の
モードにあるとき、データ・スクランブラを不作動にす
る。ＤＰＳＫモードにあるとき、回路は１２００ｔｌｚ
のデータレートでクロック作用を受ける。

ＦＳＫモードにあるとき、データ変化の検出は、これか
ら説明するように、フリップフロップ（２０）。

（２２）、　（２４）およヒＸＯＲケ−ト（２８）オヨ
ヒ（３０）を共有することによって行なわれ、カウンタ
（３８）のビン（９）をスイッチ（３９）を閉じること
によって低にプルダウンすることにより、スクランブラ
回路の他の部分は休止状態に設定する。この場合、マル
チプレクサ（４２）　（第１Ｂ図）のビン（１２）、　
（１３）。

（１４）が、スクランブラに対するクロック周波数とし
て、３０７．２ｋｌｌＺを選択する。

前に述べたように、フリップフロップ（２２）のビン（
４）および（１３）が、フリップフロップ（３４）およ
びＲＯＭ（４４）　　（第１Ｂ図）を含む差分符号器に
対する入力になる。差分符号器の出力が７リツプフロツ
ブ（３４）のビン（１１）Ｊｊよび（１２）に得られる
。

ＲＯＭ（４４）は３２ｘ２ビツト（７）ＲＯＨ１’あッ
テ、差分符号化を行なうコードを持っている。ＲＯＭ（
４４）の符号化プログラムＴＸＤ、　５ＩＩＣのソース
リストが、明細書の終りの付録Ｂに示されている。選択
入力がＲＯＭ（４４）のビン（３）に出る。このビンの
低レベルは、低速モード（６００ボー）を選択する。高
レベルは符号器を平常モード（１２００ボー）に戻す。

２つの異なるモードがスイッチ（４０）を開閉すること
によって選択される。

ｏｐｓに以外のモードにあるとき、即ち、ＦＳＫ、　Ｄ
ＴＨＦおよび応答信号音モードにあるとき、符号器の出
力は、フリップフロップ（３４）のビン（１）をスイッ
チ（４６）を介してアースすることにより、論理Ｏに設
定される。

第１Ａ図に示すフリップ７０ツブ（２２）およびＸＯＲ
／７’−ト（２８）、（３０）　、！：第１Ｂ図に示ｊ
ＸＯＲケート（４８）の組合わせが、ＦＳＫデータ変化
パルス発生器を形成する。ＦＳＫモードで動作するとき
、ノリツブフロップ（２２）のビン（１３）に発生され
る信号が、フリップフロップ（２２）のビン（４）を基
準として、１クロック周期（３０７，２ｋｌｌｚ）だけ
遅延する。これらの２つの信号がこの後ＸＯＲゲート（
４８）に対する入力として供給される。従って、データ
入力に変化があるとき、ＸＯＲゲート（４８）の出力に
ストローブ・パルスが発生される。こういうストローブ
・パルスを使って、包絡線発生器を同期させるが、これ
は後で説明する。

第１Ａ図に示すフリップフロップ（５０）およびマルチ
プレクサ（５２）と第１１−１図に示すマルチプレクサ
（５４）の組合わせが、ダイビット再同期器およびマル
チプレクサを形成する。データレートが、ＤＰＳＫモー
ドでも、ＦＳＫモードでも、搬送波周波数に対して非同
期である。擬似的な干渉を防止するため、再同期フリッ
プフロップ（５０）を設けて、ダイピッド・り０ツクの
縁を搬送波クロックと整合させる。フリップフロップ（
５０）に対する再同期クロックはマルチプレクサ（５４
）によって発生される。

このマルチプレクサが正弦波カウンタ（１１Ｌ）からの
高周波搬送波クロックのうちの１つを選択する。

この選択は高／低帯域スイッチ入力の状態によって決定
される。

この後、再同期したダイビット・クロックおよびＦＳＫ
変化ストローブ信号がマルチプレクサ（４２）に印加さ
れる。マルチプレクサ（４２）の出力が、ＤＰＳＫモー
ド選択入力（ビン１）制御のちとに、２つの入力の一方
に接続される。

第１Ｂ図および第１Ｃ図に示すように、マルチプレクサ
（４２）の出力が包絡線発生器に送られる。

この発生器は、フリップフロップ（５６）、３つのＮＯ
Ｒゲート（５８）、　（６ｏ）、　（ｅ２）、包絡線カ
ウンタ（６４）、１１０８（６６）　、カウンタ（６８
）、ＲＯＭ（７０）、フリップフロップ（７２）、１１
０Ｍ（７４）およびフリップフロップ（７６）によって
形成される。

フリップフロップ（５６）、３つのＮＯＲゲート（５８
）。

（６０）、　（６２）および包絡線カウンタ（６４）の
組合わせが、状態カウンタを形成する。カウンタの状態
は、再同期ダイビット・クロック（ＤＰＳＫモード）ま
たはＦＳＫデータ変化ストローブ信号（ＦＳＫモード）
の何れかに同期している。カウンタは、前に述べた信号
によって開始したとき、「０番目」の状態から出発し、
早期同期パルスがな【ノれば、「１０２３番目」の状Ｃ
ｍまでカウントアツプする。早期同期パルスがあると、
カウンタは強制的に「０番目」の状態にされる。リセッ
トの後、カウンタがこの計数手順を繰返す。模れ同期パ
ルスがあれば、カウンタは次のパルスが現われるまで、
「１０２３番目」のカランｌ−にとどまる。ＤＰＳＫモ
ードでは、早期／遅れパルスは、非同期的なデータ／搬
送波クロックが原因で生ずる。ＦＳＫモードでは、これ
らのパルスは、非同期のため、並びにデータ入力信号列
における遷移の脱落の変化のために生じる。

ＲＯＭ（６６）は１０２４Ｘ　４ビツトのＲＯＭである
。これはカウンタの状態を復号し、４つの出力信号を、
叩ちＤｏ（ビン１４）　、０１　（ビン１３）、Ｄ２（
ビン１２）および０３（ビン１１）を発生する。

００出力の時間ＦＡ数がＤＰＳＫ変調器のステップ応答
の中央部分の密度関数を表わす。これは、ダイビット周
期内に１０２４ビツトの分解能でシグマ−デルタ符号化
されている。

Ｄ１出力の符号が交互にステップ応答の２つの尾部の密
度関数を多重化する。各々の部分はダイビット周期内に
５１２ビツトの分解能を持つ。包絡線カウンタ（６４）
のビン（９）から分解制御信号を取出す。この構成は位
相変調器の設定を簡単にする。

πれ同期パルスがあるとき、Ｄ２出力を使って状態カウ
ンタを保持する。

Ｄ３出力はＦＳＫ変調器のスペクトルを制御するために
使われる。これは、３ビツト・カウンタ（６８）が、各
々のデータ入力の変化の後、予じめ限定された間隔でカ
ウントアツプすることができるようにする。予じめ限定
される間隔は、かさ上げに余弦形変化に基づいて計ｎさ
れる。明１１１ｍの終りの付録Ｃには、このかさ上げ余
弦形変化機能に対するプログラム・リストＲＧＣＲ，Ｓ
ＲＣ／ＤＴＨＦＬ、　５ＩｔＣ／ＤＴＨＦＩ＋、ＳＲＣ
が示されている。

「Ｓにモードの間、各々のデータの変化の後、３ビツト
カウンタ（６８）が０にリセットされる。これは、フリ
ップフロップ（５６）のビン（１４）から供給されるク
リア信号によって行なわれる。リセットの後、ＲＯＭ（
６６）のビン（１１）からの付能信号が、カウンタが予
じめ限定された間隔でカウントアツプすることができる
ようにする。一旦カウンタが最大カウントになると、次
のデータの変化によってこの手順が再開されるまで、カ
ウンタはこの状態にとどまる。その侵、カウンタの出力
を使って、ルックアップ０ＯＮ（７０）に記憶されてい
る周波数ルックアップ・コードをアドレスする。

このルックアップ過程の前に、ＲＯＭ（７０）がフリッ
プ７０ツブ（２４）のビン（３）とＲＯＭ（７０）のビ
ン（１３）の間の接続を介して、データ入力信号の極性
を感知して、正しい周波数歩進方向を決定する。

ことごとくの入力データの変化で、回路は、その宛先の
周波数にぶつかるまで、６つの中間周波数を歩進する。

応答信号音周波数がＦＳＫ周波数内に入っているため、
ＲＯＭ（７０）のビン（１４）の入力を、回路が応答信
号モードで動作するとき、こういう周波数をアドレスす
るために割当てる。この場合、ＲＯＭ（７０）のビン（
１３）のデータ入力を使って、２つの応答信号音のうち
の一方を選択し、カウンタ（６８）からの他の出力は無
視する。ＲＯＭ（７０）の符号化に使われるプログラム
ＡＴＮＥ、　ＳＲＣが、明■書の終りの付録りに示され
ている。

ＤＰＳＫ側では、３つの包絡線出力、即ちＲＯＭ（６６
）のビン（５）、　（１３）および（１４）が、第１Ｃ
図に示すように、データ切換えＲＯＭ（７４）に供給さ
れる。データ切換えＲＯＭ（７４）は、入力ダイビット
信号の位相経歴を示１信号の配列をフリップフロップ（
７２）からも受取る。この後、データ切換えＲＯ）ｌ（
７４）が全ての入力信号を多重化して、２組の出力を形
成する。第１組、即ちＲＯＭ（７４）のピン（１３）お
よび（１４）が、Ｖｔ置のステップ応答の中央部分の位
相包絡線の発生に割当てられる。第２組、即ちＲＯＭ（
７４）のピン（１１）および（１２）が、２つのディル
に使われる。

各組は２ビツトの幅であり、その２進法の重みが、搬送
波の４つの位相のうちの１つを表わす。これらの４つの
出力がパイプライン・フリップ７０ツブ（７６）を介し
てＲＯＭ（７８）　　（第１Ｅ図）に送られる。

データ切換え１１０Ｍ（７４）を符号化するためのプ［
１グラムＤＳＲ，ＳＲＣが明細書の終りの付録Ｅに示さ
れている。　゛第１Ｇ図および第１Ｆ１図について説明すると、カウン
タ（８０）、コード変換器（８２）、　（８４）および
（８６）、インバータ（８８）および（９０）、レート
掛算器（９２）、　（９４）および（９６）、（９８）
　、ナンド・ゲート（１００）　、フリップフロップ（
１乃２）および（１０４）、およびＮＯＲゲート（１０
６）および（１０８）の組合わせが、２種周波数発生器
を形成する。信号音／搬送波周波数の発生は、６１４．
４ｋｌｌｚのクロック源およびレート掛鐸器の掛篩機能
に基づいている。

装置には殆ｌυど同一の２つの発生器回路が用いられて
いる。コード変換器のＲＯＭ　（８２）および（８４）
、レート１１）算各（９２）、（９４）　、フリップフ
ロップ（１０２）およびＮＯＲゲート（１０６）が第１
の発生器を形成し、これはＤＰＳＫ／　ＦＳＫの搬送波
周波数、応答信号音および低帯域Ｄ　Ｔ　ＨＦ　４：ｆ
；号音を発生することを引受る。第２の発生器は、ＲＯ
Ｍ（８６）　、レート掛算器（９６）、（９８）　、フ
リップフロップ（１０４）およびＮＯＲゲート（ｉｏａ
）で構成され、高帯域ＤＴＨｒ信号音を発生することを
引受る。発生される周波数は入力周波数の端数である。

この端数は、レートｕ）口器で繰返される手順において
、レート掛算器に符号化が適用された結果である。図示
の回路形式の場合、簡単な方程式を次のように古くこと
ができる。

周波数出力（ｋｌｌｚ）＝６１４．４＊入カコード／２
５６（＊）コード変換器（８２）を使って、回路がＦＳ
Ｋ／　ＤＴＳに／応答信号音モードで動作するとき、第
１のレート掛算器に対する周波数選択コードを設定する
。

ゲートつぎのＤ形フリップフロップ（８０）を使って、
ルックアップＲ０８（７０）からコード変換器（８２）
にＦＳＫ変切換え化周波数選択出力を同期的にロードす
る。ＤＴＨＦモードの間、コード変換器（８２）は３状
態モードにあり、ＤＴＨＦコード変換器（８４）が低帯
域の周波数を発生するために付能される。コード変換器
（８６）は第２の周波数発生器に対する高帯域ＤＴＨｒ
変換器である。

０ＰＳＫ高帯域モードの間、フリップフロップ（１０２
）のピン（１０）を低にプルダウンすることにより、発
生器を働かなくする。ＮＯＲゲート（１０６）の出力で
測定した出力周波数は、６１４．４ｋＨｚの入力周波数
と同じである。

２つの周波数発生器の出力が、夫々ＮＯＲゲート（１０
６）および（１０８）の出力に出る。１合成された周波
数の精瓜を示しまとめ下記の表１に示ず。

表　　　　１Ｗ■ ＤＰＳＫ：０１２００．００００１２００．０００００．００００
０．００１２８ＦＳＫ　：１１０７０．００００１０６８．７５００１．２５００
−６１２１１４２１０７９．１１７５１０７８．１２５
０’　、９９２５−．０９１１５３１１０５．０８００
１１０Ｇ、２５００−１．１７００．１１１１８４１１
４３．７０４３１１４３．７５００−．０４５７．００
１２２５１１８８．１５６８１１’）０．６２５０−２
．４６８２．２１１２７６１２２９．０８４８１’２２
８．１２５０１．５５９８−．１３１３１７１ｚｓ９．
２ｅ９ａ１２ｓｓ、２５６ｏ　３．０１９８−．２４１
３４８１２７０．００００１２６５．６２５０４．３７
５０−．３４１３５［Ｓに／応答信＠音：９２０２５．００００２０２５．０００００．００００
０．００２１６＋０２０３４．４Ｇ６１２０３４．３７
５０．０９１１−．００２１７１１２０６１．２２５９
２０６２．５０００−Ｌ２７４１　、ＯＧ　２２０表　
　　　１　（続き）周波数偏差＋２　　２１００．５１８０　　２１００．００００　
　．５１８０　−．０２　　２２４１３　　２１４５．
００６６　　２１４６．８７５０　−Ｌａ２Ｓ３　　．
０９　　２２９１４　　２１８５．８９５７　　２＋８
４．３７５０　１．５２０７　−．０７　　２３３１５
　　２２１４．６４７４　　２２１２．５０００　２．
１４７４　−．１０　　２３６１６　　２２２５．００
００　　２２２１．８７５０　３．１２５０　−．１４
　　２３７ＤＴＨＦ　：１７　　６９７．００００　　６９３．７５００　３．
２５００　−．４７　　７４１８　　７７０．００００
　　７６ｇ、７５００　１．２５００−１１６８２１９
　　８５２．００００　　８５３．１２５０　−１．１
２５０　　．１３　　９１２０　　９４１．００００　
　９３７．５０００　３．５０００　−．３７　　１０
０２１　　１２０９．０００Ｑ　　　１２０９．３７５
０　−．３７５０　　．０３　　１２９２２　　１３３
６．００００　　１３４０．６２５０　−４．６２５０
　　．３５　　１４３２３　　１４７７．００００　　
１４８１．２５００　−４．２５００　　．２９　　１
５８２４　　１６３３．００００　　１６３１．２５０
０−１．７５００　−．１１　　１７４第１１−１図に
示すように、正弦波カウンタおよびマルチプレクサが、
正弦波カウンタ（１１１）　Ｊ’ｉよび（１１２）　、
マルチプレクサ（１１４）および（１１６）　、カウン
タ（１１８）　、インバータ（１２０）および（１２２
）、およびナンド・ゲート（１２４）によって形成され
る。

２種周波数発生器からの２つのクロック出力が夫々２つ
の８ビット正弦波カウンタ（１１１）および（１１２）
に供給される。これらの２つのカウンタの出力が多重化
されて、１組の出力を形成し、選択入力、即ち、マルチ
プレクサ（１１４）のビン（１）およびマルチプレクサ
（１１６）のビン（１）が、各々の力ろンタに対する「
オン」時間を決定するようにする。ＤＴＨＦ以外のモー
ドのとき、第１のカウンタ（１１１）は常にオンであり
、第２のカウンタ（１１２）からの出力は無視される。

ＤＴＨＦモードの間、カウンタ（１１８）　、インバー
タ（１２２）およびナンド・ゲート（１２４）によって
形成される回路が作動され、３対４のデューティ・サイ
クル比を持つ選択信号が選択ビンに印加される。デュー
ティ・サイクルの違いにより、振幅混合比は、高帯域周
波数の振幅が低帯域周波数を基準として２．５ｄＢだけ
増大するようになっている。

第１Ｅ図について説明すると、ＲＯＭ（７８）　、’正
弦波ルックアップＲＡＭ（１２６）およびフリップ７ａ
ツブ（１２８）が、位相変調器および正弦波ルックアッ
プＲＯＭを形成する。正弦波カウンタ／マルチプレクサ
からの下位の５つの出力ビット、即ち、マルチプレクサ
（１１４）のビン（１２）およびマルチプレクサ（１１
６）のビン（４）、　（７）、　（９）および（１２）
が、正弦波ルックアップＲＯＭ（１２６）の５つの下位
ビットに供給される。これらの信号は像限内の正弦波の
位相角のイ装置を示１゜マルチプレクサ（１１４）のビ
ン（７）。

（９）からの２つの上位ビットが、二重２ビット加ｔ、
１器である位相側ｔｉ　Ｂ　ＲＯＭ（７８）に接続され
る。この加算器回路は、包絡線発生器からの２組の位相
出力を、正弦波カウンタ（１１１）によって発生された
搬送波の位相で変調する。

ルックアップＲＯＭ（１２６）は正弦波ルックアップ・
テーブルとベクトル加算器を持っている。１１０８（１
２６）のビン（１９）および（１８）の位相入力によっ
て発生されるベクトルが下向きに位取りされ、ビン（１
１）および（１６）の信号によって発生されるベクトル
から減惇される。夫々ルックアップ１０８（１２６）お
よび位相前ｎ器（７８）に対する符号化アルゴリズムの
原始りストＨＥＧ、　ＳＲＣ／Ｃ３Ｈ，ＳＲＣおよびＰ
ｈ３口、　ｓｎｃが明細書の終りの付録Ｆ　Ｊ３よびＧ
に示されている。

ＯＰＳに以外のモードの間、Ｄ形フリップ７０ツブ（３
４）に印加されたクリア信号の影響により、２紺の位相
入力は不作動である。このとき、加算器（７８）が「フ
ォールスルー」形のバッファになり、ルックアップＲＯ
Ｍ（１２６）からの出力は単に無変調の正弦波である。

回路の次の部分、即ち加算器（１３０）、　（１３２）
およびフリップ７０ツブ（１３４）によって形成される
ディジタル・アナログ変換器（ＤＡＣ）に対して出力を
バイブライン接続するために、フリップ７０ツブ（１２
８）が加えられている。

位相変調器ルックアップＲＯＭ（１２６）からの並列出
力が、加算器（１３０’）のビン（９）におけるディジ
タル・ビット・ス１−リームに変換される。Ｒｅ回路の
ような簡単な低域フィルタを使って、ディジタル・ビッ
ト・ストリームをアナログ信号に変換することができる
。このディジタル回路は８通のアナログＤＡＣに対する
直接的なドロップイン置換物であるから（ＲＣフィルタ
をエイリアシング防止フィルタとして扱うことができ）
、回路はアナログではなく、ディジタル信号を送り出す
けれども、「ディジタルＤＡＣＪと呼ばれる。

ＤＡＣ回路全体は基本的にはＤＡＣ出力として接続され
た桁上げビットを持つ累筒器である。その根底の理論は
、回路が実時間のシグマ−デルタ符号器として作用する
ことである。累ｎ器の加ｒ［機能は、到来並列データの
「シッフ１部分を行ない、桁上げ出力が累ｎ器のオーバ
フローのときの「デルタ」機能を果たす。一旦累算器が
オーバフローすると、桁上げ出力に論理１が発生され、
桁上げの重みに等しい吊が、累算器から減算される。

切換え波形のスペクトル特性が広がっているため、この
ブロックの後に低域フィルタを入れて、望ましくない高
周波成分を除くことが望ましい。

第１Ｆ図について説明すると、シフトレジスタ（１３６
）　、ＮＯＲゲート（１３８）、　（１４０）、　（１
４２）、　（１４４）および電圧バッファ　（１４６）
がノツチ挿入器を形成する。経済的に高周波成分を除く
ため、切換えキャパシタ形低域フィルタが、ＲＣフィル
タに代わる主な選択であると考えられる。ノツチ挿入回
路がディジタルＤＡＣ出力を切換えキャパシタ・フィル
タにインターフェース接続して、切換えキャパシタ・フ
ィルタの標本化周波数の全ての倍数のｔころで、周波数
ノツチが挿入されるようにする。周波数ノツチを挿入す
ることにより、エイリアシングの周波数折返しの問題が
なくなる。

シフトレジスタ（１３６）およびＲＣ回路が４タツプＦ
ＩＲフイルタを形成する。ｓｉｎ　ｘ／ｘフィルタ特性
が、関連する４つの抵抗（１５０）、　（１５２）、　
（１５４）。

（１５６）に同じ値を選ぶことによって達成される。

この場合、加重関数は矩形であり、周波数ノツチが３０
７．２ｋＨｚの全ての倍数のところに現われる。抵抗の
侵に入れたキャパシタ（１５８）が、約６４ｋＨ２で３
ｄＢのＯ−ルオフ周波数を作る。これは、このブロック
より後に入れた回路にスルーイングの問題が現われない
ようにする。高周波成分の排除は設計の主な関心事では
ない。

ＮＯＲゲート（１３８）、　（１４０）、　（１４２）
、　（１４４）を加えて、シフトレジスタ（１３６）の
非対称駆動特性の影響を除く。シフトレジスタ（１３６
）からの出力信号がフィルタのタップ加篩点の前で、１
．２２８８８Ｈ２のクロックを用いてゲートされ、この
ため更により偶数高調波の排除を達成することができる
。部品（１４６）は駆動用の電圧バッファである。

切換えキャパシタ・フィルタ並びにフィルタより後に入
れるその他のブロックの設計は、この発明を理解するの
にｍ要ではない。従って、こういうｇ通の素子について
詳しい説明はしない。

変調器／発生器の全ての性能表示は、これらは第６Ａ図
乃至第６Ｂ図、第７Ａ図乃至第７Ｂ図、第８Ａ図乃至第
８Ｐ図、第９Ａ図乃至第９Ｂ図、第１０Ａ図乃至第１ｏ
（３図、第１１Ａ図乃至第１１Ｄ図、第１２Δ図乃至第
１２Ｄ図および第１３Ａ図乃至第１３Ｄ図に示される、
電圧バッファ（１４６）の出力から取出されることに注
意されたい。

下記の表２は、上に述べた回路に使われる９個のＩｔＯ
Ｈとそれに対応するプログラムの名称を示す。

プログラム・リストが明細書の終りの付録に示されてい
る。

表　　　　　２付　　録　　　　　７０’　　ｙＬｚ（１）８！＄　　
　　　　　　ＲＯＭ八　　　　　　　　　　　　ＴＸＲ
ＥＳＰ、ＳＲＣ４４［３ＴＸ口、ＳＲＣ８２ＣＲＧＣＲ，ＳＲＣ８４ＤＴＨＦＬ、ＳＲＣ８６ＤＴＨＦＩＩ、５ＲＣＤ　　　　　　　　　　　ＡＴＮ［、ＳＲＣ７０Ｅ　　
　　　　　　　　　ＤＳＲ，ＳＲＣ７４Ｆ　　　　　　
　　　　　ＨＥＧ、ＳＲＣ６６Ｃ５Ｈ，ＳＲＣ１２ｆ３Ｇ　　　　　　　　　　　　　　ＰＡＤＤ、ＳＲＣ７８
上に述べた全てのプログラムはＨＥＧ／Ｃ３Ｈ，５ＩＩ
Ｃ以外は自蔵式である。このプログラムは入力データ・
ファイル５ＴＥＰ、　ＢＤＡＴを必要とげる。入力デー
タ・ファイルは、システム・ステップ応答情報を持つが
、これは付録Ａに示すＴ、ＸＲＥＳＰ、ＳｎＣプログラ
ムによって発生される。

丁ＸＲＥＳＰ、ＳＲＣブ［］グラムが離散逆フーリエ変
換（ＤＩｌ’Ｔ）Ｉ能を遂行し、入力周波数データに対
する「周波数標本化」方法を利用する。その後、変更さ
れた「カイザー窓」を時間関数に適用して、切捨て３−
ダイビット期間インパルス／ステップ応答を達成する。

この発明を実施するとき、ここに説明したこの発明の実
Ｉｈ例を種々変更することができることを承知されたい
。特許請求の範囲がこの発明を限定してＪ３す、この範
囲内に含まれる全ての回路およびその均等物はこの発明
に属することを承知されたい。

【図面の簡単な説明】

第１Δ図乃至第１１１図は組合わせてこの発明の変調器
／発生器回路を示づ回路図、第２図はこの発明の回路の
ＤＰＳＫ変調器部分のモデムの簡略ブロック図、第３図
は第１Ａ図乃至第１１１図に示した回路の帯域外振幅／
周波数応答曲線を示すグラフ、第４図は第１Ａ図乃至第
１１１図に示した回路の帯域外振幅／周波数応答曲線を
示寸グラフ、第５図は第１Δ図乃至第１Ｆ１図に示した
回路のインパルス応答およびステップ応答を示づグラフ
、第６Ａ図および第６Ｂ図は第１Ａ図乃至第１１−４図
に示した回路の１２００１１２のＤＰＳＫモードおよび
３００１１ｚのＦＳＫモードの動作における隣接チｔ７
ンネルのυ１除を示す性能表示、第７Ａ図および第８図
は第１Ａ図乃至第１１＝１図に示した回路の低帯域およ
び高帯域ＤＰＳＫ帯域内周波数応答を示寸竹能表示、第
８Δ図乃至第８Ｐ図は第１Δ図乃至第１１」図に示した
回路のＤＴＨＦ発生器の出カスベクトルを示すゼ［能表
示、第９Ａ図および第９Ｂ図は第１Ａ図乃至第１Ｈ図に
示した回路のＤＰＳＫ低帯域搬送波Ｊ３よびＤＰＳＫ高
帯域搬送波に対する信号音の純度を示す性能表示、第１
０Ａ図Ｊ３よび第１０３図は第１Δ図乃至第１１１図に
示した回路の２１００１１２および２２２５１１ｚに於
ける応答信￥′ｊ音の純度を示Ｊ性能表示、第１１Ａ図
乃至第１１［）図は第１Ａ図乃至第１ト１図に示した回
路の応答信号音モード、ＤＴＨＦＴニード、ＦＳ）ＩＥ
−ドおＪ：びＤＰＳＫＴニードの動作でのＱ　−１６ｋ
ｌｌｚの帯域外の１ノ１除を示−４性能表示、第１２Ａ
図乃至第１２Ｄ図は第１Ａ図乃至第１１」図に示した回
路の応答信号音ｔ−−ド、０丁ＨＦモード、［Ｓにモー
ドＪ３よびＤＰＳＫモードの動作でのＱ　−３００ｋｌ
ｌｚの帯域外の排除を示す性能表示、第１３Δ図乃至第
１３１つ図は第１Ａ図乃至第１１１図に示した回路の応
答信号音モード、０丁ＨＦモード、ＦＳＫモードおよび
ＤＰＳＫモードの動作での０−２　Ｈｌｌｚの帯域外の
排除を示す性能表示である。ＦＩＧ−ＩＢ観ｆＪＦＪＧ−ＩＤ −ン一 μ λｋＩＧ−３ＩＧ−４ −匡ｗ　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　１４手　　続　　ネ市　　正　　苦す　〈方
式〉昭和６３年　６月／θ臼

Claims

【特許請求の範囲】

（１）直列ディジタル・データ入力信号を受取って、位
相変調出力信号を発生する差分位相シフト・キーイング
（ＤＰＳＫ）変調器において、搬送波波形を発生する手
段と、前記直列ディジタル・データ入力信号を受取り、
直列入力信号順序のダイビットの値を表わす出力信号を
発生するデータ・スクランブラと、ダイビット信号を差
分符号化する手段と、差分符号化されたダイビット信号
を受取り、パルス密度変調を利用して位相変調ベクトル
を発生するダイビット経歴発生器と、前記位相変調ベク
トルを用いて搬送波波形を変調して位相変調出力信号を
発生する手段とを有するＤＰＳＫ変調器。
（２）特許請求の範囲第１項に記載したＤＰＳＫ変調器
において、相次ぐ差分符号化されたダイビットが各々の
ダイビット期間にダイビット経歴発生器にシフトさせら
れて、相次ぐダイビットの２進加重値を表わす複数個の
ディジタル出力を発生するＤＰＳＫ変調器。
（３）特許請求の範囲第２項に記載したＤＰＳＫ変調器
において、変調器が４相変調器であって、ダイビット経
歴発生器が４組のディジタル出力を発生するＤＰＳＫ変
調器。
（４）特許請求の範囲第１項に記載したＤＰＳＫ変調器
において、ダイビット経歴発生器が、相次ぐ差分符号化
されたダイビットを経歴発生器にシフトする手段と、相
次ぐダイビットの２進加重値を表わす複数個のディジタ
ル信号を発生する手段と、前記ディジタル信号を位相変
調する掛算器手段と、位相変調信号をパルス密度変調す
る手段と、ステップ応答のブレークダウンに従って位相
変調信号の位取りをして、位相変調ベクトルを発生する
手段とで構成されているＤＰＳＫ変調器。
（５）特許請求の範囲第４項に記載したＤＰＳＫ変調器
において、変調する手段が、搬送波波形の位相を用いて
位相変調ベクトルの位相を変調する位相加算器と、該位
相加算器からの出力を受取って、変調正弦波を表わすデ
ィジタル信号を発生するベクトル加算器とで構成されて
いるＤＰＳＫ変調器。
（６）特許請求の範囲第５項に記載したＤＰＳＫ変調器
において、ディジタル信号が並列出力であり、更に、変
調する手段が、並列出力をディジタルビット・ストリー
ムに変換する手段と、ディジタル・ビット・ストリーム
をアナログ位相変調出力に変換する手段とを持っている
ＤＰＳＫ変調器。
（７）直列ディジタル・データ入力信号を受取って、周
波数変調出力信号を発生する周波数位相シフト・キーイ
ング（ＦＳＫ）変調器において、搬送波波形を発生する
手段と、前記直列ディジタル・データ入力信号の変化を
検出する手段と、入力信号の変化に応答してストローブ
信号を発生する手段と、ストローブ信号に応答して所望
の周波数を表わすディジタル信号を発生する手段と、デ
ィジタル信号を利用して搬送波波形を変調して周波数変
調出力信号を発生する手段とを有するＦＳＫ変調器。
（８）特許請求の範囲第７項に記載したＦＳＫ変調器に
おいて、所望の周波数を表わすディジタル信号を発生す
る手段が、カウント順序がストローブ信号によって再開
されるまで、予じめ限定された間隔でカウントアップす
るカウンタ手段と、該カウンタ手段の出力を用いて、テ
ーブルに記憶されている周波数ルックアップ・コードを
アドレスする周波数ルックアップ手段とで構成されてい
るＦＳＫ変調器。
（９）特許請求の範囲第８項に記載したＦＳＫ変調器に
おいて、周波数ルックアップ手段が、所望の周波数が選
択される前に、複数個の中間周波数を歩進するＦＳＫ変
調器。
（１０）ディジタル制御の２種信号音多重周波数発生器
において、システム・クロック周波数の端数である周波
数を持つ第１の信号を発生する手段と、システム・クロ
ック周波数の端数である周波数を持つ第２の信号を発生
する手段と、第１の信号を受取って、第１の選択信号に
応答して第１のディジタル出力を発生する第１のカウン
タと、第２の信号を受取って、第２の選択信号に応答し
て第２のディジタル出力を発生する第２のカウンタと、
第１および第２のディジタル出力を混合して発生器出力
を発生する手段とを有し、第１および第２の選択信号の
間のデューティ・サイクル比が振幅混合比を定め、第１
の信号の振幅が第２の信号を基準として予定の値だけ増
大させられるようにしたディジタル制御の２重信号音多
重周波数発生器。
（１１）ＤＴＭＦ、ＤＰＳＫ、ＦＳＫおよび応答信号音
信号を発生する単結晶クロック。
（１２）特許請求の範囲第１１項に記載した単結晶クロ
ックにおいて、ＤＴＭＦブリエンファシスをも発生する
単結晶クロック。