JPS63288324A - マルチ・ウィンドウ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ビュー・アドレスを生成するラスタ・スキャン制御回路
と、ｎ個のビュー・ボート／ウィンドウ制御部と、プラ
イオリティ制御部と、アサイン・レジスタと、ｎ個のメ
モリ・プレーン選択回路とを具備するマルチ・ウィンド
ウ制御装置である。

ビュー・ポート／ウィンドウ制御部は、ビュー・ポート
の大きさ及び位置を示す情報を保持するビュー・ポート
情報保持手段と、ビュー・アドレスで示される点がビュ
ー・ポートの中に存在する時に、オンのイネーブル信号
を出力するビュー・アドレス比較回路と、ウィンドウの
位置を示す情報を保持するウィンドウ情報保持手段と、 ビュー・ボート情報保持手段及びウィンドウ情報保持手
段を参照してビュー・アドレスをウィンドウ・アドレス
に変換するウィンドウ・アドレス演算回路と、 優先順位を保持する手段と を有している。プライオリティ制御回路は、各ビュー・
ポート／ウィンドウ制御部から出力されたウィンドウ・
アドレスとイネーブル信号の組を優先順位に従って選択
する。メモリ・プレーン選択回路は、対応するビュー・
ポート／ウィンドウ制−御部からプライオリティ制御回
路を経由して送られた来たウィンドウ・アドレスとイネ
ーブル信号の組を、アサイン・レジスタで定められる画
像データ・メモリに送る。

このマルチ・ウィンドウ制御装置を使用することにより
、各種ビュー・ボート／ウィンドウ操作に対して実時間
で応答でき、しかも複数の画像データ・メモリへのウィ
ンド゛つ設定に柔軟性を持たせることが出来る。

〔産業上の利用分野〕

本発明は、ラスタ・スキャン型のコンピュータ表示装置
におけるマルチ・ウィンドウ実現技術に関する。

〔従来の技術〕

ウィンドウという用語が多くの場合、不明確に用いられ
ているので、混同を避けるため、以後の説明で用いる用
語を規定しておく、ウィンドウとは画像データ・メモリ
上の部分矩形領域のことを表し、リフレッシュ・メモリ
或いは表示画面上の部分矩形領域をビュー・ポートと呼
ぶことにする。

マルチ・ウィンドウは表示形態の名称として用いる。

ラスタ・スキャン型表示装置は、一般に表示画面と同一
の情報を保持するリフレッシュ・メモリを持ち、これを
画面走査に同期して読出すことでディスプレイ画面上に
画像を表示している。複数のプレーンからなる画像デー
タ・メモリ、例えばビット・マツプ・メモリの任意領域
のデータからマルチ・ウィンドウを構成して画面に表示
しようとする場合、従来はこれをリフレッシュ・メモリ
上に一旦展開していた。従って、表示画面の内容を変更
するためには、リフレッシュ・メモリの書換えが必要で
あり、このとき画像データ・メモリからリフレッシュ・
メモリへの転送を行っていた。

第６図はこの従来技術を説明するものである。例えば、
ウィンドウ３１を３１′にパニングして、ビュー・ポー
ト３４の内容をスクロール表示するときは、３１゛の内
容をビュー・ポート３４に転送し直さなければならない
。特にビュー・ポート３５．３６のように重ね合されて
いる場合、データ転送に際してより多くの手順を必要と
する。ビュー・ポート３５を削除するとすれば、リフレ
ッシュ・メモリの３５の領域を背景色で書換え、ビュー
・ポート３５により隠されていたビュー・ポート３６の
部分領域にウィンド３３の部分からデータを転送しなけ
ればならない。ビュー・ポート３６のよう′に可視″領
域が非矩形の場合は、領域判断が複雑になり、ビュー・
ポートの内容を変更するためには更に効率が悪くなる。

グラフィック表示装置でマルチ・ウィンドウ表示を行う
場合、画面の高解像度化が進むにつれ、ビット・マツプ
・メモリからりフレッシュ・メモリへのデータ転送量は
増大する傾向にある。また、より多くのビュー・ポート
の設定や複雑な重ね合せと共に高速性が要求されるよう
になったが、この方法においては、ビュー・ポート／ウ
ィンドウ操作に対する実時間応答は困難であった。

この問題に対処するため、もう一つの方法が提案されて
いる。それは第７図に示すように、リフレッシュ・メモ
リを廃し、画面走査に際してその度に画像データ・メモ
リを読出し、直接的に表示画面を構成する方法である。

この方法は、画像データ・メモリをリフレッシュ・メモ
リと見做して、複数のリフレッシュ・メモリからマルチ
・ウィンドウ−画面を合成する方法と言うことができる
。

このためには、順次インクリメントされる画面走査アド
レスが、現在どのビュー・ポート内にあるかを判断し、
対応するウィンドウの内容が直接読出せるように、画像
データ・メモリ・プレーンの選択や読出しアドレスの計
算を制御する回路を用意すればよい。しかし、従来は複
数プレーンの画像データ・メモリに対し、そこから切り
出せるウィンドウは１ブレーン当り１つに限定されるか
、或いは画像メモリはｌブレーンのみとし、それに複数
のウィンドウを設けるかに固定されていた。

〔解決しようとする問題点〕

本発明は、以上の事情を鑑みて創作されたものであって
、マルチ・ウィンドウでの操作環境を改善することを目
的としている。具体的には、■　ビュー・ポートの性成
、削除 ■　ビュー・ポートもしくはウィンドウ・サイズの変更
、ビュー・ポート位置の移動 ■　ビュー・ポートの重ね合せ順位の変更■　ウィンド
ウのパニング と言ったビュー・ポート／ウィンドウ操作の実時間処理
を可能にし、更には ■　複数の画像データ・メモリに対し柔軟にウィンドウ
を設定可能 とすることである。

〔問題を解決するための手段〕

本発明は、上記目的を達成するためリフレッシュメモリ
を持たずに、画像データ・メモリを直接走査することに
より、マルチ・ウィンドウ表示画面を構成する方法を採
用する。第１図は本発明の構成図である。同図において
、１はラスタ・スキャン制御回路、２はビュー・ポート
／ウィンドウ制御部、３はＸ方向のビュー・ポート始点
レジスタ、４はＹ方向のビュー・ポート始点レジスタ、
５はＸ方向のビュー・ポート終点レジスタ、６はＹ方向
のビュー・ポート終点レジスタ、７はビュー・アドレス
比較回路、８はＸ方向のウィンドウ始点レジスタ、９は
Ｙ方向のウィンドウ始点レジスタ、１０はウィンドウ・
アドレス演算回路、１１はプライオリティ・レジスタ、
１２はプライオリティ制御回路、１３はメモリ・ブレー
ン選択回路、１４はアサイン・レジスタ、１５は背景色
メモリ、１６は画像データ・メモリ、１７はメモリ・ア
ドレス変換回路をそれぞれ示している。

画面走査に同期した２次元アドレスを発生するラスタ・
スキャン制御回路１が設置される。この２次元アドレス
はＸアドレスとＸアドレスとから成り、ここではビュー
・アドレスと名付ける。ビュー・アドレスは、画面左上
隅では例えば（０゜０）と言う初期値を持ち、水平走査
に応じてＸアドレスが順次インクリメントされ、水平走
査終了とともにＸアドレスが初期値に戻され、Ｘアドレ
スがインクリメントされる。そしてフレーム走査終了で
ｘ、　　Ｘアドレスはそれぞれ初期値に戻され、これを
巡回的に繰り返すものである。

ビュー・ボート／ウィンドウ制御部２は複数個存在する
。各ビュー・ボート／ウィンドウ制御部２は、 左上隅のビュー・アドレスを保持するビュー・ポート始
点レジスタ３と４、 右下隅のビュー・アドレスを保持するビュー・ポート終
点レジスタ５と６、 ウィンドウ左上隅のアドレスを保持するウィンドウ始点
レジスタ８と９、 ビュー・ボート始点レジスタ３と４並びにビュ−・ボー
ト終点レジスタ５と６を参照して、現在のビュー・アド
レスがビュー・ボート内にあるときイネーブル信号を出
力するビュー・アドレス比較回路７、 ウィンドウ始点レジスタ８と９並びにビュー・ボート始
点レジスタ３と４を参照して、現在のビュー・アドレス
に対応するウィンドウ内のアドレスを計算するウィンド
ウ・アドレス演算回路ｌＯ、ビュー・ボートの重ね合せ
順位を指定するプライオリティ・レジスタ１１ を具備している。図では便宜上これを４つとしている。

１つのビューボート／ウィンドウ制御部２は１つのビュ
ー・ボート／ウィンドウを設定する。

ビュー・ボートが重ね合されて設定されているときには
、複数のビュー・アドレス比較回路７からイネーブル信
号が同時に出力されることになる。

これをプライオリティ・レジスタ１１の内容に従って択
一的に選択するために、プライオリティ制御回路１２を
用意する０画面上でどのビュー・ボートも存在しない領
域をビュー・アドレスが指している場合は、全てのイネ
ーブル信号がオフとなっている。このときプライオリテ
ィ制御回路１２は、背景色メモリ１５用にもう一つ別の
イネーブルを出力するようにする。背景色メモリ１５は
イネーブルになったとき、背景色をデータ・バスに出力
するレジスタのようなものである。

画像データ・メモリ１６は、ビュー・ボート／ウィンド
ウ制御部２の数に関係なく複数個設けられる。図では便
宜上２プレーンとしている。各画像データ・メモリ１６
のアドレス・バスは、メモリ・アドレス変換回路１７に
接続される。このメモリ・アドレス変換回路１７は、２
次元アドレスとして入力されるウィンドウ・アドレスを
メモリ・アクセス可能な１次元アドレスに変換する。各
画像データ・メモリ１６と背景色メモリ１５のデータ・
バスは、まとめられて表示装置に送られる。

各ウィンドウを画像データ・メモリ１６に割り当てるた
めに、メモリ・プレーン選択回路１３を設ける。メモリ
・プレーン選択回路１３は、アサイン・レジスタ１４を
参照して、プライオリティ制御回路１２より出るイネー
ブル信号線とウィンドウ・アドレス・バスを任意の画像
データ・メモリ１６に接続する。プライオリティ制御回
路１２より出力されるイネーブル信号とウィンドウアド
レスは、同一タイミングにおいて多く゛とも１つである
ので、画像データ・メモリ１６の１プレーンに複数のウ
ィンドウを割り当てることが可能である。第１図には、
タイミング回路や各レジスタへの書込み手段、画像デー
タメモリ１６を他のシステム・バスに接続して読み書き
する手段等は図示されていない。

〔作用〕

本発明によれば、ビュー・ボート／ウィンドウの変更の
ときのメモリ間データ転送が不要であるので、ビュー・
ボート／ウィンドウ操作の実時間処理に対する従来の問
題点■ないし■は解決される。すなわち、 ■　各レジスタに値を書込むことで、ビュー・ボートが
生成され、ビュー・ボート終点レジスタ５或いは６の値
をビュー・ボート始点レジスタ３或いは４より小さくす
ることで、ビュー・ボートを削除できる。

■　ビュー・ボート／ウィンドウ・サイズの更新やビュ
ー・ボート位置の移動は、ビュー・ボート始点レジスタ
３．４或いはビュー・ボート終点レジスタ５．６の値を
変更するのみである。

■　ビュー・ボートの重ね合せ順位の変更は、各プライ
オリティ・レジスタ１１の値の変更のみで達成される。

■　ウィンドウ始点レジスタ８．９を変更することで、
ウィンドウのパニング操作をすることができる。

更に、従来は画像データ・メモリに密着して設けられて
いたビューボート／ウィンドウ制御のための回路をメモ
リ・ブレーン３Ｍ択回路１３を介して明確に分離したこ
とにより、 ■　アサイン・レジスタ１４の値に従って、複数の画像
データ・メモリに複数のウィンドウを任意に設定するこ
とができる。

〔実施例〕

ここで挙げる実施例では、ウィンドウ／ビュー・ボート
及び画像データ・メモリの数を第１図に現れるものと一
致させている。画像データ・メモリはビット・マツプ・
メモリとし、ビット単位でアクセス可能なものを想定す
る。また、各レジスタはそれぞれ同時に直接読出すこと
ができるものとする。

第２図はビューアドレス比較回路７の実施例のブロック
図である。同図において、１８は比較回路、１９はＡＮ
Ｄ回路をそれぞれを示す。

アドレス比較回路７でなすことは、ビュー・アドレスを
ｖｘ、ｖｙとすれば、論理演算（ｖｘ　　　≧ＶＳＸ＞
　　・　　（ｖｙ≧ＶｓＹ）　　・　（ｖｘ　　　≦Ｖ
ＥＸ）　　・　（ｖｙ　　　≦νＥＹを行い、結果をイ
ネーブル信号ｅｎとすることである。比較回路１８を４
つ用意することで、ビュー／ボー）　ＳＪＩ域判新判断
列に処理される。

第３図はウィンドウアドレス演算回路１０の実施例のブ
ロック図である。同図において、２０は減算回路、２１
は加算回路をそれぞれ示す。

ウィンドウ・アドレス演算回路１０でなすことは、 ｗ　ｘ　＝　ｖ　ｘ　−Ｖ　Ｓ　Ｘ　−１−Ｗ　Ｓ　Ｘ
ｗｙ＝ｖｙ−ＶＳＹ＋ＷＳＹ を計算し、ビュー・ボートが画面上のどこにあっても、
ウィンドウ・アドレスｗｘ、ｗｙが、必ずウィンドウ始
点レジスタ８，９の値を始点とするウィンドウを示すよ
うにすることである。

第４図はプライオリティ制御回路１２の実施例のブロッ
ク図である。同図において、２２はデマルチプレクサ、
２３はマルチプレクサ、２４はトライステート・ゲート
、２５ないし２７はＡＮＤ回路をそれぞれ示す。

）　第４図では、予めプライオリティの決められた信号
線に各イネーブル信号を割り当てることにより実現して
いる。デマルチプレクサ２２とマルチプレクサ２３は、
プライオリティ・レジスタの値をセレクト・コードとし
て、イネーブル信号線にプライオリティの付いた信号線
をはさみ込む役割を持つ。そのため、デマルチプレクサ
２２と対応するマルチプレクサ２３は対称的に動作し、
イネーブル入力信号４ｉｅｎとイネーブル出力信号線ｅ
ｎ゛は、図で言えばｅｎｌには必ずｅｎｌ”のみが接続
されるように、配線されている必要がある。

全てのプライオリティ・レジスタは異なる値で書込まれ
ていなければならず、デマルチプレクサ２２と対応する
マルチプレクサ２３の組は全て同時に動作させなければ
ならない。アドレス・バスはイネーブル出力ｅｎ’　が
オンのときバス・スルーし、オフのときは遮断する。ｅ
ｎｂは背景色メモＩＪ１５のイネーブル信号であり、全
てのイネーブル入力がオフのときのみオンとなる。

第５図はメモリ・ブレーン選択回路１３の実施例のブロ
ック図である。同図において、２８はデマルチプレクサ
を示す。

メモリ・プレーン選択回路の実体は単なるデマルチプレ
クサであり、イネーブル信号線ｅｎ’並びにウィンドウ
・アドレス・バスｗ　Ｘｌ　　とｗ　ｙ　１をアサイン
・レジスタの値をセレクト・コードとして画像データ・
メモリ側に選択接続する。図では、画像データ・メモリ
の第１プレーンに対するイネーブルをｍｅｎｌとし、ウ
ィンドウ・アドレスをｍｗｘ　１．ｍｗｙ　１とし、第
２プレーンに対してはｍｅｎ２．ｍｗｘ２．ｍｗｙ２と
している。

上述の説明において、画像データ・メモリはビット・マ
ツプ・メモリとしたが、文字コード・メモリとしても良
く、このときは当然キャラクタ・ジュネレータを用いる
ことになる。更に、ビット・マツプ・メモリと文字コー
ド・メモリを混在させても、本発明の本質に変わりはな
い。

ウィンドウ始点レジスタ８と９の値は、画像データ・メ
モリの実アドレスに直接的に対応付けたものとしたが、
ウィンドウ・アドレス演算回路を変更することにより、
仮想的なアドレスとすることも出来る。ウィンドウ・ア
ドレス演算回路に間引き或いは重複アドレッシングの機
能を付加して、ウィンドウからビュー・ボートへの対応
を可変倍率にしてもよい。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、各種
ビュー・ボート／ウィンドウ操作に対して実時間で応答
でき、その上、複数の画像データ・メモリへのウィンド
ウ設定に柔軟性を持ったマルチ・ウィンドウ表示装置を
実現できる。

【図面の簡単な説明】

第１図は本発明の構成図、第２図はビューアドレス比較
回路の１実施例のブロック、図、第３図はウィンドウ・
アドレス演算回路の１実施例のブロック図、第４図はプ
ライオリティ制御回路の１実施例のブロック図、第５図
はメモリプレーン選択回路の１実施例のブロック図、第
６図は従来例を示す図、第７図は他の従来例を示す図で
ある。 １・・・ラスタ・スキャン制御回路、２・・・ビュー・
ポート／ウィンドウ制御部、３・・・Ｘ方向のビュー・
ポート始点レジスタ、４・・・Ｙ方向のビュー・ポート
始点レジスタ、５・・・Ｘ方向のビュー・ポート終点レ
ジスタ、６・・・Ｙ方向のビュー・ポート終点レジスタ
、７・・・ビュー・アドレス比較回路、８・・・Ｘ方向
のウィンドウ始点レジスタ、９・・・Ｙ方向のウィンド
ウ始点レジスタ、１０・・・ウィンドウ・アドレス演算
回路、１１・・・プライオリティ・レジスタ、１２・・
・プライオリティ制御回路、１３・・・メモリ・プレー
ン選択回路、１４・・・アサイン・レジスタ、１５・・
・背景色メモリ、１６・・・画像データ・メモリ、１７
・・・メモリ・アドレス変換回路、１８・・・比較回路
、１９・・・ＡＮＤ回路、２０・・・減算回路、２１・
・・加算回路、２２・・・デマルチプレクサ、２３・・
・マルチプレクサ、２４・・・トライステート・ゲート
、２５ないし２７・・・ＡＮＤ回路、２８・・・デマル
チプレクサ。 特許出願人　　　富士通株式会社 代理人弁理士　　京　谷　四　部 第２図 帽ンドウ・７ドレス演算ｃ］ｇ％４＞実意づ列メ七り・
アし−ン遜状回：を各切実尭イタリ第り図 面イＶ−タゾそ、り 従来イダリ 糖乙図

Claims (1)

1. 【特許請求の範囲】 マルチ・ウィンドウを表示する表示装置において、 画像情報を記憶する複数の画像データ・メモリ（１６）
   と ビュー・アドレス（ｖｘ、ｖｙ）を出力するラスタ・ス
   キャン制御回路（１）と、 ｎ個のビュー・ポート／ウィンドウ制御部（２）と、各
   ビュー・ポート／ウィンドウ制御部（２）から出力され
   るウィンドウ・アドレス（ｗｘ、ｗｙ）とイネーブル信
   号（ｅｎ）の組を優先順位に従って選択するプライオリ
   ティ制御回路（１２）と、 ビュー・ポート／ウィンドウ制御部（２）に１対１対応
   で設けられたｎ個のアサイン・レジスタ（１４）と、ビ
   ュー・ポート／ウィンドウ制御部（２）に１対１対応で
   設けられ、且つ、対応するビュー・ポート／ウィンドウ
   制御部（２）からプライオリティ制御回路（１２）を介
   して送られて来たウィンドウ・アドレス（ｗｘ、ｗｙ）
   とイネーブル信号（ｅｎ）を、対応するアサイン・レジ
   スタ（１４）の内容で指示された画像データ・メモリ（
   １６）に送出するｎ個のメモリ・プレーン選択回路（１
   ３）と を具備し、 更に、上記ビュー・ポート／ウィンドウ制御部（２）は
   、 ビュー・ポートの大きさ及び位置を示す情報を保持する
   ビュー・ポート情報保持手段（３〜６）と、ビュー・ア
   ドレス（ｖｘ、ｖｙ）で示される点がビュー・ポート情
   報保持手段（３〜６）で特定されるビュー・ポート内に
   存在するときに、オンのイネーブル信号を出力するビュ
   ー・アドレス比較回路（７）と、ウィンドウの位置を示
   す情報を保持するウィンドウ情報保持手段（８、９）と
   、 ビュー・ポート情報保持手段（３〜６）及びウィンドウ
   情報保持手段（８、９）を参照してビュー・アドレス（
   ｖｘ、ｖｙ）をウィンドウ・アドレス（ｗｘ、ｗｙ）に
   変換するウィンドウ・アドレス演算回路（１０）と、優
   先順位を保持する優先順位保持手段（１１）とを有する
   こと を特徴とするマルチ・ウィンドウ制御装置。