JPS63283217A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS63283217A JPS63283217A JP62118464A JP11846487A JPS63283217A JP S63283217 A JPS63283217 A JP S63283217A JP 62118464 A JP62118464 A JP 62118464A JP 11846487 A JP11846487 A JP 11846487A JP S63283217 A JPS63283217 A JP S63283217A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- source
- effect
- input differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 9
- 230000002265 prevention Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 12
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000005669 field effect Effects 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅回路に関する。
従来、この種の差動増幅回路は、第２図に一例の回路図
が示されるように、絶縁ゲート型電界効果トランジスタ
１〜５と、電流源７および９が備えられており、絶縁ゲ
ート型電界効果トランジスタ（以下、トランジスタと略
称する）１および２は入力差動トランジスタ回路を形成
し、トランジスタ３および４は、前記入力差動トランジ
スタ回路の負荷を形成し、トランジスタ５は出力段トラ
ンジスタ回路を形成している。
が示されるように、絶縁ゲート型電界効果トランジスタ
１〜５と、電流源７および９が備えられており、絶縁ゲ
ート型電界効果トランジスタ（以下、トランジスタと略
称する）１および２は入力差動トランジスタ回路を形成
し、トランジスタ３および４は、前記入力差動トランジ
スタ回路の負荷を形成し、トランジスタ５は出力段トラ
ンジスタ回路を形成している。
第２図において、端子５１および５２より入力される信
号は、トランジスタ１および２より形成される入力差動
トランジスタ回路、およびトランジスタ３および４より
形成される負荷回路を介して差動増幅され、出力段トラ
ンジスタ回路を形成するトランジスタ５を介して、端子
５３より出力される。
号は、トランジスタ１および２より形成される入力差動
トランジスタ回路、およびトランジスタ３および４より
形成される負荷回路を介して差動増幅され、出力段トラ
ンジスタ回路を形成するトランジスタ５を介して、端子
５３より出力される。
上述した従来の差動増幅回路においては、前記トランジ
スタにおいて、ソースとバックゲート間に電位差が生じ
ると、スレッショルド電圧が絶対値で大きくなるという
ボディ効果と呼ばれる現象が生起し、入力オフセット電
圧および同相入方信骨除去比等の特性が劣化するという
要因が存在している。従って、従来は第２図の破線にて
示されるように、トランジスターおよび２において、ソ
ースとバックゲートであるウェルを接続してボディ効果
による諸特性の劣化を抑制している。
スタにおいて、ソースとバックゲート間に電位差が生じ
ると、スレッショルド電圧が絶対値で大きくなるという
ボディ効果と呼ばれる現象が生起し、入力オフセット電
圧および同相入方信骨除去比等の特性が劣化するという
要因が存在している。従って、従来は第２図の破線にて
示されるように、トランジスターおよび２において、ソ
ースとバックゲートであるウェルを接続してボディ効果
による諸特性の劣化を抑制している。
しかしながら、上記の対応策には、次のような欠点が存
在している。第２図に示されるように、ウェルとソール
とを接続させることにより、容量１０がソースと接地間
に生じ、この容量をＣとすると、次式で示される周波数
の寄生ボールが発生する。
在している。第２図に示されるように、ウェルとソール
とを接続させることにより、容量１０がソースと接地間
に生じ、この容量をＣとすると、次式で示される周波数
の寄生ボールが発生する。
ｆｐ＝ □
π ｇＩａ
上式において、ｇｍはトランジスターおよび２の伝達コ
ンダクタンス、ｆＰは寄生ボールの周波数である。すな
わち、前記各、ｉｃの介在により前記寄生ボールが発生
し、差動増幅回路の応答特性に悪影響を及ぼすという欠
点がある。
ンダクタンス、ｆＰは寄生ボールの周波数である。すな
わち、前記各、ｉｃの介在により前記寄生ボールが発生
し、差動増幅回路の応答特性に悪影響を及ぼすという欠
点がある。
本発明の差動増幅回路は、入力差動増幅回路における少
くとも一方のトランジスタのゲートに当該ゲートが接続
され、前記入力差動トランジスタ回路のバックゲートに
当該ソースが接続される寄生防止用トランジスタと、前
記寄生防止用トランジスタのソースと所定の電源との間
に挿入接続される定電流源と、を備えて構成される。
くとも一方のトランジスタのゲートに当該ゲートが接続
され、前記入力差動トランジスタ回路のバックゲートに
当該ソースが接続される寄生防止用トランジスタと、前
記寄生防止用トランジスタのソースと所定の電源との間
に挿入接続される定電流源と、を備えて構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。第１図に示
されるように、本実施例は、絶縁ゲート型電界効果トラ
ンジスタ（以下、トランジスタと略称する）１〜６と、
定電流７〜９と、を備えており、容量１０がソースと接
地間に介在している。
されるように、本実施例は、絶縁ゲート型電界効果トラ
ンジスタ（以下、トランジスタと略称する）１〜６と、
定電流７〜９と、を備えており、容量１０がソースと接
地間に介在している。
第１図において、トランジスタ１および２は入力差動型
トランジスタ回路を形成し、トランジスタ３および４は
前記入力差動トランジスタ回路の負荷を形成している。
トランジスタ回路を形成し、トランジスタ３および４は
前記入力差動トランジスタ回路の負荷を形成している。
トランジスタ２および６は、形状が同一であり、相互に
等しい電流が流れているため、それぞれのソース電位は
相等しい。
等しい電流が流れているため、それぞれのソース電位は
相等しい。
また、定電流８の電流値は、トランジスタ１および２に
流れる電流に等しいように設定される。従って、前記入
力差動トランジスタ回路を形成するトランジスタ１およ
び２のバックゲートをトランジスタ６のソースに接続す
ると、従来から行われているボディ効果による特性劣化
を抑制する手段と全く同一の効果が得られ、且つまた、
入力差動トランジスタ回路のソースと接地間に発生して
いるウェルの容量１０が、トランジスタ６のソースに接
続されており、このため、信号径路から除去されるため
、信号径路に悪影響を及ぼす寄生ボールが排除され、差
動増幅回路の周波数応答が改善される。
流れる電流に等しいように設定される。従って、前記入
力差動トランジスタ回路を形成するトランジスタ１およ
び２のバックゲートをトランジスタ６のソースに接続す
ると、従来から行われているボディ効果による特性劣化
を抑制する手段と全く同一の効果が得られ、且つまた、
入力差動トランジスタ回路のソースと接地間に発生して
いるウェルの容量１０が、トランジスタ６のソースに接
続されており、このため、信号径路から除去されるため
、信号径路に悪影響を及ぼす寄生ボールが排除され、差
動増幅回路の周波数応答が改善される。
端子５１および５２から入力される入力信号に対して、
所定の差動増幅出力信号が、定電流源９に直列接続され
て出力段を形成するトランジスタ５を介して、端子５３
より出力されることは言うまでもない。
所定の差動増幅出力信号が、定電流源９に直列接続され
て出力段を形成するトランジスタ５を介して、端子５３
より出力されることは言うまでもない。
以上説明したように、本発明は、入力差動トランジスタ
のウェルを、前記入力差動トランジスタのソースと同電
位のソース電位°を有する他のトランジスタのソースに
接続することにより、ボディ効果による諸特性の劣化を
抑制するとともに、差動増幅の周波数応答に悪影響を及
ぼす寄生ボールを除去することができるという効果があ
る。
のウェルを、前記入力差動トランジスタのソースと同電
位のソース電位°を有する他のトランジスタのソースに
接続することにより、ボディ効果による諸特性の劣化を
抑制するとともに、差動増幅の周波数応答に悪影響を及
ぼす寄生ボールを除去することができるという効果があ
る。
第１図は本発明の一実施例の回路図、第２図は、従来の
差動増幅回路の回路図である。 図において、１〜６・・・絶縁ゲート型電界効果トラン
ジスタ、７〜９・・・定電流源、１０・・・容量。
差動増幅回路の回路図である。 図において、１〜６・・・絶縁ゲート型電界効果トラン
ジスタ、７〜９・・・定電流源、１０・・・容量。
Claims (1)
- 入力差動トランジスタ回路における少くとも一方のト
ランジスタのゲートに当該ゲートが接続され、前記入力
差動トランジスタ回路のバックゲートに当該ソースが接
続される寄生防止用トランジスタと、前記寄生防止用ト
ランジスタのソースと所定の電源との間に挿入接続され
る定電流源と、を備えることを特徴とする差動増幅回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62118464A JPS63283217A (ja) | 1987-05-14 | 1987-05-14 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62118464A JPS63283217A (ja) | 1987-05-14 | 1987-05-14 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63283217A true JPS63283217A (ja) | 1988-11-21 |
Family
ID=14737310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62118464A Pending JPS63283217A (ja) | 1987-05-14 | 1987-05-14 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63283217A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354142A (ja) * | 2004-06-08 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体集積回路及びオペアンプ回路 |
| JP2007251507A (ja) * | 2006-03-15 | 2007-09-27 | New Japan Radio Co Ltd | 差動増幅回路 |
| CN111835331A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 参考电压驱动器 |
-
1987
- 1987-05-14 JP JP62118464A patent/JPS63283217A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354142A (ja) * | 2004-06-08 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体集積回路及びオペアンプ回路 |
| JP2007251507A (ja) * | 2006-03-15 | 2007-09-27 | New Japan Radio Co Ltd | 差動増幅回路 |
| CN111835331A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 参考电压驱动器 |
| CN111835331B (zh) * | 2019-04-16 | 2024-02-09 | 中芯国际集成电路制造(上海)有限公司 | 参考电压驱动器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59119907A (ja) | 電界効果トランジスタのカスケ−ド結合体 | |
| JPS6130107A (ja) | 演算増幅器 | |
| EP0037406B1 (en) | Cmos operational amplifier with reduced power dissipation | |
| US5444413A (en) | Operational amplifier circuit with variable bias driven feedback voltage controller | |
| US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
| US5311088A (en) | Transconductance cell with improved linearity | |
| US5831480A (en) | Operational amplifier adopted for input and output in wide ranges for driving a large load | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| JPS63283217A (ja) | 差動増幅回路 | |
| JP3332115B2 (ja) | 多入力トランジスタおよび多入力トランスコンダクタ回路 | |
| JP2774120B2 (ja) | 増幅回路配置 | |
| JP2503926B2 (ja) | 増幅回路 | |
| EP0043699B1 (en) | Operational amplifier | |
| JPH07112133B2 (ja) | 線形増幅器 | |
| US4342003A (en) | Operational amplifier with increased settling speed | |
| US4243945A (en) | Differential amplifier | |
| JPH04323907A (ja) | 供給電力ノイズを分離する低オフセット高速ｃｍｏｓ増幅器 | |
| JPH0483405A (ja) | 半導体集積回路装置 | |
| EP0018767B1 (en) | Differential amplifier | |
| US4164716A (en) | Clock level shifting circuit | |
| JPH0252885B2 (ja) | ||
| JPH0821820B2 (ja) | 平衡変換回路 | |
| JP2643541B2 (ja) | 演算増幅回路 | |
| JP2570050B2 (ja) | ディジタル回路 | |
| JPH0462204B2 (ja) |