JPS6328308B2 - - Google Patents
Info
- Publication number
- JPS6328308B2 JPS6328308B2 JP54141869A JP14186979A JPS6328308B2 JP S6328308 B2 JPS6328308 B2 JP S6328308B2 JP 54141869 A JP54141869 A JP 54141869A JP 14186979 A JP14186979 A JP 14186979A JP S6328308 B2 JPS6328308 B2 JP S6328308B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- film transistor
- display
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 14
- 239000010408 film Substances 0.000 claims description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 238000005513 bias potential Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 T 21 Chemical compound 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
本発明は表示装置、特に、新規構成の薄膜トラ
ンジスタ(TFT)アレイを設けた基板を具備し
た表示装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device, and more particularly to a display device having a substrate provided with a thin film transistor (TFT) array of a novel configuration.
従来、この種の装置としては特開昭50−17599
号明細書に記載の表示セルが知られている。 Conventionally, this type of device was developed by Japanese Patent Application Laid-Open No. 17599
The display cell described in the patent specification is known.
斯かる表示セルの駆動用スイツチング素子に於
ては、第1図に示すように、基板B上にゲート線
G1,G2…、更にこれらの上の全面にわたつて絶
縁層I、半導体SCを積層している。又、ゲート
線G1,G2に交差して、半導体SCに接するソース
線S1,S2を設け、ゲート線とソース線の交点付近
にはセグメント電極となるドレインD1,D2,D3,
D4が設けられている。 In the driving switching element of such a display cell, a gate line is placed on the substrate B as shown in FIG.
G 1 , G 2 . . . , and an insulating layer I and a semiconductor SC are further laminated over the entire surface thereof. In addition, source lines S 1 and S 2 are provided that intersect with the gate lines G 1 and G 2 and are in contact with the semiconductor SC, and drains D 1 , D 2 , and D that serve as segment electrodes are provided near the intersection of the gate lines and the source lines. 3 ,
D4 is provided.
上記半導体SCは薄膜状に形成され、TFT
(Thin Film Transistor)で代表される様な駆動
用スイツチング素子となつている。 The above semiconductor SC is formed into a thin film, and TFT
(Thin Film Transistor) is used as a driving switching element.
そして、上記駆動用スイツチング素子アレイを
有する基板と、対向電極(例えば全面電極)を設
けた対向基板との間に液晶層を挾持することによ
り、第2図の等価回路が形成される。 The equivalent circuit shown in FIG. 2 is formed by sandwiching a liquid crystal layer between a substrate having the driving switching element array and a counter substrate provided with a counter electrode (for example, a full surface electrode).
ゲート線G1,G2…、には駆動用電圧が、ソー
ス線S1,S2…には信号が印加され、且つこれらに
対しては、それぞれ適当な行発生路R1,R2、…
Rn及びP1,P2、…Pnが接線され、行一時走査が
行なわれる。 A drive voltage is applied to the gate lines G 1 , G 2 . . . , and a signal is applied to the source lines S 1 , S 2 . …
Rn and P 1 , P 2 , . . . Pn are tangents, and a row temporary scan is performed.
又、T11,T12,T21,T22、…は、上述の様に
して構成されるTFTであり、C11,C12,C21,
C22、…は、TFTスイツチング素子アレーの各ゲ
ート線とそれ自身のドレインとの間に形成される
蓄積用コンデンサー、LC11,LC12,LC21,LC22、
…はドレインD1,D2,D3,D4…とアースされた
対向電極(不図示)との間に形成される液晶層を
含むコンデンサーである。 Further, T 11 , T 12 , T 21 , T 22 , ... are TFTs configured as described above, and C 11 , C 12 , C 21 ,
C 22 , ... are storage capacitors formed between each gate line of the TFT switching element array and its own drain, LC 11 , LC 12 , LC 21 , LC 22 ,
... is a capacitor including a liquid crystal layer formed between drains D 1 , D 2 , D 3 , D 4 ... and a grounded counter electrode (not shown).
一方、上記と類似の表示セルとしてI EE E
Trans.on Electron Devices ED−20、P.995
(1973)に開示されている様な表示セルもある。
斯かるセルに係る駆動用スイツチング素子セグメ
ントの一部の平面図を第3図に示す。 On the other hand, as a display cell similar to the above, I EE E
Trans.on Electron Devices ED−20, P.995
(1973).
FIG. 3 shows a plan view of a portion of a driving switching element segment related to such a cell.
即ち、複数のゲート線G1,G2…がガラス等の
基板上に設けられ、この上に絶縁層(不図示)を
介して、半導体SCを設ける。該半導体SCの一端
にはソース線S1、他端には表示用セグメントのド
レインD1が接触して設けられる。該ドレインD1
の下面には、半導体SCが設けられているゲート
線G2に対し隣接するゲート線G1に導通した電極
Pが対向している。この構成の等価回路を第4図
に示す。この等価回路図に於て、(第2図と同様
に、)T1は第3図で示すTFT、LC1は、ドレイン
D1とアースされた対向電極(不図示)との間に
形成される液晶層を含むコンデンサー、C1は
TFTのドレインと、該ドレインに対応するゲー
ト線G2に隣接するゲート線G1に導通した電極P
との間に形成される蓄積用コンデンサーである。 That is, a plurality of gate lines G 1 , G 2 . . . are provided on a substrate such as glass, and a semiconductor SC is provided on this via an insulating layer (not shown). A source line S 1 is provided in contact with one end of the semiconductor SC, and a drain D 1 of a display segment is provided in contact with the other end. The drain D 1
Opposed to the lower surface of the gate line G2 is an electrode P electrically connected to the gate line G1 adjacent to the gate line G2 provided with the semiconductor SC. An equivalent circuit of this configuration is shown in FIG. In this equivalent circuit diagram, (as in Figure 2) T 1 is the TFT shown in Figure 3, and LC 1 is the drain
A capacitor containing a liquid crystal layer formed between D 1 and a grounded counter electrode (not shown), C 1 is
Electrode P electrically connected to the drain of the TFT and the gate line G 1 adjacent to the gate line G 2 corresponding to the drain
This is a storage capacitor formed between the
上記の様な回路では、信号が選択されたゲート
線に印加された瞬間に、ソース線の電圧がドレイ
ンに加わり表示がなされる。その立ち上がりの時
定数は、半導体のオン(ON)抵抗と容量(液晶
層を含むコンデンサー及び蓄積コンデンサーの
和)との積で決定される。 In a circuit like the one described above, the moment a signal is applied to a selected gate line, the voltage of the source line is applied to the drain and a display is produced. Its rise time constant is determined by the product of the on-resistance of the semiconductor and the capacitance (the sum of the capacitor including the liquid crystal layer and the storage capacitor).
しかしながら、上記いずれの表示セルにも、解
決されるべき問題が存在している。例えば、第1
図に於いて例示した駆動用スイツチング素子を備
えた表示装置では第2図の等価回路で示されるよ
うに、蓄積用コンデンサーC11の対極はアドレス
を行うためのゲート線を対極とすることになり、
このコンデンサーに所定の電圧を付与するには、
ゲート信号電圧に対する差分の電圧をP1に供給
しなければならない。更に液晶の容量成分LC11
が無視できない大きさを持つ時には、C11とLC11
の容量比に応じて補正された信号をP1に与えな
ければならず、複雑な信号処理を必要とする。又
別の問題は、このような構成のセルでは、構成の
一部を成す半導体が不透明であつたり、光導電性
を有する意味で表示部を透過型にでき難い点であ
る。一方、第3図に示す駆動用スイツチング素子
を備えた表示装置の構成では、第4図の等価回路
に見る通り、G2がONの時、G1が接地であれば、
S1の信号電圧はC1に蓄積され、G2がOFFになつ
た後、S1に与えた所定の電圧がLC1に印加される
こととなり回路から見た点では問題を生じない。 However, both of the display cells described above have problems that need to be solved. For example, the first
In the display device equipped with the drive switching element illustrated in the figure, as shown in the equivalent circuit of Figure 2, the opposite electrode of the storage capacitor C11 is the gate line for addressing. ,
To apply a given voltage to this capacitor,
A differential voltage with respect to the gate signal voltage must be supplied to P1 . Furthermore, the capacitance component of liquid crystal LC 11
When has non-negligible magnitude, C 11 and LC 11
A signal corrected according to the capacitance ratio of P1 must be given to P1 , which requires complex signal processing. Another problem is that in a cell having such a structure, the semiconductor forming a part of the structure is opaque, and it is difficult to make the display part a transmissive type in the sense that it has photoconductivity. On the other hand, in the configuration of the display device equipped with the driving switching element shown in FIG. 3, as shown in the equivalent circuit of FIG. 4, if G 1 is grounded when G 2 is ON, then
The signal voltage of S 1 is accumulated in C 1 , and after G 2 is turned off, the predetermined voltage applied to S 1 is applied to LC 1 , so there is no problem from the perspective of the circuit.
ところが、このセルは本来透過型構成が可能な
構造でありながら、実際に透過型セルとして製造
するためには問題を生ずる。即ち、蓄積用コンデ
ンサーC1の対極として、絶縁層(不図示)を介
して、ドレインD1の下にPなる電極を形成しな
くてはならない。一般に表示絵素単位となるD1
の面積は、有効表示面積として大きくしたい、同
時にこの絵素を高密度化しようとする時、非表示
部となるゲート線G1はできるだけ細くしなけれ
ばならない。ところが、細線化すれば、抵抗値が
上昇するので、この点では導電性の良い金属膜の
使用が必要となる。従つて、表示絵素つまりドレ
インD1の対極用電極Pを透過型として構成する
為に透明導電膜を使用すれば、このゲート線金属
と透明導電膜と異なる部材を用いることになる。
この構成は微細パターンを形成する時、加工方法
を難しくすると同時に、加工工程が増して好まし
くない。このように第3図の構成は回路的には第
1図のものより都合が良く、又透過型セルが構成
できる長所も有するが、製造上は複雑であり、又
加工工数も多くなる欠点を持つ。 However, although this cell originally has a structure that allows a transmission type structure, problems arise when actually manufacturing it as a transmission type cell. That is, as a counter electrode of the storage capacitor C1 , an electrode P must be formed under the drain D1 via an insulating layer (not shown). Generally, D 1 is the display pixel unit.
When it is desired to increase the effective display area and at the same time increase the density of this picture element, the gate line G1 , which is the non-display area, must be made as thin as possible. However, if the wire is made thinner, the resistance value will increase, so in this respect, it is necessary to use a metal film with good conductivity. Therefore, if a transparent conductive film is used to construct the counter electrode P of the display picture element, that is, the drain D1 , as a transmission type, members different from the gate line metal and the transparent conductive film will be used.
This configuration is undesirable because it makes the processing method difficult and increases the number of processing steps when forming a fine pattern. In this way, the configuration shown in Figure 3 is more convenient from a circuit perspective than the one shown in Figure 1, and also has the advantage of being able to configure a transmission type cell, but it has the drawbacks of being complicated to manufacture and requiring more processing steps. have
そこで本発明は上記諸点に鑑みてなされたもの
であり、第1の目的は高密度な画素を有する表示
装置を、高い信頼性を保ち、生産しやすい表示用
パネルとして与えることである。又他の目的は簡
略な駆動方法によつて、安定した均一な画像特性
を示す表示装置を与えることにある。更に本発明
の別の目的は上記二つの目的に適つた透過型表示
パネルを与えることである。 The present invention has been made in view of the above points, and a first object thereof is to provide a display device having high density pixels as a display panel that maintains high reliability and is easy to produce. Another object of the present invention is to provide a display device that exhibits stable and uniform image characteristics using a simple driving method. Furthermore, another object of the present invention is to provide a transmissive display panel suitable for the above two purposes.
叙上の目的を達成する本発明の表示装置は、駆
動用スイツチング素子として薄膜トランジスタア
レイを設けた第1の基板と、対向電極を設けた第
2の基板とを有し、これ等の基板間で生じる電気
光学的変化を以て表示を為す構成にした表示装置
であつて、前記薄膜トランジスタアレイを前記第
1の基板面に形成した導電膜上に絶縁層を介して
設置して成ることを特徴とする。 A display device of the present invention that achieves the above-mentioned objects has a first substrate provided with a thin film transistor array as a driving switching element, and a second substrate provided with a counter electrode, and has a The display device is configured to perform display using electro-optical changes that occur, and is characterized in that the thin film transistor array is placed on a conductive film formed on the first substrate surface with an insulating layer interposed therebetween.
以下、本発明を図面によつて説明する。 Hereinafter, the present invention will be explained with reference to the drawings.
第5図は本発明に係る駆動用スイツチング素子
アレイを設けた基板の略画的斜視図である。ガラ
ス等からなる基板B1上に導電膜TC1が全面に形
成されている。更にこの上面に絶縁層I1が積層さ
れている。本発明ではこのような加工を施した基
板上に通常のTFTアレイを構成してなるもので
ある。絶縁層I1の上にゲート線G1,G2が設けら
れ、このゲート構成部では後に重置する半導体下
面に延在するようパターンが形成されている。こ
のゲート線G1,G2、…の上に別途絶縁層I2が全
面に形成されている。そして、前記ゲート構成部
の上に絶縁層I2を介して薄膜半導体SC1,SC2,
SC3,SC4、…が図示の如く形成されている。こ
の半導体SC1,SC2,SC3,SC4、…の一端に接し
て、前記ゲート線と直交するソース線S1,S2、…
が設けられ、更に前記各半導体の他端に接してド
レインD1,D2,D3,D4、…が設けられる。これ
等のドレインD1,D2,D3,D4…は何れも蓄積用
コンデンサーの一方の電極であると同時に表示絵
素用のセグメント電極を兼ねるものである。この
ように構成した駆動用スイツチング素子アレイを
有する基板と、別に、その片面に電極を形成した
基板とで電気光学的変調材料を挾持した構成の表
示セルの部分断面構造を、第6図に示す。なお、
第6図に於ける図面下側の基板の構成は第5図の
A−A′断面を示したものである。そして、第6
図中、下部の基板に関しては第5図と同一の記号
を用いているものは同一の部材であり第5図の説
明を援用して、ここでは、その説明を省く。図面
上側の基板B2の片面には薄膜電極TC2が形成さ
れている。この両基板B1,B2が所定の間隙を保
つようスペーサ(不図示)を介して互いを対向さ
せ電気光学変調材料LCを挾持させた後周囲を密
閉シールして第6図に図示した表示装置が構成さ
れる。このような表示装置の一絵素分についての
等価回路を第7図に示す。第7図に於いてS1,S2
はソース線、G1,G2はゲート線で第5図に示す
ものと同一要素である。LC1はドレイン電極D1と
対向電極TC2が電気光学的変調材料LCを挾んで
構成される表示絵素である。C1は蓄積用コンデ
ンサーで、ドレイン電極D1と、本発明に特有の
電極TC1とによつて絶縁層I1を介して形成された
コンデンサーである。そして、T1はG1のゲート
構成部上に絶縁層I2を介して設けた半導体SC1に
オーミツクな接続をしてなるソース電極S1とドレ
インD1が所定のギヤツプで形成するMOS形のト
ランジスタである。 FIG. 5 is a schematic perspective view of a substrate provided with a driving switching element array according to the present invention. A conductive film TC 1 is formed over the entire surface of a substrate B 1 made of glass or the like. Furthermore, an insulating layer I1 is laminated on this upper surface. In the present invention, a normal TFT array is constructed on a substrate subjected to such processing. Gate lines G 1 and G 2 are provided on the insulating layer I 1 , and a pattern is formed in this gate component so as to extend to the lower surface of the semiconductor that will be superimposed later. An insulating layer I 2 is separately formed on the entire surface of the gate lines G 1 , G 2 , . . . . Then, thin film semiconductors SC 1 , SC 2 ,
SC 3 , SC 4 , . . . are formed as shown. Source lines S 1 , S 2 , . . . are in contact with one end of the semiconductors SC 1 , SC 2 , SC 3 , SC 4 , . . . and are perpendicular to the gate line.
are provided, and drains D 1 , D 2 , D 3 , D 4 , . . . are further provided in contact with the other end of each semiconductor. These drains D 1 , D 2 , D 3 , D 4 . . . all serve as one electrode of a storage capacitor and at the same time serve as segment electrodes for display picture elements. FIG. 6 shows a partial cross-sectional structure of a display cell in which an electro-optic modulating material is sandwiched between a substrate having a driving switching element array constructed as described above and a separate substrate having electrodes formed on one side thereof. . In addition,
The configuration of the substrate on the lower side of the drawing in FIG. 6 is a cross-section taken along line A-A' in FIG. And the sixth
In the figure, regarding the lower substrate, those using the same symbols as in FIG. 5 are the same members, and the explanation of FIG. 5 will be referred to and the explanation thereof will be omitted here. A thin film electrode TC 2 is formed on one side of the substrate B 2 on the upper side of the drawing. These two substrates B 1 and B 2 face each other with a spacer (not shown) in between so as to maintain a predetermined gap, and after sandwiching the electro-optic modulating material LC, the surroundings are hermetically sealed, and the display shown in FIG. 6 is obtained. The device is configured. FIG. 7 shows an equivalent circuit for one picture element of such a display device. In Figure 7, S 1 , S 2
is a source line, and G 1 and G 2 are gate lines, which are the same elements as shown in FIG. LC 1 is a display picture element composed of a drain electrode D 1 and a counter electrode TC 2 sandwiching an electro-optic modulation material LC. C 1 is a storage capacitor, which is formed by a drain electrode D 1 and an electrode TC 1 specific to the present invention via an insulating layer I 1 . T 1 is a MOS type in which a source electrode S 1 and a drain D 1 are formed with a predetermined gap, which is ohmicly connected to the semiconductor SC 1 provided on the gate component of G 1 via an insulating layer I 2. This is a transistor.
叙上の図示例による本発明の特徴はC1が常時
対極を接地状態で作動でき、先に説明した第4図
に示す等価回路に類似して動作させやすいこと。
又ゲート線と蓄積用コンデンサーの対極を一体化
しないため同一部材を用いないで済み、蓄積コン
デンサーの対極としてのパターニングが不要であ
ると同時に、透過型構成に表示装置を製作する
時、設計に任意性がもたらされる。即ちゲート線
を細線化する時抵抗値が上昇するのを防ぐ意味で
良導電性の金属部材を使用する場合、TC1に対し
ては透明導電膜で構成する如き構成が可能となる
点である。又このような構成では半導体SC1,
SC2,SC3,SC4、…等の下部だけ金属ゲートが
設けられるので、各半導体への下部基板B1側か
ら入射する光によつて、半導体SC1,SC2,SC3,
SC4…が光導電的影響を生じるのを防止できると
言う効果も付加される。 The feature of the present invention according to the illustrated example described above is that C1 can be operated with the counter electrode always grounded, and is easy to operate similar to the equivalent circuit shown in FIG. 4 described above.
In addition, since the gate line and the counter electrode of the storage capacitor are not integrated, it is not necessary to use the same material, and there is no need to pattern the counter electrode of the storage capacitor. sex is brought about. In other words, if a metal member with good conductivity is used to prevent the resistance value from increasing when making the gate line thinner, it is possible to use a structure such as a transparent conductive film for TC 1 . . Moreover, in such a configuration, the semiconductors SC 1 ,
Since a metal gate is provided only in the lower part of SC 2 , SC 3 , SC 4 , etc., the semiconductors SC 1 , SC 2 , SC 3 , etc. are
An added effect is that SC 4 ... can be prevented from producing photoconductive effects.
本発明による効果は透過型構成を採用するとき
のみに止まるものではない。即ち反射型の表示装
置を構成する場合には、ドレインの各絵素とソー
ス線間に生ずる隙間に対して、各ドレインの反射
性金属と同一の部材によつて導電膜TC1を形成す
れば、見掛上光学的に一様な反射性をもつた表示
面が構成でき、しかも前述の如き動作上の効果を
も製造しやすい構成で得られる。更に前述のよう
に下部基板B1の側から入射する光の遮幣効果も
透過型表示装置の場合以上に強化できる。これ等
透過型構造や反射型構造のいずれにおいても得ら
れる更に別の効果も本発明にはある。即ち、第6
図に示した本発明による構成は上基板B2の全面
に導電層TC2、下基板B1の回路構成層の下側に
別の導電層TC1が形成されており、これを第7図
に示すように両者共接地すれば、このTFTアレ
イ回路部は外部電界に対してシールド効果をもた
らす点である。このようなシールド効果はMOS
構造のトランジスタの安定動作に対して有利とな
る。又本発明ではこれ等の導電膜TC1,TC2は電
気的に独立であるから、必要に応じて、一方のみ
又は両方に所定のバイアス電圧を印加することも
できる。 The effects of the present invention are not limited to the use of a transmission type configuration. That is, when configuring a reflective display device, it is possible to form a conductive film TC 1 of the same material as the reflective metal of each drain in the gap between each pixel of the drain and the source line. , a display surface having apparently optically uniform reflectivity can be constructed, and the operational effects as described above can also be obtained with a configuration that is easy to manufacture. Furthermore, as described above, the effect of blocking light incident from the side of the lower substrate B1 can be further enhanced than in the case of a transmissive display device. The present invention also has other effects that can be obtained with either the transmission type structure or the reflection type structure. That is, the sixth
In the structure according to the present invention shown in the figure, a conductive layer TC 2 is formed on the entire surface of the upper substrate B 2 and another conductive layer TC 1 is formed below the circuit structure layer of the lower substrate B 1 . If both are grounded as shown in Figure 2, this TFT array circuit section provides a shielding effect against external electric fields. This shielding effect is MOS
This structure is advantageous for stable operation of the transistor. Further, in the present invention, since these conductive films TC 1 and TC 2 are electrically independent, a predetermined bias voltage can be applied to only one or both of them, if necessary.
以上述べたように、本発明は表示装置に係る製
造技術上の効果と駆動上の効果を兼ね備えたもの
である。 As described above, the present invention has both manufacturing technology advantages and driving effects related to display devices.
本発明で使用される材料は基板B1,B2として、
ガラスが一般的なものであるが、表示装置を反射
型にする場合には、一方を金属、セラミツクス等
不透明な材料としても良い。 The materials used in the present invention are as substrates B 1 and B 2 ;
Glass is generally used, but if the display device is of a reflective type, one side may be made of an opaque material such as metal or ceramics.
導電性材料、即ちゲート線G1,G2、…、ソー
ス線S1,S2、…、ドレインD1,D2,D3,D4、…
対向電極TC2、導電膜TC1には、透明性を要する
時にはIn2O3、SnO2等の透明導電性無機酸化物の
薄膜不透光性で良い場合は、Al、Ag、Pd、Pt、
Cr、Ni、Mo、Si等の金属又は合金による薄膜を
用いる。更に絶縁層としてはSiO、SiO2、TiO2、
ZrO2、Al2O3、CeO2等の金属酸化物、MgF2、
CaF2等のハロゲン化物、チツ化シリコン等から
適宜選ばれる。半導体SC1,SC2,SC3,SC4、…
としてはCdS、CdSe、Se、Teの他アモルフアス
シリコン等が選択使用される。 Conductive materials, namely gate lines G 1 , G 2 , ..., source lines S 1 , S 2 , ..., drains D 1 , D 2 , D 3 , D 4 , ...
For the counter electrode TC 2 and the conductive film TC 1 , if transparency is required, a thin film of transparent conductive inorganic oxide such as In 2 O 3 or SnO 2 may be used. ,
A thin film made of metal or alloy such as Cr, Ni, Mo, Si, etc. is used. Furthermore, as an insulating layer, SiO, SiO 2 , TiO 2 ,
Metal oxides such as ZrO 2 , Al 2 O 3 , CeO 2 , MgF 2 ,
It is appropriately selected from halides such as CaF2 , silicon dioxide, etc. Semiconductor SC 1 , SC 2 , SC 3 , SC 4 ,...
As the material, CdS, CdSe, Se, Te, amorphous silicon, etc. are selectively used.
電気光学的変調材料LCとしては液晶、EC(エ
レクトロクロミー)、EL(エレクトロルミネツセ
ンス)等が用いられる。液晶は、表示動作モード
に応じてネマテイツク、コレステリツク、スメク
テイツクを示す液晶の単体及び混合物を用いる。
これ等の表示動作モードはいわゆるTN、DAP、
DSM、HAN、ゲストホスト、相転移等いずれの
タイプであつても良く、選択したモードと表示効
果から、適当な光学的検知手段(λ/4板、偏光
版、反射板、カラーフイルター、レンズ、照明装
置)を適宜選択して本発明装置に付加する。 As the electro-optic modulation material LC, liquid crystal, EC (electrochromy), EL (electroluminescence), etc. are used. The liquid crystal used may be a single liquid crystal or a mixture of liquid crystals exhibiting nematic, cholesteric, or smectic properties depending on the display operation mode.
These display operation modes are so-called TN, DAP,
It can be any type such as DSM, HAN, guest host, phase change, etc., and depending on the selected mode and display effect, suitable optical detection means (λ/4 plate, polarizing plate, reflector, color filter, lens, A lighting device) is selected as appropriate and added to the device of the present invention.
叙上の本発明による表示装置は駆動性、生産
性、信頼性が良く高密度画素を持つ、小型表示器
として、テレビ、ビデイオカメラ用モニター等の
表示装置に好適に使用することができる。 The display device according to the present invention described above has good drive performance, productivity, and reliability, and has high-density pixels, and can be suitably used as a small display device for display devices such as televisions and video camera monitors.
第1図及び第3図は、従来の駆動用スイツチン
グ素子アレイの構成例を示す説明図であり、第2
図は第1図に係る、又、第4図は第3図に係る等
価回路図である。第5図は本発明に係る駆動用ス
イツチング素子アレイ設置基板の略画的構成図で
あり、第6図は、本発明表示装置の構成例の部分
断面図であり、第7図は本発明表示装置に於ける
一絵素分の等価回路図である。
図に於て、B1,B2は基板、TC1は導電膜、
TC2は薄膜電極、I1,I2は絶縁層、G1,G2はゲー
ト線、S1,S2はソース線、SC1,SC2,SC3,SC4
は半導体、D1,D2,D3,D4はドレイン、LCは電
気光学的変調材料である。
FIGS. 1 and 3 are explanatory diagrams showing configuration examples of conventional drive switching element arrays, and FIGS.
The figures are equivalent circuit diagrams according to FIG. 1, and FIG. 4 is an equivalent circuit diagram according to FIG. 3. FIG. 5 is a schematic configuration diagram of a driving switching element array installation board according to the present invention, FIG. 6 is a partial cross-sectional view of a configuration example of a display device of the present invention, and FIG. 7 is a diagram showing a display device of the present invention. FIG. 3 is an equivalent circuit diagram of one picture element in the device. In the figure, B 1 and B 2 are substrates, TC 1 is a conductive film,
TC 2 is a thin film electrode, I 1 , I 2 are insulating layers, G 1 , G 2 are gate lines, S 1 , S 2 are source lines, SC 1 , SC 2 , SC 3 , SC 4
is a semiconductor, D 1 , D 2 , D 3 , and D 4 are drains, and LC is an electro-optic modulation material.
Claims (1)
レイ及び該基板と薄膜トランジスタとの間で、且
つ該基板の全面に絶縁膜を介在せしめて導電膜を
設けることにより、該導電膜と薄膜トランジスタ
のドレインに接続したセグメント電極との間で形
成した蓄積用コンデンサーを有していることを特
徴とする薄膜トランジスタ基板。 2 前記薄膜トランジスタが半導体としてアモル
フアスシリコンを備えている特許請求の範囲第1
項記載の薄膜トランジスタ基板。 3 前記導電膜が接地電位点と電気点に接続され
ている特許請求の範囲第1項又は第2項記載の薄
膜トランジスタ基板。 4 前記導電膜がバイアス電位点と電気点に接続
されている特許請求の範囲第1項又は第2項記載
の薄膜トランジスタ基板。[Claims] 1. A substrate, a thin film transistor array provided on the substrate, and a conductive film interposed between the substrate and the thin film transistor and over the entire surface of the substrate, so that the conductive film and A thin film transistor substrate comprising a storage capacitor formed between a drain of the thin film transistor and a segment electrode connected to the drain of the thin film transistor. 2. Claim 1, wherein the thin film transistor includes amorphous silicon as a semiconductor.
The thin film transistor substrate described in Section 1. 3. The thin film transistor substrate according to claim 1 or 2, wherein the conductive film is connected to a ground potential point and an electrical point. 4. The thin film transistor substrate according to claim 1 or 2, wherein the conductive film is connected to a bias potential point and an electric point.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14186979A JPS5665176A (en) | 1979-10-31 | 1979-10-31 | Display device |
US06/182,089 US4431271A (en) | 1979-09-06 | 1980-08-28 | Display device with a thin film transistor and storage condenser |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14186979A JPS5665176A (en) | 1979-10-31 | 1979-10-31 | Display device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1109527A Division JPH0225A (en) | 1989-04-28 | 1989-04-28 | Driving device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5665176A JPS5665176A (en) | 1981-06-02 |
JPS6328308B2 true JPS6328308B2 (en) | 1988-06-08 |
Family
ID=15302047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14186979A Granted JPS5665176A (en) | 1979-09-06 | 1979-10-31 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5665176A (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125087A (en) * | 1982-01-21 | 1983-07-25 | 社団法人日本電子工業振興協会 | Matrix type liquid crystal display |
JPS5991756U (en) * | 1982-12-13 | 1984-06-21 | 三洋電機株式会社 | lcd matrix panel |
JPS59119379A (en) * | 1982-12-27 | 1984-07-10 | 株式会社東芝 | Thin display |
JPS60213062A (en) * | 1984-04-09 | 1985-10-25 | Hosiden Electronics Co Ltd | Manufacture of thin-film transistor |
JPH0697317B2 (en) * | 1984-04-11 | 1994-11-30 | ホシデン株式会社 | Liquid crystal display |
JPS6311989A (en) * | 1987-04-03 | 1988-01-19 | セイコーエプソン株式会社 | Electro-optical display unit |
JPS63173251U (en) * | 1987-04-30 | 1988-11-10 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5583025A (en) * | 1978-12-19 | 1980-06-23 | Matsushita Electric Ind Co Ltd | Production of image display panel |
-
1979
- 1979-10-31 JP JP14186979A patent/JPS5665176A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5583025A (en) * | 1978-12-19 | 1980-06-23 | Matsushita Electric Ind Co Ltd | Production of image display panel |
Also Published As
Publication number | Publication date |
---|---|
JPS5665176A (en) | 1981-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4431271A (en) | Display device with a thin film transistor and storage condenser | |
US5056895A (en) | Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields | |
US6859247B2 (en) | Electro-optical apparatus and projection-type display apparatus | |
EP1174757B1 (en) | Reflective type liquid crystal display device | |
KR100741890B1 (en) | Liquid crystal display device of in-plane switching and method for fabricating the same | |
JPS6045219A (en) | Active matrix type display device | |
JPS6280626A (en) | Liquid crystal display element | |
JPH01156725A (en) | Display device | |
JP2000035591A (en) | Active matrix element, and light emitting element using the element, light modulation element, photo-detecting element, exposure element, and display device | |
JPS6265017A (en) | Thin film fet driven type liquid crystal display unit havingredundant conductor structure | |
JPH0715536B2 (en) | Display panel | |
US6611311B1 (en) | Active-matrix display screen | |
JP4099324B2 (en) | Liquid crystal display | |
JPH031648B2 (en) | ||
JPS6328308B2 (en) | ||
KR20040055688A (en) | Manufacturing method for electrooptical substrate, electrooptical apparatus, and manufacturing method for same | |
JPH0225A (en) | Driving device | |
JPH02149823A (en) | Liquid crystal display device | |
JPH02230126A (en) | Reflection type liquid crystal display device | |
JPS6261154B2 (en) | ||
WO2005040905A1 (en) | Thin film diode panel and manufacturing method of the same | |
JPS6037590A (en) | Liquid crystal display | |
KR100476038B1 (en) | LCD and its manufacturing method | |
JPH0210955B2 (en) | ||
JP2002196346A (en) | Optoelectronic device and its manufacturing method, and projection type display device |