JPS63280447A - ドライバ／レシ−バ集積回路装置 - Google Patents
ドライバ／レシ−バ集積回路装置Info
- Publication number
- JPS63280447A JPS63280447A JP11361387A JP11361387A JPS63280447A JP S63280447 A JPS63280447 A JP S63280447A JP 11361387 A JP11361387 A JP 11361387A JP 11361387 A JP11361387 A JP 11361387A JP S63280447 A JPS63280447 A JP S63280447A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output data
- terminals
- data terminals
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract 3
- 230000001902 propagating effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、集積回路（以下、ＩＣという。）を用いて
小形化を図ったドライバ／レシーバ集積回路装置ｔ（以
下、ドライバ／レシーバＩＣ装置という。）に関するも
のである。
小形化を図ったドライバ／レシーバ集積回路装置ｔ（以
下、ドライバ／レシーバＩＣ装置という。）に関するも
のである。
（従来の技術）
第３図は、例えば三菱半導体データブック（バイポーラ
ディジタルＩＣ＜ＬＳＴＴＬ＞編）に示された従来のド
ライバ／レシーバＩＣ装置を示す平面図であり、図にお
いて、ＩＡはドライバ／レシーバ用の集積回路チップ（
以下、ＩＣチップという。）、２はＩＣチップＩＡを収
納するパッケージ、３Ａ、〜３Ａ、は第１の入出力デー
タ端子、４Ａ、〜４Ａ、は第２の入出力データ端子。
ディジタルＩＣ＜ＬＳＴＴＬ＞編）に示された従来のド
ライバ／レシーバＩＣ装置を示す平面図であり、図にお
いて、ＩＡはドライバ／レシーバ用の集積回路チップ（
以下、ＩＣチップという。）、２はＩＣチップＩＡを収
納するパッケージ、３Ａ、〜３Ａ、は第１の入出力デー
タ端子、４Ａ、〜４Ａ、は第２の入出力データ端子。
５Ａ、６Ａは第１．第２の入出力データ端子３Ａ□〜３
Ａ、、４Ａ、〜４Ａ、の入出力方向を制御する第１．第
２の入出力方向制御端子、７はＩＣＣチップへ電源を供
給する電源端子、８はＩＣＣチップへ接地端子、９Ａ、
９Ｂは未使用端子を示す。
Ａ、、４Ａ、〜４Ａ、の入出力方向を制御する第１．第
２の入出力方向制御端子、７はＩＣＣチップへ電源を供
給する電源端子、８はＩＣＣチップへ接地端子、９Ａ、
９Ｂは未使用端子を示す。
次に、動作について説明する。
第１の入出力データ端子３Ａ、〜３Ａ、から第２の入出
力データ端子４Ａ、〜４Ａ、へ信号を伝搬させる場合、
第１．第２の入出力方向制御端子５Ａ、８Ａをローレベ
ルにすると、第１の入出力データ端子３Ａ□〜３ Ａ
４から第２の入出力データ端子４Ａ、〜４Ａ４へ信号が
伝搬する。この時、第２の入出力方向制御端子６Ａをハ
イレベルにすると、第２の入出力データ端子４Ａ、〜４
Ａ４はトライステート状態となる。
力データ端子４Ａ、〜４Ａ、へ信号を伝搬させる場合、
第１．第２の入出力方向制御端子５Ａ、８Ａをローレベ
ルにすると、第１の入出力データ端子３Ａ□〜３ Ａ
４から第２の入出力データ端子４Ａ、〜４Ａ４へ信号が
伝搬する。この時、第２の入出力方向制御端子６Ａをハ
イレベルにすると、第２の入出力データ端子４Ａ、〜４
Ａ４はトライステート状態となる。
また、第２の入出力データ端子４Ａ、〜４ Ａ ４から
第１の入出力データ端子３Ａ、〜３ Ａ ４へ信号を伝
搬させる場合、第１．第２の入出力方向制御端子５Ａ、
６Ａをハイレベルにすると、第２の入出力データ端子４
Ａ １〜４Ａ、から第１の入出力データ端子３Ａ、〜
３Ａ、へ信号が伝搬する。この時、第１の入出力方向制
御端子５Ａをローレベルにすると、第１の入出力データ
端子３ Ａ ｔ〜３Ａ４はトライステート状態となる。
第１の入出力データ端子３Ａ、〜３ Ａ ４へ信号を伝
搬させる場合、第１．第２の入出力方向制御端子５Ａ、
６Ａをハイレベルにすると、第２の入出力データ端子４
Ａ １〜４Ａ、から第１の入出力データ端子３Ａ、〜
３Ａ、へ信号が伝搬する。この時、第１の入出力方向制
御端子５Ａをローレベルにすると、第１の入出力データ
端子３ Ａ ｔ〜３Ａ４はトライステート状態となる。
したがって′、例えば第１の入出力データ端子３Ａ□〜
３Ａ、を３極コネクタ側に、第２の入出力データ端子４
Ａ、〜４Ａ、を基板内回路に接続することにより、第１
の入出力データ端子３Ａ、〜３Ａ、から第２の入出力デ
ータ端子４Ａ、〜４Ａ４へのレシーバ動作を、第２の入
出力データ端子４Ａ、〜４ Ａ ４から第１の入出力デ
ータ端子３Ａ、〜３Ａ、へのドライバ動作を行なわせる
ことができる。
３Ａ、を３極コネクタ側に、第２の入出力データ端子４
Ａ、〜４Ａ、を基板内回路に接続することにより、第１
の入出力データ端子３Ａ、〜３Ａ、から第２の入出力デ
ータ端子４Ａ、〜４Ａ４へのレシーバ動作を、第２の入
出力データ端子４Ａ、〜４ Ａ ４から第１の入出力デ
ータ端子３Ａ、〜３Ａ、へのドライバ動作を行なわせる
ことができる。
（発明が解決しようとする問題点）
従来のドライバ／レシーバＩＣ装置は以上のように構成
されているので、すなわち第１．第２の入出力データ端
子３ Ａ １〜３Ａ、、４Ａ４〜４Ａ４および他の端子
がパッケージ２の両側に配列されているので、第１．第
２の入出力方向制御端子５Ａ、６Ａ、電源端子７および
接地端子８等を迂回するように、基板に配線パターンを
設ける必要がある。
されているので、すなわち第１．第２の入出力データ端
子３ Ａ １〜３Ａ、、４Ａ４〜４Ａ４および他の端子
がパッケージ２の両側に配列されているので、第１．第
２の入出力方向制御端子５Ａ、６Ａ、電源端子７および
接地端子８等を迂回するように、基板に配線パターンを
設ける必要がある。
したがって、基板の配線パターンの配線が複雑になり、
場合によっては２層配線ができなくなるとともに、基板
面積が大きく、高価になる等の問題点があった。
場合によっては２層配線ができなくなるとともに、基板
面積が大きく、高価になる等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、基板に設ける配線パターンが２層配線にで
きるとともに、基板に配線パターンを直線的に設けるこ
とのできるドライバ／レシーバＩＣ装置を得ることを目
的とする。
れたもので、基板に設ける配線パターンが２層配線にで
きるとともに、基板に配線パターンを直線的に設けるこ
とのできるドライバ／レシーバＩＣ装置を得ることを目
的とする。
（問題点を解決するための手段）
この発明に係るドライバ／レシーバＩＣ装置は、パッケ
ージの裏面に第１の入出力データ端子を行方向の一端側
に配置するとともに、第２の入出力データ端子を行方向
の他端側に配置し、ＩＣチップのビット数に応じた第１
．第２の入出力データ端子を列方向へ配列し、第１．第
２の入出力データ端子以外の各端子を第１．第２の入出
力データ端子の間に配置したものである。
ージの裏面に第１の入出力データ端子を行方向の一端側
に配置するとともに、第２の入出力データ端子を行方向
の他端側に配置し、ＩＣチップのビット数に応じた第１
．第２の入出力データ端子を列方向へ配列し、第１．第
２の入出力データ端子以外の各端子を第１．第２の入出
力データ端子の間に配置したものである。
（作用）
この発明におけるドライバ／レシーバＩＣ装置は、第１
．第２の入出力データ端子が行方向の外側に列方向へ配
置されているので、基板の配線パターンに第１．第２の
入出力データ端子を直線的に接続できる。
．第２の入出力データ端子が行方向の外側に列方向へ配
置されているので、基板の配線パターンに第１．第２の
入出力データ端子を直線的に接続できる。
（実施例）
以下、この発明の一実施例を図について説明する。
第１図において、第３図と同一部分には同一符号が付し
てあり、ＩＢ、ＩＣはドライバ／レシーバ用のＩＣチッ
プ、３ Ｂ ｔ〜３Ｂ、、３Ｇ１〜３Ｃ４および４Ｂ、
〜４Ｂ４．４Ｃ１〜４ Ｃ４は第１．第２の入出力デー
タ端子、５Ｂ、・５Ｃおよび６Ｂ、６Ｃは第１．第２の
入出力データ端子３Ｂ、〜３Ｂ４．３Ｃ＊〜３Ｃ，およ
び４Ｂ□〜４Ｂ４．４Ｃ，〜４ Ｃ４の入出力方向を制
御する第１、第２の入出力方向制御端子を示す。
てあり、ＩＢ、ＩＣはドライバ／レシーバ用のＩＣチッ
プ、３ Ｂ ｔ〜３Ｂ、、３Ｇ１〜３Ｃ４および４Ｂ、
〜４Ｂ４．４Ｃ１〜４ Ｃ４は第１．第２の入出力デー
タ端子、５Ｂ、・５Ｃおよび６Ｂ、６Ｃは第１．第２の
入出力データ端子３Ｂ、〜３Ｂ４．３Ｃ＊〜３Ｃ，およ
び４Ｂ□〜４Ｂ４．４Ｃ，〜４ Ｃ４の入出力方向を制
御する第１、第２の入出力方向制御端子を示す。
なお、Ａ、Ｂ、Ｃはそれぞれが対応する。
次に、動作について説明する。
第１の入出力データ端子３Ａ、〜３ Ａ ４から第２の
入出力データ端子４Ａ、〜４Ａ４へ信号を伝搬させる場
合、第１．第２の入出力方向制御端子５Ａ、６Ａをロー
レベルにすると、第１の入出力データ端子３Ａ、〜３Ａ
４から第２の入出力データ端子４Ａ１〜４ Ａ ４へ信
号が伝搬する。この時、第２の入出力方向制御端子６Ａ
をハイレベルにすると、第２の入出力データ端子４Ａ、
〜４Ａ４はトライステート状態となる。
入出力データ端子４Ａ、〜４Ａ４へ信号を伝搬させる場
合、第１．第２の入出力方向制御端子５Ａ、６Ａをロー
レベルにすると、第１の入出力データ端子３Ａ、〜３Ａ
４から第２の入出力データ端子４Ａ１〜４ Ａ ４へ信
号が伝搬する。この時、第２の入出力方向制御端子６Ａ
をハイレベルにすると、第２の入出力データ端子４Ａ、
〜４Ａ４はトライステート状態となる。
また、第２の入出力データ端子４Ａ、〜４Ａ、から第１
の入出力データ端子３Ａ、〜３Ａ、へ信号を伝搬させる
場合、第１．第２の入出力方向制御端子５Ａ、６Ａをハ
イレベルにすると、第２の入出力データ端子４Ａ□〜４
Ａ、から第１の入出力データ端子３Ａ、〜３Ａ、へ信号
が伝搬する。この時、第１の入出力方向制御端子５Ａを
ローレベルにすると、第１の入出力データ端子３Ａ、〜
３Ａ４はトライステート状態となる。
の入出力データ端子３Ａ、〜３Ａ、へ信号を伝搬させる
場合、第１．第２の入出力方向制御端子５Ａ、６Ａをハ
イレベルにすると、第２の入出力データ端子４Ａ□〜４
Ａ、から第１の入出力データ端子３Ａ、〜３Ａ、へ信号
が伝搬する。この時、第１の入出力方向制御端子５Ａを
ローレベルにすると、第１の入出力データ端子３Ａ、〜
３Ａ４はトライステート状態となる。
なお、Ｂ、Ｃを付した部分の動作も、上述の動作と同様
になる。
になる。
第１図のように構成したドライバ／レシーバＩＣ装置を
取り付ける（接続する）基板の配線パターンの一例を第
２図に示す。
取り付ける（接続する）基板の配線パターンの一例を第
２図に示す。
第２図において、ＩＩＡ、ＩＩＢは基板に設けた配線パ
ターン、２１は３極コネクタを示し、端子２２Ａ、２２
Ｂ、２２Ｇが設けられている。
ターン、２１は３極コネクタを示し、端子２２Ａ、２２
Ｂ、２２Ｇが設けられている。
第２図に示すように、３極コネクタ２１の端子２２Ａ〜
２２Ｃに対して、例えば第１の入出力データ端子３Ａ、
〜３Ａ、、３Ｂ、〜３Ｂ４，３０１〜３Ｃ，を対応させ
て左右方向へパッケージ２を配列したときのパッケージ
２の間隙ｄを、第１の入出力データ端子３Ａ、〜３Ａ、
、３Ｂ、〜３Ｂ、、３Ｃ，〜３Ｃ，の間隙りの半分以下
となるようにパッケージ２の左右方向の外形寸法を決め
ることにより、複数のドライバ／レシーバＩＣ装置を３
極コネクタ２１に対して連続的に配置することができる
。
２２Ｃに対して、例えば第１の入出力データ端子３Ａ、
〜３Ａ、、３Ｂ、〜３Ｂ４，３０１〜３Ｃ，を対応させ
て左右方向へパッケージ２を配列したときのパッケージ
２の間隙ｄを、第１の入出力データ端子３Ａ、〜３Ａ、
、３Ｂ、〜３Ｂ、、３Ｃ，〜３Ｃ，の間隙りの半分以下
となるようにパッケージ２の左右方向の外形寸法を決め
ることにより、複数のドライバ／レシーバＩＣ装置を３
極コネクタ２１に対して連続的に配置することができる
。
したがって、基板内回路（図示省略）とドライバ／レシ
ーバＩＣ装置、およびドライバ／レシーバＩＣ装置と３
極コネクタ２１とを接続する配線パターンＩＩＡ、ＩＩ
Ｂが直線的になり、端子２２Ａ、２２Ａ間の２本の配線
パターンＩＩＢを２層配線とすることができる。
ーバＩＣ装置、およびドライバ／レシーバＩＣ装置と３
極コネクタ２１とを接続する配線パターンＩＩＡ、ＩＩ
Ｂが直線的になり、端子２２Ａ、２２Ａ間の２本の配線
パターンＩＩＢを２層配線とすることができる。
なお、上記実施例では、４とットデータのＩＣチップＩ
Ａ〜Ｉｃを示したが、１ビット以上であれば何ビットで
もよい。
Ａ〜Ｉｃを示したが、１ビット以上であれば何ビットで
もよい。
また、ＩＣチップＩＡ〜ＩＣは２系統の入出力データ端
子と入出力方向制御端子を有するものであればよい。
子と入出力方向制御端子を有するものであればよい。
さらに、パッケージ２内に収納するＩＣチップも１個以
上であればよいことは言うまでもない。
上であればよいことは言うまでもない。
以上のように、この発明によれば、パッケージの裏面に
第１の入出力データ端子を行方向の一端側に配置すると
ともに、第２の入出力データ端子を行方向の他端側に配
置し、ＩＣチップのビット数に応じた第１．第２の入出
力データ端子を列方向へ配列し、第１．第２の入出力デ
ータ端子以外の各端子を第１．第２の入出力データ端子
の間に配置したので、基板の配線パターンの配線が簡単
な直線になり、多層（２層）配線ができるとともに、基
板面積が小さく、安価になるという優れた効果がある。
第１の入出力データ端子を行方向の一端側に配置すると
ともに、第２の入出力データ端子を行方向の他端側に配
置し、ＩＣチップのビット数に応じた第１．第２の入出
力データ端子を列方向へ配列し、第１．第２の入出力デ
ータ端子以外の各端子を第１．第２の入出力データ端子
の間に配置したので、基板の配線パターンの配線が簡単
な直線になり、多層（２層）配線ができるとともに、基
板面積が小さく、安価になるという優れた効果がある。
第１図はこの発明の一実施例によるドライバ／レシーバ
集積回路装置を示す裏面図、第２図はこの発明の一実施
例によるドライバ／レシーバ集積回路装置を基板の配線
パターンに接続する説明図、第３図は従来のドライバ／
レシーバ集積回路装置を示す平面図である。 図において、ＩＡ−ＩＣは集積回路チップ、２はパッケ
ージ、３Ａ、〜３Ａ４．３Ｂｔ〜３Ｂ４゜３０□〜３Ｃ
，は第１の入出力データ端子、４Ａ、〜４Ａ、、４Ｂ、
〜４Ｂ４．４Ｃ１〜４Ｃ。 は第２の入出力データ端子、５Ａ〜５Ｃは第１の入出力
方向制御端子、６Ａ〜６Ｃは第２の入出力方向制御端子
、７は電源端子、８は接地端子、９Ａ、９Ｂは未使用端
子を示す。 なお、図中、同一符号は同一、または相当部分を示す。 １１Ａ、ＩＩＢ：配線ノ凹−ン ２１：３ｆ１ｊコネｌグ ２２Ａ−２２Ｃ：崩子
集積回路装置を示す裏面図、第２図はこの発明の一実施
例によるドライバ／レシーバ集積回路装置を基板の配線
パターンに接続する説明図、第３図は従来のドライバ／
レシーバ集積回路装置を示す平面図である。 図において、ＩＡ−ＩＣは集積回路チップ、２はパッケ
ージ、３Ａ、〜３Ａ４．３Ｂｔ〜３Ｂ４゜３０□〜３Ｃ
，は第１の入出力データ端子、４Ａ、〜４Ａ、、４Ｂ、
〜４Ｂ４．４Ｃ１〜４Ｃ。 は第２の入出力データ端子、５Ａ〜５Ｃは第１の入出力
方向制御端子、６Ａ〜６Ｃは第２の入出力方向制御端子
、７は電源端子、８は接地端子、９Ａ、９Ｂは未使用端
子を示す。 なお、図中、同一符号は同一、または相当部分を示す。 １１Ａ、ＩＩＢ：配線ノ凹−ン ２１：３ｆ１ｊコネｌグ ２２Ａ−２２Ｃ：崩子
Claims (1)
- パッケージ内に集積回路チップが収納され、前記パッ
ケージに信号を授受する第１，第２の入出力データ端子
および各端子が設けられているドライバ／レシーバ集積
回路装置において、前記パッケージの裏面に前記第１の
入出力データ端子を行方向の一端側に配置するとともに
、前記第２の入出力データ端子を行方向の他端側に配置
し、前記集積回路チップのビット数に応じた前記第１，
第２の入出力データ端子を列方向へ配列し、前記各端子
を前記第１，第２の入出力データ端子の間に配置したこ
とを特徴とするドライバ／レシーバ集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11361387A JPS63280447A (ja) | 1987-05-12 | 1987-05-12 | ドライバ／レシ−バ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11361387A JPS63280447A (ja) | 1987-05-12 | 1987-05-12 | ドライバ／レシ−バ集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63280447A true JPS63280447A (ja) | 1988-11-17 |
Family
ID=14616655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11361387A Pending JPS63280447A (ja) | 1987-05-12 | 1987-05-12 | ドライバ／レシ−バ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63280447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0464651A (ja) * | 1990-07-02 | 1992-02-28 | Sekisui Chem Co Ltd | 建物の屋根構造 |
-
1987
- 1987-05-12 JP JP11361387A patent/JPS63280447A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0464651A (ja) * | 1990-07-02 | 1992-02-28 | Sekisui Chem Co Ltd | 建物の屋根構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100615606B1 (ko) | 메모리 모듈 및 이 모듈의 신호 라인 배치 방법 | |
| US6410983B1 (en) | Semiconductor device having a plurality of multi-chip modules interconnected by a wiring board having an interface LSI chip | |
| US6717821B2 (en) | Integrated circuit device/circuit board connection apparatus | |
| US20010039646A1 (en) | Structure having multiple levels of programmable integrated circuits for interconnecting electronic components | |
| JP2003249904A (ja) | グランド又は電源回路より伝送線をシールドするための装置 | |
| US6040985A (en) | Circuit board having general purpose region and programmable region | |
| JPS63280447A (ja) | ドライバ／レシ−バ集積回路装置 | |
| US6744130B1 (en) | Isolated stripline structure | |
| US6417688B1 (en) | Method and apparatus for implementing a highly robust, fast, and economical five load bus topology based on bit mirroring and a well terminated transmission environment | |
| JPH07202359A (ja) | 回路基板 | |
| US5258890A (en) | Device for connecting the connection pins of an integrated circuit mounted in a dual-in-line (DIL) package to printed circuitry on a printed circuit board in n different ways | |
| JPS6095940A (ja) | 多重路信号分配システム | |
| JPH11186492A (ja) | 半導体パッケージ及び半導体パッケージの実装構造 | |
| US6735090B1 (en) | High-speed memory device, socket mounting structure for mounting a high-speed memory device and mounting method of mounting high-speed memory device | |
| US6366131B1 (en) | System and method for increasing a drive signal and decreasing a pin count | |
| US20090032922A1 (en) | Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus | |
| JP2004318451A (ja) | 方向性結合素子を使用したメモリバスシステム | |
| JP3166722B2 (ja) | 積層型半導体装置のスタック構造 | |
| US6188133B1 (en) | Semiconductor with plurality of connecting parts arranged on lower surface of a substrate | |
| JPH0613421A (ja) | 集積回路装置 | |
| JPS6369258A (ja) | 多層配線基板 | |
| JP2004305416A (ja) | 超音波診断装置 | |
| JP2000101211A (ja) | 積層配線基板構体 | |
| US20020163073A1 (en) | Multi-layer substrate for an IC chip | |
| JP2000068443A (ja) | 積層型半導体装置のスタック構造 |