JPS63276087A

JPS63276087A - カラ−液晶表示パネル

Info

Publication number: JPS63276087A
Application number: JP62110501A
Authority: JP
Inventors: 染谷　栄; 雅彦鈴木; 流石　真澄; 薫長谷川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-05-08
Filing date: 1987-05-08
Publication date: 1988-11-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、カラー液晶表示パネルに関し、例えばＴＦ
Ｔ（ＷＩｌ！１ｊ！トランジスタ）によるアクティブマ
トリックス構成のカラー液晶表示パネルに利用して有効
な技術に関するものである。

〔従来の技術〕

鮮明度の高いカラー画像が得られる液晶テレビジョン受
像機として、ＴＰＴを搭載したアクティブマトリックス
構成の液晶表示パネルが提案されている（例えば、日経
マグロウヒル社、１９８４年９月１０日付１日経エレク
トロニクス」頁２１１）、カラー液晶表示パネルの構成
としては、同色のカラーフィルタが設けられる画素セル
を同一の信号線電極に対応させた縦ストライプのものと
、斜めモザイク状に上記カラーフィルタを配置したもの
とがある。

〔発明が解決しようする問題点〕

上記縦ストライプのものは、常に同じ信号線電極からは
同じ色信号を供給すればよいから、その駆動回路が簡単
になる。その反面、表示画面に縦ストライブが目立つた
め、表示品質が劣るという欠点がある。これに対して、
斜めモザイス状のものは、表示品質が高くなる反面、同
じ信号線電極に対して時間的に異なる色信号を切り換え
て供給しなければならないため、信号処理回路や切り換
えスイッチ回路等が必要になり、駆動回路が複雑になっ
てしまう。また、フリッカ防止のために例えば、特開昭
５９−２３０３７８号公報や特開昭６０−４９９２号公
報に記載されているように隣接する走査線電極を同時選
択として同時書き込みを行うとすると色信号の混合が発
生してしまう。

したがって、上記の方式に従ってフリッカの発生を防止
しようとすると、色信号の混合を防止するために信号保
持回路や切り換え回路が必要になり、駆動回路が益々複
雑になってしまう。

この発明の目的は、簡単な駆動回路により高品質の表示
画像を得ることのできるカラー液晶表示パネルを提供す
ることにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、マトリックス状に配置される画素セルに対し
て、同一の行に配置される画素セルを共通の走査線電極
に接続するとともに、斜めモザイク状に配置される各カ
ラー画素のうち鋸波状に配置される同色の画素セルを共
通の信号線電極に接続する。

〔作　用〕

上記した手段によれば、画素セルの色構成を斜めモザイ
ク状にしつつ同じ信号線電極には同じ色の画素を配置で
きるから高表示品質の画像を簡単な信号線電極の駆動回
路により実現できる。

〔実施例〕

第１図には、この発明に係るカラー液晶表示パネルを用
いたカラー液晶表示装置の要部一実施例のブロック図が
示されている。

この実施例の液晶表示パネルＬＣＤにおいて、高表示品
質を得るためにマトリックス配置される画素Ｐｘにそれ
ぞれ形成される赤Ｒ１緑Ｇ及び青Ｂの各カラーフィルタ
は、斜めモザイク状に構成される。液晶表示パネルＬＣ
Ｄに設けられる走査線電極Ｇ１ないしＧ４８０は、横方
向に直線的に延長される。すなわち、同じ行に配置され
る画素に対して共通の走査線電極Ｇ１ないしＧ４８０が
設けられる。これに対して、縦方向に延長される信号線
電極ＤＩないしＤｎは、上記のように斜めモザイク状に
カラーフィルタが構成される各画素ＰＸのうち、同じ色
のカラーフィルタが形成される鋸波状に配置される画素
に対応して略鋸波状に延長される０例えば、信号線電極
Ｄ１は赤色Ｒの信号が供給され、最初の行（Ｇ１）では
左端の画素が、第２行（Ｇ２）では左端から１つおいて
形成される画素が、第３行（Ｇ３）では左端から２つお
いて形成される画素が、第４行（Ｇ４）では左端から１
つおいて形成される画素がそれぞれ接続される。このよ
うなパターンの繰り返しにより、上記信号線電極ＤＩに
対応した両案は、縦方向に鋸波状に配置されるものとな
る。上記同様な構成に従い、信号線電極Ｄ２は緑色Ｇの
信号が供給され、最初の行（Ｇ１）では左端から１つお
いて形成されるの画素（言い換えならば、上記赤Ｒの右
隣の画素、以下同様）が、第２行（Ｇ２）では左端から
２つおいて形成される画素が、第３行（Ｇ３）では左端
から３つおいて形成される画素が、第４行（Ｇ４）では
左端から２つおいて形成される画素がそれぞれ接続され
る。このようなパターンの繰り返しにより、上記信号線
電極Ｄ２に対応した画素は、縦方向に鋸波状に配置され
るものとなる。また、上記同様な構成に従い、信号線電
極Ｄ３は青色Ｂの信号が供給され、最初の行（Ｇ１）で
は左端から２つおいて形成されるの画素（言い換えなら
ば、上記縁Ｇの右隣の画素、以下同様）が、第２行（Ｇ
２）では左端から３つおいて形成される画素が、第３行
（Ｇ３）では左端から４つおいて形成される画素が、第
４行（Ｇ４）では左端から３つおいて形成される画素が
それぞれ接続される。このようなパターンの繰り返しに
より、上記信号ＩＪｌ′Ｆ！１極Ｄ３に対応した画素は
、縦方向に鋸波状に配置されるものとなる。

上記構成におていは、液晶表示パネルＬＣＤの左端及び
右端には、鋸波状の画素が形成されない領域が生じる。

しかしながら、上記１つの画素は極微小であるから、画
面の両端の鋸波状は目障りになることはない。もしも両
面両端の鋸波（ギザギザ）が目障りになるなら、両面に
枠等を形成することによってそれを隠すことも可能であ
る。

上記走査線電極ＧｌないしＧ４８０のうち、奇数番目の
走査線電極Ｇ１．Ｇ３・・・・Ｇ４７９は、第１　（左
）の走査線駆動回路ＧＤＬにより順次選択状態にされる
。また、残りの偶数番目の走査線電極Ｇ２．Ｇ４・・・
・Ｇ４８０は、第２（右）の走査！ａ駆動回路ＧＤＲに
より順次選択状態にされる。これらの走査線駆動回ＩＩ
ＧＤＬ、ＧＤＲは、選択信号Ｓ１及びＳ２によりその動
作が制御され、特に制限されないが、図示しない水平同
期信号によってシフト動作を行うシフトレジスタ及び駆
動回路から構成される。なお、同図において、液晶表示
パネルＬＣＤの左右に、１つの走査線駆動回路ＧＤＬ及
びＧＤＲを配置しているが、独立した２つの走査線駆動
回路が在るというように限定されるものではない。すな
わち、上記走査線駆動回路ＧＤＬとＧＤＲは、１つの半
導体集積回路装置により構成されるものであってもよい
。

あるいは、液晶表示パネルの走査線電極を複数に分割し
て、各分割された走査線電極に対応して上記回路ＧＤＬ
及びＧＤＲを持つ複数の半導体集積回路装置を用いるも
のであってもよい。

上記信号線電極ＤＩないしＤｎには、信号線駆動回路Ｄ
Ｄにより、ビディオ信号が供給される。

この信号線駆動回路ＤＤは、シリアルに供給されるビデ
ィオ信号ＶＤをパラレルに変換してレベルを保持する機
能を持つシリアル／パラレル変換回路Ｓ／Ｐ及び駆動回
路を持つ。上記シリアル／パラレル変換動作によって、
ｌ水平５４７分のビディオ信号が、上記各信号＊’；ｉ
極ＤｌないしＤｎに対してパラレルに出力される。この
場合、上記のように第１行と第２行と、第２行と第３行
では、それぞれ同色の画素が１ピツチづつ右方向にずれ
ているため、シフトレジスタはそれぞれ１ピントづつシ
スト量を増加させる。また、第３行と第４行、第４行と
第５行では、それぞれ同色の画素が１ピツチづつ左方向
にずれているため、シフトレジスタはそれぞれ１ビツト
づつシフト量を減少させる。このように、シフトレジス
タは、その走査タイミングに応じてシフト量の切り換え
を行う必要がある。この場合、上記のようにシフト量の
切り換えは、規則的に行われるものであるため、例えば
ノンインタレースモードなら走査線タイミング信号を６
進のカウンタ回路に供給して、その計数出力をから上記
シスト量を簡単に制御することができる。また、インタ
レースモードなら奇数フレームのとき１回おきにシフト
量を２ビツトとすればよく、偶数フレームのときは常に
シフト量を１ビツト増加させればよい。なお、液晶の交
ｔＩｔ％ｌ！動のために、特に制限されないが、上記信
号線駆動回路ＤＤは、上記画像信号の極性を反転させる
機能を持つ。

タイミング制御回路ＴＧは、同期信号５ＹＮＣを受けて
、上記シリアル／パラレル変換のための駆動信号ＣＬ及
び上記走査線駆動回路ＧＤＬ、ＧＤＲを動作状態にする
選択信号３１．Ｓ２及び図示しないがそのシフト動作に
必要なタイミング信号を発生させる。

なお、上記同期信号５ＹＮＣは、画像信号ＶＤを形成す
るテレビジョン受像回路等の信号処理回路は、この発明
と直接関係がないので同図では省略されている。

第２図には、上記第１図に示した走査線駆動回路Ｃ，Ｄ
Ｌ、ＧＤＲの動作の一例を説明するためのタイミング図
が示されている。

インタレースモード（飛び越し走査）における第１フレ
ームの奇数フィールドＦｉｌのとき、制御信号Ｓ１がハ
イレベルになって第１の走査線駆動回路ＧＤＬが動作状
態になり、水平同期パルスに同期して奇数番目の走査線
を極Ｇ１、Ｇ３・・・Ｇ４７９の順に選択状態にする。

この場合、前記のように信号線駆動回路ＤＤに設けられ
るシフトレジスタは、走査ｖＡ電ｉＧ３、Ｇ７、Ｇｌｉ
・・・のときシフト量が２ビット分増加される。

これによって、上記走査線電極Ｇ１、Ｇ３・・・・Ｇ４
７９に結合されたＴＰＴが順次オン状態になるため、信
号線駆動回路ＤＤから信号綿ＤＩないしＤｎにパラレル
に出力される各カラー画像信号ＶＤが、対応する色の各
画素に書き込まれる。

すなわち、上記制御信号Ｓｌがハイレベルの期間ａは、
上記走査線電極Ｇ１ないしＧ４７９に対応した奇数列画
素ＰＸＬに、例えば正極性のカラー画像信号の書き込み
Ｗ（＋）が行われる。このとき、第２の走査線駆動回路
ＧＤＲは、制御信号Ｓ２がロウレベルにされるため、非
動作状態に置かれる。したがって、偶数番目の走査線電
極Ｇ２、Ｇ４・・・・Ｇ４８０に対応した偶数列画素Ｐ
ＸＲには、その間上記ＴＰＴがオフ状態を維持するから
その前の書き込まれた例えば負極性のカラー画像信号の
保持動作Ｈが行われている。すなわち、偶数列画素ＰＸ
Ｒは等価的にキャパシタとして作用しレベル保持動作を
行うものである。

上記第１フレームにおける偶数フィールドＦ２１のとき
、制御信号Ｓ２がハイレベルになって第２の走査線駆動
回路ＧＤＲが動作状態になり、水平同期パルスに同期し
て偶数番目の走査線電極Ｇ２、Ｇ４・・・Ｇ４８０の順
に選択状態にする。

この場合、前記のように信号線駆動回路ＤＤに設けられ
るシフトレジスタは、常にそのシフト量を１ビット分増
加させるものである。これによって、上記走査線電極Ｇ
２、Ｇ４・・・・Ｇ４８０にゲート電極結合されたＴＰ
Ｔ（ｌ膜トランジスタ）が順次オン状態になるため、信
号線駆動回路ＤＤから信号線ＤｉないしＤｎにパラレル
に出力されるカラー画像信号ＶＤが、各画素に書き込ま
れる。

すなわち、上記制御信号Ｓ２がハイレベルの期間すは、
上記走査線電極Ｇ２ないしＧ４８０に対応した偶数列画
素ＰＸＲに、例えば正極性のカラー画像信号の書き込み
Ｗ（＋）が行われる。このとき、第１の走査線駆動回路
ＧＤＬは、制御信号Ｓｌがロウレベルにされるため、非
動作状態に置かれる。したがって、奇数番目の走査線電
極Ｇ１、Ｇ３・・・・Ｇ４７９に対応した奇数列画素Ｐ
ＸＬには、その間上記ＴＰＴがオフ状態を維持するから
その前の書き込まれた正極性のカラー画像信号の保持動
作Ｈが行われている。すなわち、各画素ＰＸＬは等価的
にキャパシタとして作用しレベル保持動作を行うもので
ある。

第２フレームの奇数フィールドＦ１２のとき、制御信号
Ｓｌがハイレベルになって第１の走査線駆動回路ＧＤＬ
が動作状態になり、水平同期パルスに同期して奇数番目
の走査線電極Ｃ１，Ｇ３・・・Ｇ４７９の順に選択状態
にする。これによって、上記走査線電極Ｇｌ、Ｇ３・・
・・Ｇ４７９に結合されたＴＰＴが順次オン状態になる
ため、前記同様に信号線駆動回路ＤＤから信号線ＤＩな
いしＤｎにパラレルに出力されるカラー画像信号ＶＤが
、各画素に書き込まれる。すなわち、上記制御信号Ｓ１
がハイレベルの期間は、上記走査線電極ＧｌないしＧ４
７９に対応した奇数列画素ＰＸＬに、例えば上記第１フ
レームの奇数フィールドＦｉｌとは逆に、負極性のカラ
ー画像信号の書き込みＷ　（−）が行われる。これによ
って液晶の交流駆動が行われる。

この実施例では、フリッカの減少を図るために、言い換
えるならば、液晶の交流駆動周波数を高くするため、制
御信号Ｓ２をハイレベルのままに維持して、第２の走査
線駆動回路ＧＤＲも同時に動作状態にする。これによっ
て水平同期パルスに同期して、上記奇数番目の走査線電
極Ｇ１、Ｇ３・・・・Ｇ４７９の選択動作と同時に偶数
番目の走査線電極Ｇ２、Ｇ４・・・Ｇ４８０の順に選択
状態にされる。この場合、上記信号線駆動回路ＤＤから
は奇数番目の走査線Ｇ１、Ｇ３・・・・Ｇ４７９に対応
した負極性の書き込みＷ（−）ためのカラー画像信号が
供給されるため、偶数側画素ＰＸＨには負極性の書き込
みが行われる。これによって、偶数列の画素ＰＸＲに対
する交流駆動を確保することができる。この場合、この
実施例のカラー液晶表示パネルＬＣＤは、前記のように
同じ信号線電極には、同じ色の画素が配置されることか
ら色信号が混合してしまうことがない。

上記第２フレームの偶数フィールドＦ２２のとき、制御
信号Ｓ２が引き続き本来のハイレベルにされ、第２の走
査線駆動回路Ｃ，ＤＲが引き続き動作状態を維持して、
水平同期パルスに同期して偶数番目の走査線電極Ｇ２、
Ｇ４・・・０４８０の順に選択状態にする。これによっ
て、上記走査線電極Ｇ２、Ｇ４・・・・Ｇ４８０に結合
されたＴＰＴが順次オン状態になるため、信号線駆動回
路ＤＤから信号線ＤＩないしＤｎにパラレルに出力され
るカラー画像信号ＶＤが、各画素に書き込まれる。すな
わち、上記制御信号Ｓ２がハイレベルの期間Ｃは、上記
走査線電極Ｇ２ないしＧ４８０に対応した偶数列画素Ｐ
ＸＲに、前記奇数フィールドＦ１２で負極性の書き込み
Ｗ　（−）が行われたことより、正極性のカラーＮ像信
号の書き込みＷ（＋）が行われる。このとき、第１の走
査線駆動回路ＧＤＬは、制御信号Ｓ１がロウレベルにさ
れるため、非動作状態に置かれる。したがって、奇数番
目の走査線電極Ｇ１、Ｇ３・・・・Ｇ４７９に対応した
奇数列画素ＰＸＬには、その間上記ＴＰＴがオフ状態を
維持するからその前の書き込まれた負極性のカラー画像
信号信号の保持動作Ｈが行われている。すなわち、前記
同様に各画素ＰＸＬは等価的にキャパシタとして作用し
レベル保持動作を行うものである。

第３フレームの奇数フィールドＦ１３のときは、前記第
１フレームの奇数フィールドＦｌｌと同様に、奇数番目
の走査線電極Ｇｌ、Ｇ３・・・Ｇ４７９に結合されたＴ
ＰＴが順次オン状態になるため、信号線駆動回路ＤＤか
ら信号線ＤＩないしＤｎにパラレルに出力される正極性
のカラー画像信号ＶＤが各画素に書き込まれる。このと
き、第２の走査線駆動回路ＧＤＲは、制御信号Ｓ２がロ
ウレベルにされるため、非動作状態に置かれる。したが
って、偶数番目の走査線電極Ｇ２、Ｇ４・・・・Ｇ４８
０に対応した偶数列画素ＰＸＲには、前の書き込まれた
例えば正極性のカラー画像信号の保持動作Ｈが行われて
いる。

上記第３フレームの偶数フィールドＦ２３のとき、制御
信号Ｓ２がハイレベルになって第２の走査線駆動回路Ｇ
ＤＲが動作状態になり、水平同期パルスに同期して偶数
番目の走査線電極Ｇ２、Ｇ４・・・Ｇ４８０の順に選択
状態にする。これによって、上記走査線電極Ｇ２、Ｇ４
・・・・Ｇ４８０に結合されたＴＰＴが順次オン状態に
なるため、信号線駆動回路ＤＤから信号線ＤＩないしＤ
ｎにパラレルに出力されるカラー画像信号信号ＶＤが、
各画素に書き込まれる。すなわち、上記制御信号ＳＩが
ハイレベルの期間ｄは、上記走査線電極Ｇ２ないしＧ４
８０に対応した偶数列画素ＰＸＲに、上記偶数フィール
ドＦ２２とは逆に、負極性のカラー画像信号の書き込み
Ｗ　（−）が行われる。これによって液晶の交流駆動が
行われる。

この実施例では、フリッカの減少を図るためは、言い換
えるならば、液晶の交流駆動周波数を高くするため、制
御信号Ｓ１をハイレベルのままに維持して、第１の走査
ｖＡ駆動回路ＧＤＬも同時に動作状態にする。これによ
って水平同期パルスに同期して、上記偶数番目の走査線
電極Ｇ２、Ｇ４・・・・Ｇ４８０の選択動作と同時に奇
数番目の走査線電極Ｇ１、Ｇ３・・・Ｇ４７９の順に選
択状態にされる。この場合、上記信号線駆動回路ＤＤか
らは偶数番目の走査線Ｇ２、Ｇ４・・・・Ｇ４８０に対
応した負極性の書き込みＷ（−）ためのカラー画像信号
が供給されるため、奇数例の画素ＰＸＬには負極性の書
き込みが行われる。これによって、奇数列の画素ＰＸＬ
に対する交流駆動を確保することができる。この場合、
前記のように同じ信号線電極には同じカラー画素が配置
されるため、上記のような走査線電極の同時選択による
二重書き込みが可能になる。

以下、同様な動作の繰り返しによって、３フレーム毎に
、１回の割合で第１と第２の走査線駆動回路が、相互に
１回づつ同時に動作状態にされるものである。これによ
って、上記奇数列と偶数列の画素ＰＸＬとＰＸＲにおけ
るビディオ信号の交ｍ周期は、それぞれ１／１５と１／
３０の繰り返しとなり、その平均的な交流周期は約１／
２３となり、劇場映画（１／２４）と同様なコマ数を得
ることができるから、フリッカが事実上問題にならない
ように改善できる。

また、上記３フレームのうち、１回だけ奇数番列の信号
と偶数番列の信号とが相互に合成されるため、解像度を
確保することができる。すなわち、水平走査線の数を４
８０と２４０の約中間の水平解像度を確保することがで
きる。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、（１）マトリックス状に配置される画素セルに対して、
同一の行に配置される画素セルを共通の走査線電極に接
続するとともに、斜めモザイク状に配置される各カラー
画素のうち鋸波状に配置される同色の画素セルを共通の
信号線電極に接読することにより、信号線に供給する色
信号の切り換えが不用になるから、簡単な回路構成の信
号線駆動回路により斜めモザイク状に配置されるカラー
画素による高表示の表示両面を得ることができるという
効果が得られる。

（２）上記構成のカラー液晶表示パネルの隣接する奇数
番目の走査線電極と偶数番目の走査線電極とを相互に３
フレームに１回の割合で相互に同時選択させることによ
り、３フレームのうち１フレ一ム分が完全インターレス
により行われるため高解像度が得られるとともに、３フ
レームに１回づつ相互に行われる奇数番目と偶数番目の
走査電極の同時選択による書き込みによって液晶画業に
対する交流化信号の周期を短くできるからフリッカの改
善を図ることができるという効果が得られる。

（３）上記（１）と（２）との効果が相乗的に作用して
、高品質のカラー液晶表示画面を得ることができるとい
う効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更が
可能であることはいうまでもない０例えば、第１図にお
いて、第１行と第２行、第２行と第３行における同色の
画素をそれぞれ半ピツチだけ右方向にずらし、同様に第
３行と第４行、第４行と第５行における同色の画素をそ
れぞれ半ピツチだけ左方向にずらして斜めモザイクを維
持しつつ鋸波状とするものであってもよい。

上記鋸波状に配置される同色の画素に対応した信号線電
極は、階段波状に形成する等種々のレイアウト方式を採
ることができるものである。

また、フリッカ防止のために上記奇数番目の走査線電極
と偶数番目の走査線電極を同時に相互に選択状態にする
割合は、上記３フレームの他、４フレームや６フレーム
等のように種々の実施形態を採ることができる。このよ
うにフレーム数を増加させれば、フリッカが多少増加す
る反面、その分完全インクレースによる書き込み回数が
増加するため解像度を高くすることができる。このよう
な奇数番目と偶数番目の走査線電極を相互に同時選択す
ることによるフリッカ防止方法は、前記インタレースモ
ードの他、ノンインクレースモードにおいても同様にを
行うことができる。

この発明は、アクティブマトリックス構成のカラー液晶
表示パネルに広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、マトリックス状に配置される画素セルに対
して、同一の行に配置される画素セルを共通の走査線電
極に接続するとともに、斜めモザイク状に配置される各
カラー画素のうち鋸波状に配置される同色の画素セルを
共通の信号線電極に接続することにより、信号線に供給
する色信号の切り換えが不用になるから、簡単な回路構
成の信号線駆動回路により斜めモザイク状に配置される
カラー画素による高表示の表示両面を得ることができる
。

【図面の簡単な説明】

第１図は、この発明に係るカラー液晶表示パネルを用い
たカラー液晶表示装置の要部一実施例を示すブロック図
、第２図は、上記カラー液晶表示装置のインタレースモー
ドによる表示動作の一例を説明するためのタイミング図
である。ＬＣＤ・・液晶表示パネル、ＰＸ・・画素、ＧＤＬ、Ｇ
ＤＲ・・走査線駆動回路、ＤＤ　（Ｓ／Ｐ）・・信号線
駆動回路、ＴＧ・・タイミング制御回路、０１〜０４８
０・・走査ｙＡ電極、Ｄ１〜Ｄｎ・・信号線電極

Claims

【特許請求の範囲】１、走査線電極にスイッチ素子の制御端子が接続され、
信号線電極に上記スイッチ素子を介して画素を構成する
一方の電極が接続される画素セルと、同一の行に配置さ
れるスイッチ素子の制御端子が共通に接続されてなる走
査線電極と、斜めモザイク状に配置される各カラー画素
のうち鋸波状に配置される同色の画素セルが共通に接続
されてなる信号線電極とを含むことを特徴とするカラー
液晶表示パネル。２、上記信号線電極は、鋸波状に配置される同色の画素
セルの配置に従って略鋸波状に形成されるものであるこ
とを特徴する特許請求の範囲第１項記載のカラー液晶表
示パネル。３、上記走査線電極は、隣接するものが３フレームに１
回の割合で相互に同時選択されるものであることを特徴
とする特許請求の範囲第１又は第２項記載のカラー液晶
表示パネル。