JPS63168690A

JPS63168690A - 液晶デイスプレイ装置

Info

Publication number: JPS63168690A
Application number: JP62000361A
Authority: JP
Inventors: 薫長谷川; 染谷　栄; 藤田　満久
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-01-07
Filing date: 1987-01-07
Publication date: 1988-07-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、液晶ディスプレイ装置に関し、例えばＴＰ
Ｔ（ｍｌ！トランジスタ）によるアクティブマトリック
ス構成の液晶表示パネルを用いたものに利用して有効な
技術に関するものである。

〔従来の技術〕

鮮明度の高いカラー画像が得られる液晶テレビジョン受
像機として、ＴＰＴを搭載したアクティブマトリックス
構成の液晶表示パネルが提案されている（例えば、日経
マグロウヒル社、１９８４年９月１０日イ寸ｒ日経エレ
クトロニクス」頁２１１）、また、上記アクティブマト
リックス構成の液晶表示パネルのフリッカ（コントラス
ト）等を改善する方法として、互いに隣接する２つの走
査線信号（奇数と偶数）を同時に選択することが、特開
昭５９−２３０３７８号公報及び特開昭６０−４９９２
号公報により提案されている。

〔発明が解決しようする問題点〕

上記の駆動方法では、液晶の交流化周波数を３ＯＨｚに
するため、インタレースモード（飛び越し走査）におけ
る奇数フィールド（フレーム）に対応した信号が偶数フ
ィールド（フレーム）用の走査線電極に対応した画素に
も書き込まれ、逆に、偶数フィールドに対応した信号が
奇数フィールド用の走査線電極に対応した画素にも書き
込まれる。

したがって、２つの画素列に同じ映像信号が供給される
ことによって実質的には１つの画素列として表示動作が
行われてしまう結果となり、その分解像度が犠牲になる
という問題がある。

この発明の目的は、総合的な表示品質の改善を図った液
晶ディスプレイ装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、アクティブマトリックス構成の液晶表示パネ
ルの隣接する奇数番目の走査線電極と偶数番目の走査線
電極とを相互に３フレームに１回の割合で相互に同時選
択させる。

〔作　用〕

上記した手段によれば、３フレームのうち１フレ一ム分
が完全インターレスにより行われるため高解像度を得る
とともに、３フレームに１回づつ相互に行われる奇数番
目と偶数番目の走査電極の同時選択に行われるためフリ
ッカの改善を得ることができる。

〔実施例〕

第１図には、この発明に係る液晶ディスプレイ装置の要
部一実施例のブロック図が示されている。

同図において、液晶表示パネルＬＣＤは、横方向に延長
される複数の走査線電極Ｇ１ないしＧ４８０と、縦方向
に延長される複数の信号線電極ＤＩないしＤｎを持つ。

上記走査線電極と信号線電極の各交差点にはそれぞれ１
つの画素ＰＸが配置される。

上記走査線電極Ｇ１ないしＧ４８０のうち、奇数番目の
走査線電極Ｇｌ、Ｇ３・・・・Ｇ４７９は、第１　（左
）の走査線駆動回路ＧＤＬにより順次選択状態にされる
。また、残りの偶数番目の走査線電極Ｇ２．Ｇ４・・・
・Ｇ４８０は、第２（右）の走査線駆動回路ＧＤＲによ
り順次選択状態にされる。これらの走査線駆動回路ＧＤ
Ｌ、ＧＤＲは、選択信号Ｓ１及びＳ２によりその動作が
制御され、特に制限されないが、図示しない水平同期信
号によってシフト動作を行うシフトレジスタ及び駆動回
路から構成される。なお、同図において、液晶表示パネ
ルＬＣＤの左右に、１つの走査線駆動回路Ｇ　Ｄ　Ｌ及
びＧＤＲを配置しているが、独立した２つの走査線駆動
回路が在るというように限定されるものではない。すな
わち、上記走査線駆動回路ＧＤＬとＧＤＲは、１つの半
導体集積回路装置により構成されるものであってもよい
。

あるいは、液晶表示パネルの走査線電極を複数に分割し
て、各分割された走査線電極に対応して上記回路Ｇ　Ｄ
　Ｌ及びＧＤＲを持つ複数の半導体集積回路装置を用い
るものであってもよい。

上記信号線電極ＤＩないしＤｎには、信号線駆動回路Ｄ
Ｄにより、ビディオ信号が供給される。

この信号線駆動回路ＤＤは、シリアルに供給されるビデ
ィオ信号ＶＤをパラレルに変換してレベルを保持する機
能を持つシリアル／パラレル変換回路Ｓ／Ｐ及び駆動回
路を持つ。上記シリアル／パラレル変換動作によって、
１水平ライン分のビディオ信号が、上記各信号線電極Ｄ
工ないしＤｎに対してパラレルに出力される。なお、液
晶の交流駆動のために、特に制限されないが、上記信号
線駆動回路ＤＤは、上記ビディオ信号の極性を反転させ
る機能を持つ。

タイミング制御回路ＴＧは、同期信号５ＹＮＣを受けて
、上記シリアル／パラレル変換のための駆動信号ＣＬ及
び上記走査線駆動回路Ｃ，ＤＬ、　ＧＤＲを動作状態に
する選択信号Ｓ１．Ｓ２及び図示しないがそのシフト動
作に必要なタイミング信号を発生させる。

なお、上記同期信号５ＹＮＣは、ビディオ信号ＶＤを形
成するテレビジョン受像回路等の信号処理回路は、この
発明と直接関係がないので同図では省略されている。

ここで、上記走査線駆動回路ＧＤＬ及びＧＤＲによる走
査線電極の駆動動作を説明する前に、上記液晶表示パネ
ルＬＣＤおける各画素Ｐｘの構成を第５図及び第６図を
参照して説明する。

第５図には、１つの画素ＰＸの一実施例の平面図が示さ
れ、第６図にはそのＡ−Ｂ断面図が示されている。

同図において、５ＵＢ２は１．１１程度の厚さを有する
ガラス基板であり、Ｇｉはクロム（Ｃｒ）等からなるゲ
ート電極である。このゲート電極は前記液晶表示パネル
ＬＣＤの走査線電極と一体的に構成される。ＡＳは非結
晶シリコンであり、ゲート電極Ｇｆやガラス基［５ＵＢ
ｌとの間には、電界効果トランジスタ（ＴＰＴ）のゲー
ト絶縁膜として作用する膜ＧＴが形成されている。信号
線電極Ｄｊと一体的に形成されるＳＤＩと、ＳＤ２は上
記ＴＰＴを構成する一対のソース・ドレイン電極であり
、シリコン膜ＡＳ上に間隔をもって、かつ上記ゲート電
極Ｇｉがそれらをまたぐように形成される。ここで、一
対のソース・ドレイン電極ＳＤ１．ＳＤ２は、回路のバ
イアス極性がかわると動作上のソース、ドレインが逆転
するので、言い換えるならば、通常のＦＥＴと同様に双
方向性の信号伝達特性を持つので、両方（ＳＤＩ、５Ｄ
２）ともソース・ドレイン電極と呼ぶこととする。上記
ソース・ドレインｔｉｓＤ１．ＳＤ２は、下側からＮ”
　　（ドナー不純物濃度の高い）非結晶シリコン（Ｓｉ
）、クロム（Ｃｒ）及びアルミニュウム（Ａｔ）の３Ｎ
構造とされる。Ｎ”−３ｉ電極層は非結晶シリコン（Ｓ
ｔ）との接触抵抗値を下げ、クロム（Ｃｒ）′ｇ１極層
は、アルミニウム（ＡＩ）電極層が非結晶シリコン（Ｓ
ｔ）と反応するのを防ぐために設けられる。ＰＳＶは、
保護膜であり、ＴＰＴを湿気等から保護し、透明性が高
く耐湿気性のよいＳｉＯ□膜やＳｔｚＮｍ膜により形成
される。

１０Ｔはソース・ドレイン電極ＳＤ２に接続された透明
導電膜であり、液晶画素ｐｘの一方の電極として作用す
る。他方のソース・ドレインＳＤＩは、上述のように信
号線電極Ｄ１と一体的に形成されるものである。

ＬＳは外部光がＴＰＴの心臓部であるゲート６Ｎ域に照
射されてしまうことを防ぐための遮光膜であり、例えば
クロム（Ｃｒ）材等により形成される。上記ＴＰＴはソ
ース電極に対し°Ｃゲート電極を正の電圧によりバイア
スすることによってオン状態（ソースとドレイン間の抵
抗値が小さくなる）なり、ゲート電極に供給されるバイ
アスを零に近くすることによってオフ状態（ソースとド
レイン間の抵抗値が大きくなる）になるという伝達特性
を持つ。

液晶ＬＣは上下のガラス基板５ＵＢＩと５ＵＢ２間に封
入され、液晶分子の向きは上下の配向膜０ＲＩ２及び０
Ｒ１１により決められる。ＰＳＶ２はアクリル系の樹脂
で形成された保護膜である。

カラー表示を行う場合、カラーフィルタＦｉＬが設けら
れる。この実施例では、カラー表示を行う場合、信号線
方向に同一色のカラーフィルターが配置される。すなわ
ち、上記カラーフィルターＦＩＬは、第１図において信
号線電極Ｄ１、Ｄ２、Ｄ３・・・Ｄｎに対応した画素ｐ
ｘに対して左側から順に、例えば赤（Ｒ）、緑（Ｇ）及
び青（Ｂ）の順に操り返して配置されるという縦ストラ
イブにより構成される。上記色の順序は、例示的なもの
であり、Ｇ、Ｒ，Ｂの順序等でもかまわない。

ＴＴＯ２は上記のようにマトリックス配列された複数の
画素ＰＸの一方の電極（ピクセル電極）ＩＴＯＩに対向
する共通透明電橋である。

上記のような液晶表示パネルは、基Ｆｉ、５ＵＢＩ側と
５ＵＢ２例の積層を個別に行い、その後液晶ＬＣを封入
することによって組み立てられる。なお、上記第５図及
び第６図では省略されているが、各ＴＰＴごとに形成さ
れる遮光膜Ｌ　Ｓは、保護膜ＰＳＶ　１を貫通するスル
ーホール中に埋め込まれたクロム（Ｃｒ）等の導電材か
らなる配線により、ＴＰＴのゲート電極Ｇｉと相互に接
続される。これによって、ゲート電極Ｇｔと遮光膜ＬＳ
とは常に同一電位に保たれ、その間の電位差によって絶
縁破壊が生じなくされる。

第２図には、上記第１図に示した走査線駆動回路ＧＤＬ
、ＧＤＲの動作の一例を説明するためのタイミング図が
示されている。

インタレースモード（飛び越し走査）における第１フレ
ームの奇数フィールドＦｉｌのとき、制御信号Ｓ１がハ
イレベルになって第１の走査線駆動回路ＧＤＬが動作状
態になり、水平同期パルスに同期して奇数番目の走査線
電極Ｇ１、Ｇ３・・・Ｇ４７９の順に選択状態にする。

これによって、上記走査線電極Ｇ１、Ｇ３・・・・Ｇ４
７９に結合されたＴＰＴが順次オン状態になるため、信
号線駆動回路ＤＤから信号線ＤｉないしＤｎにパラレル
に出力されるビディオ信号ＶＤが、各画素に書き込まれ
る。すなわち、上記制御信号ＳＬがハイレベルの期間ａ
は、上記走査線電極Ｇ１ないしＧ４７９に対応した奇数
列画素ＰＸＬに、例えば正極性のビディオ信号の書き込
みＷ（＋）が行われる。このとき、第２の走査線駆動回
路ＧＤＲは、ｆｌｉｌＪ？ｉｌｌ信号Ｓ２がロウレベル
にされるため、非動作状態に置かれる。したがって、偶
数番目の走査線電極Ｇ２、Ｇ４・・・・Ｇ４８０に対応
した偶数列画素ＰＸＲには、その間上記ＴＰＴがオフ状
態を維持するからその前の書き込まれた例えば負極性の
ビディオ信号の保持動作Ｈが行われている。

すなわち、偶数列画素ＰＸＲは等価的にキャパシタとし
て作用しレベル保持動作を行うものである。

上記第１フレームにおける偶数フィールドＦ２１のとき
、制御信号Ｓ２がハイレベルになって第２の走査線駆動
回路ＧＤＲが動作状態になり、水平同期パルスに同期し
て偶数番目の走査線電極Ｇ２、Ｇ４・・・Ｇ４８０の順
に選択状態にする。

これによって、上記走査線電極Ｇ２、Ｇ４・・・・Ｇ４
８０に結合されたＴＰＴが順次オン状態になるため、信
号線駆動回路ＤＤから信号線Ｄ工ないしＤｎにパラレル
に出力されるビディオ信号ＶＤが、各画素に書き込まれ
る。すなわち、上記制御信号Ｓ２がハイレベルの期間す
は、上記走査線電極Ｇ２ないしＧ４８０に対応した偶数
列画素ＰＸＲに、例えば正極性のビディオ信号の書き込
みＷ（＋）が行われる。このとき、第１の走査線駆動回
路ＧＤＬは、制御信号Ｓ１がロウレベルにされるため、
非動作状態に置かれる。したがって、奇数番目の走査線
電極Ｇ１、Ｇ３・・・・Ｇ４７９に対応した奇数列画素
ＰＸＬには、その間上記ＴＰＴがオフ状態を維持するか
らその前の書き込まれた正極性のビディオ信号の保持動
作Ｈが行われている。すなわち、各画素ＰＸＬは等価的
にキャパシタとして作用しレベル保持動作を行うもので
ある。

第２フレームの奇数フィールドＦ１２のとき、制御信号
Ｓ１がハイレベルになって第１の走査線駆動回路ＧＤＬ
が動作状態になり、水平同期パルスに同期して奇数番目
の走査線電極Ｇ１、Ｇ３・・・Ｇ４７９の順に選択状態
にする。これによって、上記走査線電極Ｇｌ、Ｇ３・・
・・Ｇ４７９に結合されたＴＰＴが順次オン状態になる
ため、信号線駆動回路ＤＤから信号線ＤＩないしＤｎに
パラレルに出力されるビデイオ信号ＶＤが、各画素に書
き込まれる。すなわち、上記制御信号Ｓ１がハイレベル
の期間は、上記走査線型ｆｆ１Ｇ１ないしＧ４７９に対
応した奇数列画素ＰＸＬに、例えば上記第１フレームの
奇数フィールドＦｉｌとは逆に、負極性のビディオ信号
の書き込みＷ（−）が行われる。これによって液晶の交
流駆動が行われる。

この実施例では、フリッカの減少を図るために、言い換
えるならば、液晶の交流化周波数を高くするため、制御
信号Ｓ２をハイレベルのままに維持して、第２の走査線
駆動回路ＧＤＲも同時に動作状態にする。これによって
水平同期パルスに同期して、上記奇数番目の走査線電極
Ｇ１、Ｇ３・・・・Ｇ４７９の選択動作と同時に偶数番
目の走査ＮＩＡ電ｆｆ１Ｇ２、Ｇ４・・・Ｇ４８０の順
に選択状態にされる。この場合、上記信号′ａ駆動回路
ＤＤからは奇数番目の走査線Ｇ１、Ｇ３・・・・Ｇ４７
９に対応した負極性の書き込みＷ　（−）ためのビディ
オ信号が供給されるため、偶数側画素ＰＸＲには負極性
の書き込みが行われろ、これによって、偶数列の画素Ｐ
ＸＲに対する交流駆動を確保することができる。

上記第２フレームの偶数フィールドＦ２２のとき、制御
信号Ｓ２が引き続き本来のハイレベルにされ、第２の走
査線駆動回路ＧＤＲが引き続き動作状態を維持して、水
平同期パルスに同期して偶数番目の走査線電極Ｇ２、Ｇ
４・・・Ｇ４８０の順に選択状態にする。これによって
、上記走査線電極Ｇ２、Ｇ４・・・・Ｇ４８０に結合さ
れたＴＰＴが順次オン状態になるため、信号線駆動回路
ＤＤから信号線ＤＩないしＤｎにパラレルに出力される
ビディオ信号ＶＤが、各画素に書き込まれる。すなわち
、上記制御信号Ｓ２がハイレベルの期間Ｃは、上記走査
線電極Ｇ２ないしＧ４８０に対応した偶数列画素ＰＸＲ
に、前記奇数フィールドＦ１２で負極性の書き込みＷ　
（−）が行われたことより、正極性のビディオ信号の書
き込みＷ（＋）が行われる。このとき、第１の走査線駆
動回路ＧＤＬは、制御信号Ｓ１がロウレベルにされるた
め、非動作状態に置かれる。したがって、奇数番目の走
査ＷＡ電極Ｇ１、Ｇ３・・・・Ｇ４７９に対応した奇数
列画素ＰＸＬには、その間上記ＴＰＴがオフ状態を維持
するからその前の書き込まれた負極性のビディオ信号の
保持動作Ｈが行われている。すなわち、前記同様に各画
素ＰＸＬは等価的にキャパシタとして作用しレベル保持
動作を行うものである。

第３フレームの奇数フィールドＦ１３のときは、前記第
１フレームの奇数フィールドＦｉｌと同様に、奇数番目
の走査線電極ＧＩＳＧ３・・・Ｇ４７９に結合されたＴ
ＰＴが順次オン状態になるため、信号線駆動回路ＤＤか
ら信号線ＤＩないしＤｎにパラレルに出力される正極性
のビデイオ信号ＶＤが各画素に書き込まれる。このとき
、第２の走査線駆動回路ＣＤＲは、制御信号Ｓ２がロウ
レベルにされるため、非動作状態に置かれる。したがっ
て、偶数番目の走査線電極Ｇ２、Ｇ４・・・・Ｇ４８０
に対応した偶数列画素ＰＸＲには、前の書き込まれた例
えば正極性のビデイオ信号の保持動作Ｈが行われている
。

上記第３フレームの偶数フィールドＦ２３のとき、制御
信号Ｓ２がハイレベルになって第２の走査線駆動回路Ｇ
ＤＲが動作状態になり、水平同期パルスに同期して偶数
番目の走査線電極Ｇ２、Ｇ４・・・Ｇ４８０の順に選択
状態にする。これによって、上記走査線電極Ｇ２、Ｇ４
・・・・Ｇ４８０に結合されたＴＰＴが順次オン状態に
なるため、信号線駆動回路ＤＤから信号線ＤＩないしＤ
ｎにパラレルに出力されるビディオ信号ＶＤが、各画素
に書き込まれる。すなわち、上記制御信号Ｓ１がハイレ
ベルの期間ｄは、上記走査線電極Ｇ２ないしＧ４８０に
対応した偶数列画素ＰＸＨに、上記偶数フィールドＦ２
２とは逆に、負極性のビディオ信号の書き込みＷ　（−
）が行われる。これによって液晶の交流駆動が行われる
。

この実施例では、フリッカの減少を図るためは、言い換
えるならば、液晶の交流化周波数を高くするため、制御
信号Ｓｌをハイレベルのままに維持して、第１の走査線
駆動回路ＧＤＬも同時に動作状態にする。これによって
水平同期パルスに同期して、上記偶数番目の走査線型ｉ
Ｇ２、Ｇ４・・・・Ｇ４８０の選択動作と同時に奇数番
目の走査線電極Ｇ１、Ｇ３・・・Ｇ４７９の順に選択状
態にされる。この場合、上記信号線駆動回路ＤＤからは
偶数番目の走査線Ｇ２、Ｇ４・・・・Ｇ４８０に対応し
た負極性の書き込みＷ　（−）ためのビディオ信号が供
給されるため、奇数例の画素ＰＸＬには負極性の書き込
みが行われる。これによって、奇数列の画素ＰＸＬに対
する交流駆動を確保することができる。

以下、同様な動作の繰り返しによって、３フレーム毎に
、１回の割合で第１と第２の走査線駆動回路が、相互に
１回づつ同時に動作状態にされるものである。これによ
って、上記奇数列と偶数列の画素ＰＸＬとＰＸＲにおけ
るビディオ信号の交流側期は、それぞれ１／１５と１／
３０の繰り返しとなり、その平均的な交流周期は約１７
２３となり、劇場映画（１／２４）と同様なコマ数を得
ることができるから、フリッカが事実上問題にならない
ように改善できる。

また、上記３フレームのうち、１回だけ奇数番列の信号
と偶数番列の信号とが相互に合成されるため、解像度を
確保することができる。すなわち、水平走査線の数を４
８０と２４０の約中間の水平解像度を確保することがで
きる。

第３図及び第４図には、上記走査線電極の同時動作によ
る水平解像度の低下を防止する選択方法の一実施例を示
すタイミング図が示されている。

なお、同図において、ビディオ信号ＶＤはシリアル入力
信号ＳＩＮとパラレル出力信号ＰＯＵＴが示されている
。パラレル出力信号ＰＯＵＴは、シリアル入力信号ＳＩ
Ｎに対して１水平走査信号分だけ遅れて出力される。

第３図のａで示した動作タイミングは、上記第２図に示
した第１フレームの奇数フィールドＦ１１に対応してい
る。すなわち、第１の走査線駆動回路ＧＤＬは、奇数フ
ィールドにおける水平走査期間Ｈ１ないしＨ２４０に同
期して、水平走査線Ｇ１ないしＧ４７９を選択状態にす
る。このとき、第２の走査線駆動回路ＧＤＲは、非動作
状態に置かれる。

第３図のＣで示した動作タイミングは、上記第２図に示
した第２フレームの奇数フィールドＦ１２に対応してい
る。すなわち、第１の走査線駆動回路ＧＤＬは、奇数フ
ィールドにおける水平走査期間Ｈ１ないしＨ２４０に同
期して、走査線電極ＧｌないしＧ４７９を選択状態にす
る。このとき、第２の走査線駆動回路ＧＤＲも動作状態
になり、上記水平走査期間Ｈ１ないしＨ２４０に同期し
て走査線電極Ｇ２ないしＧ４８０を選択状態にする。

すなわち、このときには、上記水平走査期間Ｈ１ナイシ
Ｈ２４０ニＩａＪ％ＪＬテ、走査ＷＡ′ｇｉ極Ｇ　１　
トＧ２、Ｇ３とＧ４・・・・Ｇ４７９とＧ４８０の組み
合わせで同時選択される。この場合には、奇数番目の走
査線電極に対応して配列される画素に書き込まれるべき
データが、１つ下に配置される偶数番目の足金線電極に
対応した画素にも書き込まれる。

第２図に示した第３フレームの偶数フィールドＦ２３に
おいて行われる同時選択される走査線電極の組み合わせ
を、上記と同じくすると３フレームに２回の割合で実質
的な垂直方向の解像度が２４０に低下してしまう、そこ
で、第４図に示すように、上記第３フレームの偶数フィ
ールドＦ２３の期間ｄでは、１水平期間だけ速いタイミ
ングで走査線電極Ｇｌを動作状態にする。言い換えるな
らば、走査線駆動回路ＧＤＬのシフト動作を１ビット分
（１水平走査期間）だけ早（行わせる。すなわち、偶数
フィールドにおける水平走査期間Ｈ２６３に同期して、
走査線電極Ｇ１を選択状態にする。これによって、偶数
フィールドにおいては、水平走査期間Ｈ２６４に同期し
て走査線駆動回路ＧＤＲが最初の走査線電極Ｇ２を選択
状態にするとき、これと同時に選択状態にされる奇数番
目の走査線電極はＧ３となる。このような走査方法によ
って、偶数フィールドにおける同時選択される走査線電
極の組み合わせは、Ｇ２とＧ３、Ｇ４とＧ５・・・Ｇ４
７８とＧ４７９のように、上記第３図の場合と組み合わ
せが異なるようにされる。

なお、この偶数フィールドで最後には走査線電極０４８
０のみが選択状態にされる。

なお、第４図にｂで示した動作タイミングは、上記第２
図に示した第１フレームの偶数フィールドＦ２１に対応
している。すなわち、第２の走査線駆動回路ＧＤＲは、
偶数フィールドにおける水平走査期間Ｈ２６４ないしＨ
３Ｏ３に同期して、水平走査線Ｇ２ないしＧ４８０を選
択状態にする。

このとき、第１の走査線駆動回路ＧＤＬは、非動作状態
に置かれるものである。これによって、上記同時選択に
よる信号の混合は、走査線電極ＧｌないしＧ３に着目す
るとＧ１とＧ２及びＧ２とＧ３の間で交互に行われるた
め、−律に固定の組み合わせによって同時選択する場合
に比べて、垂直方向の解像度の低下を防止することがで
きるものである。

なお、カラー信号を表示する場合、前記のように信号線
方向に同一色が配置されるため、上記のように走査線の
同時選択を行っても、異なる色が合成されてしまうこと
はない。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、（１）アクティブマトリックス構成の液晶表示パネルの
隣接する奇数番目の走査線電極と偶数番目の走査線電極
とを相互に３フレームに１回の割合で相互に同時選択さ
せることにより、３フレームのうちエフレーム分が完全
インターレスにより行われるため高解像度が得られると
ともに、３フレームに１回づつ相互に行われる奇数番目
と偶数番目の走査電極の同時選択による書き込みによっ
て液晶画素に対する交流化信号の周期を短くできるから
フリッカの改善を図ることができるという効果が得られ
る。

（２）上記走査線電極の同時選択動作において偶数フィ
ールドと奇数フィールドとでその組み合わせを異ならせ
ることによって、同時選択による垂直解像度の低下を少
なくすることができる。これによって、上記完全インク
レースによる水平走査と相俟っていっそうの解像度の改
善を図ることができるという効果が得られる。

（３）縦ストライブのカラーフィルタを採用することに
よって、上記（１）及び（２）により解像度及びフリフ
カを改善したカラー映像を得ることができるという効果
が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更が
可能であることはいうまでもない。例えば、上記奇数番
目の走査線電極と偶数番目の走査線電極を同時に相互に
選択状態にする割合は、上記３フレームの他、４フレー
ムや６フレーム等のように種々の実施形態を探ることが
できる。このようにフレーム数を増加させれば、フリフ
カが多少増加する反面、その分完全インタレースによる
書き込み回数が増加するため解像度を高くすることがで
きる。

また、アクティブマトリックス構成の液晶表示パネルや
、その駆動回路の具体的構成は、種々の実施例形態を採
ることができるものである。

この発明は、アクティブマトリックス構成の液晶表示パ
ネルを用いた液晶ディスプレイ装置に広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、アクティブマトリックス構成の液晶表示パ
ネルの隣接する奇数番目の走査線電極と偶数番目の走査
線電極とを相互に３フレームに１回の割合で相互に同時
選択させることにより、３フレームのうち１フレ一ム分
が完全インターレスにより行われるため高解像度が得ら
れるとともに、３フレームに１回づつ相互に行われる奇
数番目と偶数番目の走査電極の同時選択による書き込み
によって液晶画素に対する交流化信号の周期を短くでき
るからフリッカの改善を図ることができる。

【図面の簡単な説明】

第１図は、この発明に係る液晶ディスプレイ装置の要部
一実施例を示すブロック図、第２図は、その各フレーム毎における走査電極の選択動
作の一実施例を説明するためのタイミング図、第３図は、奇数フィールドでの走査線電極の選択動作の
一例を説明するためのタイミング図、第４図は、偶数フ
ィールドでの走査線電極の選択動作の一例を説明するた
めのタイミング図、第５図は、液晶画素の一実施例を示
す平面図、第６図は、そのＡ−Ｂ断面図である。ＬＣＤ・・液晶表示パネル、ＰＸ・・画素、ＧＤＬ、Ｇ
ＤＲ・・走査線駆動回路、ＤＤ　（Ｓ／Ｐ）・・信号線
駆動回路、ＴＧ・・タイミング制御回路、Ｇ１−０４８
０・・走査線電極、Ｄ１〜Ｄｎ＝信号線電極、５ＵＢＩ
、５ＵＢ２−　・ガラス基板、ＡＳ・・非結晶シリコン
、ＳＤＩ、ＳＤ２・・ソース・ドレイン、ＰＳ■１・・
保護膜、ＩＴＯＩ・・透明電極膜、ＬＳ・・遮光膜、Ｌ
Ｃ・・液晶、０ＲＩ１．０ＲＩ２・・配向膜、ＰＳ■２
・・保護膜、ＦＩＬ・・カラーフィルタ、■ＴＯ２・・
共通電極代理人弁理士　小川　勝馬・／″゛　・第　１　図第２図第３図第４図

Claims

【特許請求の範囲】１、走査線電極にスイッチ素子の制御端子が接続され、
信号線電極に上記スイッチ素子を介して画素を構成する
一方の電極が接続されてなるアクティブマトリックス構
成の液晶表示パネルと、上記走査線電極のうち奇数番目
の走査線電極を順次駆動する第１の走査線駆動回路と、
偶数番目の走査線電極を順次駆動する第２の走査線駆動
回路とを含み、複数フレームに１回の割合で相互に他方
の走査線駆動回路を同時動作させることを特徴とする液
晶ディスプレイ装置。２、上記複数フレームは３フレームであり、第１と第２
の走査線駆動回路における相互の同時動作期間において
同時に選択状態にされる走査線電極の組み合わせは相互
に異なるようにされるものであることを特徴とする特許
請求の範囲第１項記載の液晶ディスプレイ装置。