JPS63271911A - 積層電子部品の製造方法 - Google Patents
積層電子部品の製造方法Info
- Publication number
- JPS63271911A JPS63271911A JP10555587A JP10555587A JPS63271911A JP S63271911 A JPS63271911 A JP S63271911A JP 10555587 A JP10555587 A JP 10555587A JP 10555587 A JP10555587 A JP 10555587A JP S63271911 A JPS63271911 A JP S63271911A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- laminated structure
- electronic component
- conductor
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 238000003475 lamination Methods 0.000 claims abstract description 7
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 5
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000000696 magnetic material Substances 0.000 abstract description 5
- 239000012141 concentrate Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積層インダクタや積層コンデンサなどの積層
電子部品の製造方法にかかるもので、特に印刷等により
多層の積層電子部品を複数個形成し、これらを個々の素
子に分割する積層電子部品の製造方法に関するものであ
る。
電子部品の製造方法にかかるもので、特に印刷等により
多層の積層電子部品を複数個形成し、これらを個々の素
子に分割する積層電子部品の製造方法に関するものであ
る。
電子部品においても小型化、薄形化の要求に伴って、従
来は固体化に限界があるとされていたインダクタンス素
子の分野においても、積層インダクタが用いられるよう
になっている。これは、磁性体セラミックペーストと導
体ペーストを交互に印刷しながら、連続して周回する導
体パターンを形成したものである。印刷、乾燥の工程を
繰り返した後に各々の素子に分割している。積層インダ
クタに限らず、積層コンデンサや積層複合部品において
も、同様な工程を経て各々の素子を得ている。
来は固体化に限界があるとされていたインダクタンス素
子の分野においても、積層インダクタが用いられるよう
になっている。これは、磁性体セラミックペーストと導
体ペーストを交互に印刷しながら、連続して周回する導
体パターンを形成したものである。印刷、乾燥の工程を
繰り返した後に各々の素子に分割している。積層インダ
クタに限らず、積層コンデンサや積層複合部品において
も、同様な工程を経て各々の素子を得ている。
上記のような印刷積層電子部品において、多層の印刷を
行う場合に、積層体に反りやクラックが発生し易い、こ
れは、積層を行って行くうちに応力が発生するためであ
り、製造上の歩留の面で大きな問題となっている。
行う場合に、積層体に反りやクラックが発生し易い、こ
れは、積層を行って行くうちに応力が発生するためであ
り、製造上の歩留の面で大きな問題となっている。
本発明は、上記のような問題点を解決して、積層体の反
りやクランクの発生を防止することを目的とする。
りやクランクの発生を防止することを目的とする。
また、それと同時に積層体の素子の分割を容易にするこ
とを目的とする。
とを目的とする。
本発明は、積層途中に−Ｈ分割ラインに沿った溝を形成
し、その上に再び積層することによって上記の目的を達
成するものである。
し、その上に再び積層することによって上記の目的を達
成するものである。
すなわち、セラミック材料と導体材料を積層してセラミ
ック層間に所定の導体層を形成する積層電子部品の製造
方法において、積層中に当該積層電子部品の分割領域と
なる部分に溝を形成し、更にその上にセラミック材料と
導体材料を積層することに特徴を有するものである。
ック層間に所定の導体層を形成する積層電子部品の製造
方法において、積層中に当該積層電子部品の分割領域と
なる部分に溝を形成し、更にその上にセラミック材料と
導体材料を積層することに特徴を有するものである。
これによって、応力を分割ライン上に集中させて、その
部分に微小なブレイクラインを形成させることができる
。
部分に微小なブレイクラインを形成させることができる
。
以下、図面を参照して、本発明の実施例について説明す
る。
る。
第１図は、本発明によって積層インダクタを製造する例
を示す斜視図である。積層インダクタはフェライト等の
磁性体のペーストとＡｇ−Ｐｄ合金の導体ペーストを交
互に印刷し、乾燥させて積層体としている。一枚の基板
内に複数の素子を形成し、積層が完了した後に分割して
各々の素子とする。
を示す斜視図である。積層インダクタはフェライト等の
磁性体のペーストとＡｇ−Ｐｄ合金の導体ペーストを交
互に印刷し、乾燥させて積層体としている。一枚の基板
内に複数の素子を形成し、積層が完了した後に分割して
各々の素子とする。
積層体１０は、積層インダクタの印刷積層の途中の段階
を示している。磁性体層１１上に導体パターン１２の一
部が露出した状態を示している。この上に更に磁性体と
導体を印刷積層するが、この段階で磁性体Ｆｉｌｌに溝
１３を形成しておく。溝１３は、素子の分割ラインに沿
って形成してお（。したがって、通常は直角に交差する
格子状に形成される。
を示している。磁性体層１１上に導体パターン１２の一
部が露出した状態を示している。この上に更に磁性体と
導体を印刷積層するが、この段階で磁性体Ｆｉｌｌに溝
１３を形成しておく。溝１３は、素子の分割ラインに沿
って形成してお（。したがって、通常は直角に交差する
格子状に形成される。
この例では、積層体１０が１．０〜１．３ｍｍとなった
段階で、幅を０．０５Ｊ、２ｍｍとし、深さを０．５ｍ
ｍとして溝１３を形成した。なお、溝の形は第３図に示
したように、テーパーを形成しておくと、応力緩和の面
でより大きな効果がある。
段階で、幅を０．０５Ｊ、２ｍｍとし、深さを０．５ｍ
ｍとして溝１３を形成した。なお、溝の形は第３図に示
したように、テーパーを形成しておくと、応力緩和の面
でより大きな効果がある。
上記のようにして、分割ラインに沿った溝を形成した積
層体１０上に磁性体と導体を更に印刷して、第２図に示
したような積層体２０を得た。これは、磁性体層内に周
回する導体パターンが形成された積層インダクタとなっ
ている。
層体１０上に磁性体と導体を更に印刷して、第２図に示
したような積層体２０を得た。これは、磁性体層内に周
回する導体パターンが形成された積層インダクタとなっ
ている。
この積層体２０を観察すると、前記の溝の部分に微細な
りラック２４が発生している。これは、溝の中心線に沿
って発生しており、積層体２０の表面にまで達している
。この微細なりランク２４は、印刷積層された積層体２
０内に生じた応力がこの部分に集中するために発生した
ものと考えられる。この部分に応力が集中するために、
導体パターンが形成される部分などでは応力が緩和され
て、素子部分でのクランクの発生がなくなっていた。
りラック２４が発生している。これは、溝の中心線に沿
って発生しており、積層体２０の表面にまで達している
。この微細なりランク２４は、印刷積層された積層体２
０内に生じた応力がこの部分に集中するために発生した
ものと考えられる。この部分に応力が集中するために、
導体パターンが形成される部分などでは応力が緩和され
て、素子部分でのクランクの発生がなくなっていた。
上記の微細なりランク２４は素子のプレイクラインと一
致しているので、これをスクライプに利用することがで
きる。したがって、別に溝を形成する必要もなく、容易
にチップに分割することができる。
致しているので、これをスクライプに利用することがで
きる。したがって、別に溝を形成する必要もなく、容易
にチップに分割することができる。
なお、特に厚みの大きい積層体においては、溝を二回以
上形成するようにしても良い。溝の形成は通常用いるダ
イシング、スクライビング用の装置によって行うことが
できる。
上形成するようにしても良い。溝の形成は通常用いるダ
イシング、スクライビング用の装置によって行うことが
できる。
上記の説明は、印刷法による積層インダクタの例に付い
て行ったが、積層コンデンサ、積層ＬＣ複合部品などの
積層部品全般に利用できることば言うまでもない。また
、印刷に限らず、蒸着やそれらの組み合わせによって積
層体を形成する際にも利用できる。
て行ったが、積層コンデンサ、積層ＬＣ複合部品などの
積層部品全般に利用できることば言うまでもない。また
、印刷に限らず、蒸着やそれらの組み合わせによって積
層体を形成する際にも利用できる。
本発明によれば、積層体における応力の緩和が可能であ
り、製造上の歩留の向上だけでなく、素子の特性、信頬
性も向上させることができる。
り、製造上の歩留の向上だけでなく、素子の特性、信頬
性も向上させることができる。
また、素子の分割が容易になるので、製造工数やコスト
の面でも有利である。
の面でも有利である。
図面はいずれも本発明の実施例を示し、第１図は溝を形
成した状態を示した斜視図、第２図は印刷積層が完了し
た状態を示す斜視図、第３図は溝の形状を示す部分正面
断面図である。 １０、２０・・・・積層体 １３、３３・・・・溝
成した状態を示した斜視図、第２図は印刷積層が完了し
た状態を示す斜視図、第３図は溝の形状を示す部分正面
断面図である。 １０、２０・・・・積層体 １３、３３・・・・溝
Claims (1)
- セラミック材料と導体材料を積層してセラミック層間に
所定の導体層を形成する積層電子部品の製造方法におい
て、積層中に該積層電子部品の分割領域となる部分に溝
を形成し、更にその上にセラミック材料と導体材料を積
層することを特徴とする積層電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10555587A JPS63271911A (ja) | 1987-04-28 | 1987-04-28 | 積層電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10555587A JPS63271911A (ja) | 1987-04-28 | 1987-04-28 | 積層電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63271911A true JPS63271911A (ja) | 1988-11-09 |
Family
ID=14410804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10555587A Pending JPS63271911A (ja) | 1987-04-28 | 1987-04-28 | 積層電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63271911A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198460A (ja) * | 1992-01-21 | 1993-08-06 | Tdk Corp | 表面実装部品の製造方法 |
| EP0555994A1 (en) * | 1992-02-14 | 1993-08-18 | AT&T Corp. | Method of making magnetic cores |
| JPH06283335A (ja) * | 1993-03-26 | 1994-10-07 | Matsushita Electric Ind Co Ltd | チップインダクタ及びその製造方法 |
| US6217990B1 (en) | 1997-05-07 | 2001-04-17 | Denso Corporation | Multilayer circuit board having no local warp on mounting surface thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154211A (ja) * | 1982-03-09 | 1983-09-13 | 東信プロダクツ株式会社 | 角形チツプ部品の製造方法 |
-
1987
- 1987-04-28 JP JP10555587A patent/JPS63271911A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154211A (ja) * | 1982-03-09 | 1983-09-13 | 東信プロダクツ株式会社 | 角形チツプ部品の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198460A (ja) * | 1992-01-21 | 1993-08-06 | Tdk Corp | 表面実装部品の製造方法 |
| EP0555994A1 (en) * | 1992-02-14 | 1993-08-18 | AT&T Corp. | Method of making magnetic cores |
| JPH06283335A (ja) * | 1993-03-26 | 1994-10-07 | Matsushita Electric Ind Co Ltd | チップインダクタ及びその製造方法 |
| US6217990B1 (en) | 1997-05-07 | 2001-04-17 | Denso Corporation | Multilayer circuit board having no local warp on mounting surface thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5197170A (en) | Method of producing an LC composite part and an LC network part | |
| US6189200B1 (en) | Method for producing multi-layered chip inductor | |
| US7394646B2 (en) | Laminated ceramic electronic component | |
| JP6863458B2 (ja) | 積層型電子部品 | |
| JP5921074B2 (ja) | 積層基板の製造方法 | |
| JP3502988B2 (ja) | 多端子型の積層セラミック電子部品 | |
| JPH0750488A (ja) | 積層電子部品、その製造方法およびその特性測定方法 | |
| JP2008091400A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JPH1167554A (ja) | 積層型コイル部品及びその製造方法 | |
| JP4099756B2 (ja) | 積層基板 | |
| JPS63271911A (ja) | 積層電子部品の製造方法 | |
| JP2000173835A (ja) | 積層電子部品及びその製造方法 | |
| JP2001251024A (ja) | 多層集合基板および多層セラミック部品の製造方法 | |
| JP2007035715A (ja) | 積層電子部品の製造方法 | |
| JP5935506B2 (ja) | 積層基板およびその製造方法 | |
| JPH03178112A (ja) | 複合チップ部品 | |
| JP4374880B2 (ja) | 積層コイル及びその製造方法 | |
| JP2946261B2 (ja) | 積層電子部品の製造方法 | |
| JP2005032807A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3070375B2 (ja) | 電子部品の製造方法 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP5262272B2 (ja) | 電子部品 | |
| KR20070017064A (ko) | 적층 콘덴서의 제조 방법 및 적층 콘덴서 | |
| JPH05308019A (ja) | 複合電子部品 | |
| JPH01257397A (ja) | 金属プリント基板 |