JPS63268084A - Ｉｃカ−ドインタ−フエイス回路 - Google Patents
Ｉｃカ−ドインタ−フエイス回路Info
- Publication number
- JPS63268084A JPS63268084A JP62102902A JP10290287A JPS63268084A JP S63268084 A JPS63268084 A JP S63268084A JP 62102902 A JP62102902 A JP 62102902A JP 10290287 A JP10290287 A JP 10290287A JP S63268084 A JPS63268084 A JP S63268084A
- Authority
- JP
- Japan
- Prior art keywords
- card
- power supply
- signal
- transistor
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 7
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 2
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［従来の技術］
この発明はＩＣカードインターフェイス回路に関し、特
に、ＩＣカードに電源を供給するための電源供給部とＩ
Ｃカードに信号を供給するための信号供給部とを備えた
ようなＩＣカードインターフェイス回路に関する。
に、ＩＣカードに電源を供給するための電源供給部とＩ
Ｃカードに信号を供給するための信号供給部とを備えた
ようなＩＣカードインターフェイス回路に関する。
［従来の技術］
第４図は従来のＩＣインターフェイス回路の概略ブロッ
ク図である。まず、第４図を参照して、従来のＩＣイン
ターフェイス回路の構成について説明する。コントロー
ル回路１はたとえばマイクロコンピュータなどによって
構成され、ＩＣカード４にデータを書込んだりあるいは
ＩＣカードからデータを読出すときに、コントロール信
号を電源ドライブ回路２に与える。電源ドライブ回路２
はそのコントロール信号に応じて、ＩＣカード４に電源
ＶＣＣ１を与えるとともに、ドライバ３にも電源Ｖｃｃ
２を与える。ドライバ３はコントロール回路１から与え
られるリセット信号Ｒ８Ｔとクロック信号ＣＬＫ＠ＩＣ
カード４に与えるとともに、コントロール回路１から与
えられる送信データＴ×ＤをＩＣカード４に与えたり、
ＩＣカード４がら受信データＲＸＤをコントロール回路
１に与えるための機能を果たす。
ク図である。まず、第４図を参照して、従来のＩＣイン
ターフェイス回路の構成について説明する。コントロー
ル回路１はたとえばマイクロコンピュータなどによって
構成され、ＩＣカード４にデータを書込んだりあるいは
ＩＣカードからデータを読出すときに、コントロール信
号を電源ドライブ回路２に与える。電源ドライブ回路２
はそのコントロール信号に応じて、ＩＣカード４に電源
ＶＣＣ１を与えるとともに、ドライバ３にも電源Ｖｃｃ
２を与える。ドライバ３はコントロール回路１から与え
られるリセット信号Ｒ８Ｔとクロック信号ＣＬＫ＠ＩＣ
カード４に与えるとともに、コントロール回路１から与
えられる送信データＴ×ＤをＩＣカード４に与えたり、
ＩＣカード４がら受信データＲＸＤをコントロール回路
１に与えるための機能を果たす。
第５図は第４図に示したＩＣカードインターフエイズ回
路の動作を説明するためのタイミング図である。
路の動作を説明するためのタイミング図である。
次に、第４図および第５図を参照して、従来のＩＣカー
ドインターフェイス回路における動作について説明する
。コントロール回路１から第５図＜ａ ＞に示すような
コントロール信号が電源ドライブ回路２に与えられると
、電源ドライブ回路２は第５図（ｂ）に示すようなＩＣ
Ｃカード電電８！Ｖｃｃ１ＩＣカード４に与えるととも
に、第５図（Ｃ）に示すようなドライバ用電源Ｖｃｃ２
をドライバ３に与える。
ドインターフェイス回路における動作について説明する
。コントロール回路１から第５図＜ａ ＞に示すような
コントロール信号が電源ドライブ回路２に与えられると
、電源ドライブ回路２は第５図（ｂ）に示すようなＩＣ
Ｃカード電電８！Ｖｃｃ１ＩＣカード４に与えるととも
に、第５図（Ｃ）に示すようなドライバ用電源Ｖｃｃ２
をドライバ３に与える。
ところが、ドライバ用型ａＶｃｃ２はドライバ３に直接
与えられるのに対して、ＩＣカード４は接点や配線材な
どを介してＩＣカード用電ＩＶｃｃ１が与えられるため
、ＩＣカード４の内部でのＩＣカード用電電源ＣＣ１は
ドライバ用電源Ｖｃｃ２に比べて立ち上がりが遅れてし
まう。ドライバ３はドライバ用電源Ｖｃｃ２が与えられ
ると、直ちにコントロール回路１からの第５図（ｄ ）
に示すようなりロック信号ＣＬＫ、第５図（ｅ）に示す
ようなリセット信号Ｒ３Ｔおよび第５図（ｆ ）に示す
ような送信データＴｘＤなどをＩＣカード４に与える。
与えられるのに対して、ＩＣカード４は接点や配線材な
どを介してＩＣカード用電ＩＶｃｃ１が与えられるため
、ＩＣカード４の内部でのＩＣカード用電電源ＣＣ１は
ドライバ用電源Ｖｃｃ２に比べて立ち上がりが遅れてし
まう。ドライバ３はドライバ用電源Ｖｃｃ２が与えられ
ると、直ちにコントロール回路１からの第５図（ｄ ）
に示すようなりロック信号ＣＬＫ、第５図（ｅ）に示す
ようなリセット信号Ｒ３Ｔおよび第５図（ｆ ）に示す
ような送信データＴｘＤなどをＩＣカード４に与える。
［発明が解決しようとする問題点］
上述のごとく、コントロール回路１からコントロール信
号が出力されても、ＩＣカード４の電源Ｖｃｃ１が立ち
上がる以前にクロック信号ＣＬＫ。
号が出力されても、ＩＣカード４の電源Ｖｃｃ１が立ち
上がる以前にクロック信号ＣＬＫ。
リセット信号Ｒ３Ｔ、送信データＴｘＤがＩＣカード４
に入力されるため、ＩＣカード４がラッチアップを起こ
してしまい、Ｃ−ＭＯＳで構成されるＩＣカード４が破
壊されるおそれがある。
に入力されるため、ＩＣカード４がラッチアップを起こ
してしまい、Ｃ−ＭＯＳで構成されるＩＣカード４が破
壊されるおそれがある。
これは電源を′ａ断するときにも生じる。すなわち、コ
ントロール信号が立ち下がっても、ＩＣカード用電源Ｖ
ｃｃ１は直ちに立ち下がるが、ドライバ用電源Ｖｃｃ２
は第５図（Ｃ）に示すようにコントロール信号の立ち下
がりに比べて一定時間遅延する。このため、ＩＣカード
４に供給されていた電源が遮断されてもクロック信号Ｃ
ＬＫ、リセット信号Ｒ８Ｔ、送信データＴｘＤまたは受
信データＲｘＤが□与えられることになり、ＩＣカード
４がラッチアップを起こしてしまうおそれがあった。
ントロール信号が立ち下がっても、ＩＣカード用電源Ｖ
ｃｃ１は直ちに立ち下がるが、ドライバ用電源Ｖｃｃ２
は第５図（Ｃ）に示すようにコントロール信号の立ち下
がりに比べて一定時間遅延する。このため、ＩＣカード
４に供給されていた電源が遮断されてもクロック信号Ｃ
ＬＫ、リセット信号Ｒ８Ｔ、送信データＴｘＤまたは受
信データＲｘＤが□与えられることになり、ＩＣカード
４がラッチアップを起こしてしまうおそれがあった。
それゆえに、この発明の主たる目的は、ＩＣカードのラ
ッチアップを防止できるようなＩＣカードインターフェ
イス回路を提供することである。
ッチアップを防止できるようなＩＣカードインターフェ
イス回路を提供することである。
ｒ問題点を解決するための手段］
この発明はＩＣカードに電源を供給するための電源供給
部とＩＣカードに信号を供給するための信号供給部とを
含むＩＣカードインターフェイス回路であって、電源投
入時にはＩＣカードに電源を供給した後、信号供給部に
電源を供給し、電源遮断時には信号供給部への電源供給
を遮断した後、ＩＣカードへの電源供給を遮断するよう
に制御する電源制御回路を備えて構成される。
部とＩＣカードに信号を供給するための信号供給部とを
含むＩＣカードインターフェイス回路であって、電源投
入時にはＩＣカードに電源を供給した後、信号供給部に
電源を供給し、電源遮断時には信号供給部への電源供給
を遮断した後、ＩＣカードへの電源供給を遮断するよう
に制御する電源制御回路を備えて構成される。
［作用］
この発明に係るＩＣカードインターフェイス回路は、電
源投入時には、ＩＣカードに電源が供給された後信号供
給部に電源が供給されるので、ＩＣカードに電源が供給
される以前にクロック信号やリセット信号などが入力さ
れるおそれがなく、また電源遮断時には信号供給部への
電源供給を遮断した後、ＩＣカードへの電源供給を遮断
するようにしたので、ＩＣカードへの電源が遮断された
後にクロック信号やリセット信号などが入力されるおそ
れがなく、ＩＣカードのラッチアップを防止できる。
源投入時には、ＩＣカードに電源が供給された後信号供
給部に電源が供給されるので、ＩＣカードに電源が供給
される以前にクロック信号やリセット信号などが入力さ
れるおそれがなく、また電源遮断時には信号供給部への
電源供給を遮断した後、ＩＣカードへの電源供給を遮断
するようにしたので、ＩＣカードへの電源が遮断された
後にクロック信号やリセット信号などが入力されるおそ
れがなく、ＩＣカードのラッチアップを防止できる。
［発明の実施例］
第１図はこの発明の一実施例の概略ブロック図であり、
第２図は第１図に示した各部のタイミング図である。
第２図は第１図に示した各部のタイミング図である。
コントロール回路１０は２つのコントロール信号１と２
を出力する。コントロール信号１はＩＣカード４にＩＣ
カード用電源Ｖｃｃ１を供給するタイミングを規定する
ものであり、コントロール信号２はドライバ３にドライ
バ用電源ＶＣＣ２を供給するタイミングを規定するもの
である。コントロール信号２は第２図（Ｃ）に示すよう
に、第２図（ａ ）に示したコントロール信号１に比べ
て、その立ち上がりが所定の時間遅れ、その立ち下がり
が所定の時間だけ速くなっている。
を出力する。コントロール信号１はＩＣカード４にＩＣ
カード用電源Ｖｃｃ１を供給するタイミングを規定する
ものであり、コントロール信号２はドライバ３にドライ
バ用電源ＶＣＣ２を供給するタイミングを規定するもの
である。コントロール信号２は第２図（Ｃ）に示すよう
に、第２図（ａ ）に示したコントロール信号１に比べ
て、その立ち上がりが所定の時間遅れ、その立ち下がり
が所定の時間だけ速くなっている。
コントロール信号１は電源ドライブ回路２に与えられる
。電源ドライブ回路２はコントロール信号１が与えられ
たことに応じて、第２図（ｂ）に示すＩＣカード用電源
Ｖｃｃ１をＩＣカード４に与える。また、コントロール
信号２は電源ドライブ回路５に与えられる。この電源ド
ライブ回路５には電源ドライブ回路２から■Ｃカード用
電源Ｖｃｃ１が与えられている。したがって、電源ドラ
イブ回路５は第２図（ｄ）に示すようなドライバ用電源
ｖＣＣ２をドライバ３に与える。
。電源ドライブ回路２はコントロール信号１が与えられ
たことに応じて、第２図（ｂ）に示すＩＣカード用電源
Ｖｃｃ１をＩＣカード４に与える。また、コントロール
信号２は電源ドライブ回路５に与えられる。この電源ド
ライブ回路５には電源ドライブ回路２から■Ｃカード用
電源Ｖｃｃ１が与えられている。したがって、電源ドラ
イブ回路５は第２図（ｄ）に示すようなドライバ用電源
ｖＣＣ２をドライバ３に与える。
第２図（ｂ）、（ｄ）の対比から明らかなように、ドラ
イバ用電源Ｖｃｃ２はＩＣカード用電源Ｖｃｃｉが立ち
上がってから所定の時間遅れて立ら上がり、立ち下がり
時間は所定の時間だけ速くなっている。そして、ドライ
バ３はドライバ用型′ａｖｃｃ２が与えられる期間だけ
第２図（Ｑ ）に示すクロック信号ＣＬＫと、第２図（
Ｍに示すリセット信号Ｒ３ＴとをＩＣカード４に供給す
るとともに、コントロール回路１０とＩＣカード４との
間で第２図＜ａ ）に示す送信データＴＸＤまたは受信
データＲｘＤのやりとりを行なう。
イバ用電源Ｖｃｃ２はＩＣカード用電源Ｖｃｃｉが立ち
上がってから所定の時間遅れて立ら上がり、立ち下がり
時間は所定の時間だけ速くなっている。そして、ドライ
バ３はドライバ用型′ａｖｃｃ２が与えられる期間だけ
第２図（Ｑ ）に示すクロック信号ＣＬＫと、第２図（
Ｍに示すリセット信号Ｒ３ＴとをＩＣカード４に供給す
るとともに、コントロール回路１０とＩＣカード４との
間で第２図＜ａ ）に示す送信データＴＸＤまたは受信
データＲｘＤのやりとりを行なう。
上述のごとく、この実施例では、ドライバ３に供給され
るドライバ用電源Ｖｃｃ２はＩＣカード用電ＩＶｃａｌ
が立ち上がってから所定の時間遅れて立ち上がり、立ち
下がりは所定の時間速くなっているため、ＩＣカード４
にＩＣカー ド用１［Ｖｃｃｌが与えられる以前にクロ
ック信号ＣＬＴやリセット信号Ｒ８Ｔや送信データＴｘ
Ｄが与えられることがないので、ラッチアップを起こす
おそれをなくすことができる。
るドライバ用電源Ｖｃｃ２はＩＣカード用電ＩＶｃａｌ
が立ち上がってから所定の時間遅れて立ち上がり、立ち
下がりは所定の時間速くなっているため、ＩＣカード４
にＩＣカー ド用１［Ｖｃｃｌが与えられる以前にクロ
ック信号ＣＬＴやリセット信号Ｒ８Ｔや送信データＴｘ
Ｄが与えられることがないので、ラッチアップを起こす
おそれをなくすことができる。
第３図は第１図に示した電源ドライブ回路とドライブの
電気回路図である。
電気回路図である。
次に、第３図を参照して、この発明の一実施例のより具
体的な構成について説明する。電源ドライブ回路２はト
ランジスタ２１ないし２３と抵抗２４ないし２６とを含
む。コントロール信号１は抵抗２４を介してトランジス
タ２１のベースに与えられ、トランジスタ２１のコレク
タは抵抗２５を介してトランジスタ２２のベースに接続
され、トランジスタ２１のエミッタは接地される。トラ
ンジスタ２２のコレクタは抵抗２６を介してトランジス
タ２３のベースに与えられ、トランシタ２２のエミッタ
は接地される。トランジスタ２３のエミッタには電源Ｖ
ｃｃが与えられる。トランジスタ２３のコレクタ出力は
ＩＣカード用電源ＶｃｃｌとしてＩＣカード４に与えら
れるとともに、電源ドライブ回路５にも与えられる。
体的な構成について説明する。電源ドライブ回路２はト
ランジスタ２１ないし２３と抵抗２４ないし２６とを含
む。コントロール信号１は抵抗２４を介してトランジス
タ２１のベースに与えられ、トランジスタ２１のコレク
タは抵抗２５を介してトランジスタ２２のベースに接続
され、トランジスタ２１のエミッタは接地される。トラ
ンジスタ２２のコレクタは抵抗２６を介してトランジス
タ２３のベースに与えられ、トランシタ２２のエミッタ
は接地される。トランジスタ２３のエミッタには電源Ｖ
ｃｃが与えられる。トランジスタ２３のコレクタ出力は
ＩＣカード用電源ＶｃｃｌとしてＩＣカード４に与えら
れるとともに、電源ドライブ回路５にも与えられる。
電源ドライブ回路５はトランジスタ５１ないし５３とＮ
ＡＮＤゲート５４と抵抗５５ないし５８を含む。コント
ロール信号２は抵抗５５を介してトランジスタ５１のベ
ースに与えられるとともに、Ｎ −Ａ Ｎ Ｄゲート５
４の一方入力端に与えられる。
ＡＮＤゲート５４と抵抗５５ないし５８を含む。コント
ロール信号２は抵抗５５を介してトランジスタ５１のベ
ースに与えられるとともに、Ｎ −Ａ Ｎ Ｄゲート５
４の一方入力端に与えられる。
トランジスタ５１のコレクタは抵抗５６を介してトラン
ジスタ５２のベースに与えられ、トランジスタ５１のエ
ミッタは接地される。トランジスタ５１のコレクタは抵
抗５６を介してトランジスタ５２のベースに接続され、
トランジスタ５２のコレクタは抵抗５７を介してトラン
ジスタ５３のベースに接続され、トランジスタ５２のエ
ミッタは接地される。
ジスタ５２のベースに与えられ、トランジスタ５１のエ
ミッタは接地される。トランジスタ５１のコレクタは抵
抗５６を介してトランジスタ５２のベースに接続され、
トランジスタ５２のコレクタは抵抗５７を介してトラン
ジスタ５３のベースに接続され、トランジスタ５２のエ
ミッタは接地される。
トランジスタ５３のエミッタにはｉＦ７澱ドウド９１フ
トランジスタ５３のコレクタはドライブ回路３に与えら
れるとともに、抵抗５８．５９を介してＮＡＮＤゲート
５４の他方入力端に与えられる。ドライバ３には前述の
第１図に示したコントロール回路１０からリセット信号
Ｒ８Ｔとクロック信号ＣＬＫと送信データＴＸＤが与え
られ′るとともに、ＩＣカード４から与えられた送信デ
ータＴｘＤがコントロール回路１０に与えられる。ドラ
イバ３の出力であるリセット信号Ｒ８ＴとりＯツク信号
ＣＬＫと受信データＲｘＤはＩＣカード４に与えられる
。
れるとともに、抵抗５８．５９を介してＮＡＮＤゲート
５４の他方入力端に与えられる。ドライバ３には前述の
第１図に示したコントロール回路１０からリセット信号
Ｒ８Ｔとクロック信号ＣＬＫと送信データＴＸＤが与え
られ′るとともに、ＩＣカード４から与えられた送信デ
ータＴｘＤがコントロール回路１０に与えられる。ドラ
イバ３の出力であるリセット信号Ｒ８ＴとりＯツク信号
ＣＬＫと受信データＲｘＤはＩＣカード４に与えられる
。
次に、第３図に示した動作を第２図に示したタイミング
図に基づいて説明する。コントロール信号１が１４ Ｈ
Ｈレベルに立ら上がると、トランジスタ２１が導通し
、トランジスタ２１のコレクタが１１ Ｌ ＩＩレベル
になる。このために、トランジスタ２２が非導通となり
、そのコレクタは“Ｈ ＩＴレベルになって、トランジ
スタ２３が導通する。それによって、電源ＶｃｃがＩＣ
カード用電電源ＣＣ１としてＩＣカード４に与えられる
とともに、電源ドライブ回路５のトランジスタ５３のエ
ミッタにも与えられる。
図に基づいて説明する。コントロール信号１が１４ Ｈ
Ｈレベルに立ら上がると、トランジスタ２１が導通し
、トランジスタ２１のコレクタが１１ Ｌ ＩＩレベル
になる。このために、トランジスタ２２が非導通となり
、そのコレクタは“Ｈ ＩＴレベルになって、トランジ
スタ２３が導通する。それによって、電源ＶｃｃがＩＣ
カード用電電源ＣＣ１としてＩＣカード４に与えられる
とともに、電源ドライブ回路５のトランジスタ５３のエ
ミッタにも与えられる。
続いて、コントロール信号２が所定の時間遅れてＨＩ＋
レベルになると、トランジスタ５１が導通し、このトラ
ンジスタ５１のコレクタが゛Ｌ°ルベルになって、トラ
ンジスタ５２が非導通になる。トランジスタ５２が非導
通になったことによって、そのコレクタが“Ｈ″レベル
なり、トランジスタ５３が導通する。トランジスタ５３
が導通したことによって、そのコレクタに与えられてい
るＩＣカード用電源■ＣＣ１はドライバ用電源■ＣＣ２
としてドライバ３に与えられるとともに、抵抗５８．５
９を介してＮＡＮＤゲート５４の他方入力端に与えられ
る。
レベルになると、トランジスタ５１が導通し、このトラ
ンジスタ５１のコレクタが゛Ｌ°ルベルになって、トラ
ンジスタ５２が非導通になる。トランジスタ５２が非導
通になったことによって、そのコレクタが“Ｈ″レベル
なり、トランジスタ５３が導通する。トランジスタ５３
が導通したことによって、そのコレクタに与えられてい
るＩＣカード用電源■ＣＣ１はドライバ用電源■ＣＣ２
としてドライバ３に与えられるとともに、抵抗５８．５
９を介してＮＡＮＤゲート５４の他方入力端に与えられ
る。
このＮＡＮＤゲート５４の一方入力端には゛Ｈ″レベル
のコントロール信号２が与えられているため、このＮＡ
ＮＤゲート５４が開かれ、ドライバ３のうちリセット信
号Ｒ８Ｔとクロック信号ＣしＫに対応するものが能動化
され、コントロール回路１０からのリセット信号Ｒ８Ｔ
とクロック信号ＣＬＫがＩＣカード４に与えられること
になる。
のコントロール信号２が与えられているため、このＮＡ
ＮＤゲート５４が開かれ、ドライバ３のうちリセット信
号Ｒ８Ｔとクロック信号ＣしＫに対応するものが能動化
され、コントロール回路１０からのリセット信号Ｒ８Ｔ
とクロック信号ＣＬＫがＩＣカード４に与えられること
になる。
コントロール信号２がコントロール信号１に先立って゛
Ｌ″レベルに立ち下がると、トランジスタ５１が非導通
になるとともに、ＮＡＮＤゲート５４が閉じられる。そ
の結果、ドライバ３のうちリセット信号Ｒ８Ｔとクロッ
ク信号ＣＬＫに対応するものが不能化され、コントロー
ル回路１０からＩＣカード４にリセット信号Ｒ８Ｔおよ
びクロック信号ＣＬＫが与えられなくなる。トランジス
タ５１が非導通になったことによって、そのコレクタが
゛Ｈ″レベルとなり、トランジスタ５２が導通する。そ
れによって、トランジスタ５３は非導通となり、ドライ
バ３にドライバ用電源ｖＣＣ２が与えられなくなる。
Ｌ″レベルに立ち下がると、トランジスタ５１が非導通
になるとともに、ＮＡＮＤゲート５４が閉じられる。そ
の結果、ドライバ３のうちリセット信号Ｒ８Ｔとクロッ
ク信号ＣＬＫに対応するものが不能化され、コントロー
ル回路１０からＩＣカード４にリセット信号Ｒ８Ｔおよ
びクロック信号ＣＬＫが与えられなくなる。トランジス
タ５１が非導通になったことによって、そのコレクタが
゛Ｈ″レベルとなり、トランジスタ５２が導通する。そ
れによって、トランジスタ５３は非導通となり、ドライ
バ３にドライバ用電源ｖＣＣ２が与えられなくなる。
このとき、コントロール信号１は“Ｈ１１レベルになっ
ているため、ＩＣカード４にはＩＣカード用電源Ｖｃｃ
１が与えられている。そして、このコントロール信号１
が“Ｌ″レベル立ち下がると、トランジスタ２１が非導
通となり、トランジスタ２２が導通して、トランジスタ
２３が非導通となり、ＩＣカード用電源ｖｃｃｉが遮断
される。
ているため、ＩＣカード４にはＩＣカード用電源Ｖｃｃ
１が与えられている。そして、このコントロール信号１
が“Ｌ″レベル立ち下がると、トランジスタ２１が非導
通となり、トランジスタ２２が導通して、トランジスタ
２３が非導通となり、ＩＣカード用電源ｖｃｃｉが遮断
される。
［発明の効果コ
以上のように、この発明によれば、電源投入時にはＩＣ
カードに電源を供給した後、信号供給部に電源を供給し
、電源遮断時には信号供給部への電源供給を遮断した後
、ＩＣカードへの電源供給を遮断するようにしたので、
ＩＣカードに電源が供給される以前にクロック信号やリ
セット信号などが与えられてＩＣカードがラッチアップ
して破損されるのを有効に防止できる。
カードに電源を供給した後、信号供給部に電源を供給し
、電源遮断時には信号供給部への電源供給を遮断した後
、ＩＣカードへの電源供給を遮断するようにしたので、
ＩＣカードに電源が供給される以前にクロック信号やリ
セット信号などが与えられてＩＣカードがラッチアップ
して破損されるのを有効に防止できる。
第１図はこの発明の一実施例の概略ブロック図である。
第２図は第１図の各部のタイミング図である。第３図は
第１図に示した電源ドライ°ブ回路とドライバの具体的
な電気回路図である。第４図は従来のＩＣインターフェ
イス回路の概略ブロック図である。第５図は第４図の各
部のタイミング図である。 図において、２．５は電源ドライブ回路、３はドライバ
、４はＩＣカード、１０はコントロール回路、２１ない
２３．５１ないし５３はトランジスタ、２４ないし２６
．５５ないし５９は抵抗、５４はＮＡＮＤゲートを示す
。 （ほか２名）−シー・ 第１図 １４゜ 第２図 第５図
第１図に示した電源ドライ°ブ回路とドライバの具体的
な電気回路図である。第４図は従来のＩＣインターフェ
イス回路の概略ブロック図である。第５図は第４図の各
部のタイミング図である。 図において、２．５は電源ドライブ回路、３はドライバ
、４はＩＣカード、１０はコントロール回路、２１ない
２３．５１ないし５３はトランジスタ、２４ないし２６
．５５ないし５９は抵抗、５４はＮＡＮＤゲートを示す
。 （ほか２名）−シー・ 第１図 １４゜ 第２図 第５図
Claims (1)
- 【特許請求の範囲】 ＩＣカードに電源を供給するための電源供給部とＩＣ
カードに信号を供給するための信号供給部とを含むＩＣ
カードインターフエイス回路において、 電源投入時には、前記ＩＣカードに電源を供給した後、
前記信号供給部に電源を供給し、電源遮断時には前記信
号供給部への電源供給を遮断した後、前記ＩＣカードへ
の電源供給を遮断するように制御する電源制御回路を備
えた、ＩＣカードインターフェイス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102902A JPS63268084A (ja) | 1987-04-24 | 1987-04-24 | Ｉｃカ−ドインタ−フエイス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62102902A JPS63268084A (ja) | 1987-04-24 | 1987-04-24 | Ｉｃカ−ドインタ−フエイス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63268084A true JPS63268084A (ja) | 1988-11-04 |
Family
ID=14339791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62102902A Pending JPS63268084A (ja) | 1987-04-24 | 1987-04-24 | Ｉｃカ−ドインタ−フエイス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63268084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192166A (ja) * | 2008-03-10 | 2008-08-21 | Fujitsu Ltd | 入出力インタフェース装置を用いたシステム |
-
1987
- 1987-04-24 JP JP62102902A patent/JPS63268084A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192166A (ja) * | 2008-03-10 | 2008-08-21 | Fujitsu Ltd | 入出力インタフェース装置を用いたシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6691201B1 (en) | Dual mode USB-PS/2 device | |
| JPH0142013B2 (ja) | ||
| JPH0689377A (ja) | 半導体記憶装置 | |
| JPS61283092A (ja) | リセツトあるいはセツト付記憶回路を有した半導体集積回路 | |
| EP0337684B1 (en) | Clock signal switching device of an IC card | |
| EP0481466A1 (en) | Computer system equipped with extended unit including power supply | |
| US5349689A (en) | Apparatus for maintaining reset on microprocessor until after electrical chattering from connection of removable memory cartridge has ceased | |
| US5572718A (en) | Mechanism for dynamically determining and distributing computer system clocks | |
| JPS63268084A (ja) | Ｉｃカ−ドインタ−フエイス回路 | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| US5333307A (en) | Circuitry and method for causing a microcontroller/microprocessor to be on-circuit emulated | |
| US5414307A (en) | Power reset circuit | |
| US6553499B1 (en) | Low power circuit for waking from a sleep mode by using a remote power-on signal | |
| JP3641375B2 (ja) | 電源電圧監視回路 | |
| JPH08106834A (ja) | スイッチ回路 | |
| US5861833A (en) | Runaway prevention in a remote controller | |
| JP3009236B2 (ja) | デバイスの活性保守方式 | |
| US5084638A (en) | Driver circuit with controlled output drive signal characteristics | |
| JPH05291932A (ja) | 電子回路 | |
| JP2848159B2 (ja) | スモールコンピュータ・システム | |
| KR880002760Y1 (ko) | 리모콘수신기의 데이타 신호 전달회로 | |
| JPH11214973A (ja) | リセット回路 | |
| JPS58129522A (ja) | マイコン装置 | |
| JP2000090043A (ja) | コンピュータの周辺機器検出方法 | |
| JPH0746298B2 (ja) | リセツト回路 |