JPS63262846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63262846A JPS63262846A JP62097945A JP9794587A JPS63262846A JP S63262846 A JPS63262846 A JP S63262846A JP 62097945 A JP62097945 A JP 62097945A JP 9794587 A JP9794587 A JP 9794587A JP S63262846 A JPS63262846 A JP S63262846A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor element
- bumps
- wiring pattern
- onto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229920005989 resin Polymers 0.000 claims abstract description 31
- 239000011347 resin Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 23
- 229920003002 synthetic resin Polymers 0.000 claims 1
- 239000000057 synthetic resin Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 7
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 235000014121 butter Nutrition 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子の接続端子と基板上に形成したパ
ターンの接合において、パターン上べの突起電極の形成
方法及びｔ！続方法に関するものである。
ターンの接合において、パターン上べの突起電極の形成
方法及びｔ！続方法に関するものである。
近年、液晶ディスプレイやＩＣカード等は一定の面積に
Ｉ Ｃ’ＰＬＳ Ｉを高密度かつ薄型に実装しなければ
ならなく、その方法としてフリップチッ、プ方式や、テ
ープキャリア方式が知られている。
Ｉ Ｃ’ＰＬＳ Ｉを高密度かつ薄型に実装しなければ
ならなく、その方法としてフリップチッ、プ方式や、テ
ープキャリア方式が知られている。
そこで上記方式では、基板又はテープ又はＩＣ側に金属
の突起電極（以下バンプ）を形成しなければならない。
の突起電極（以下バンプ）を形成しなければならない。
又接合は、共晶会合法により行なっていた。
しかしながら従来技術では、バンプを形成する工程が非
常に複雑であり、工数が多く歩留りも低いためコスト高
になるという問題点を有する。又接合は、共晶合金法に
より行なわれているため、液晶ディスプレイやＩＣカー
ドの様に複数のＩＣやＬＳＩを実装する場合、不良ＩＣ
があった時良品と交換できないため、基板全体が不良と
なりコスト高となるという問題点も存する。又パターン
のピッチが１００＝クロン以下となると現行の方式では
バンプ形成が困難である。
常に複雑であり、工数が多く歩留りも低いためコスト高
になるという問題点を有する。又接合は、共晶合金法に
より行なわれているため、液晶ディスプレイやＩＣカー
ドの様に複数のＩＣやＬＳＩを実装する場合、不良ＩＣ
があった時良品と交換できないため、基板全体が不良と
なりコスト高となるという問題点も存する。又パターン
のピッチが１００＝クロン以下となると現行の方式では
バンプ形成が困難である。
本発明は、このような問題点を解決するものでその目的
とするところは、高密度ピッチに対応でき、不良ＩＣや
ＬＳＩの交換が可能でかつ安価な半導体装置の製造方法
を提倶することである。
とするところは、高密度ピッチに対応でき、不良ＩＣや
ＬＳＩの交換が可能でかつ安価な半導体装置の製造方法
を提倶することである。
本発明の半導体装置の製造方法は、基板の配線パターン
上に導電性樹脂フィルムを置き、該樹脂フィルムを該パ
ターン上にレーザ光等により転写することによりバンプ
を形成する工程と該バンプと、半導体素子の接続端子と
の接合部を絶縁性樹脂により固定する工程とからなるこ
とを特徴とする。
上に導電性樹脂フィルムを置き、該樹脂フィルムを該パ
ターン上にレーザ光等により転写することによりバンプ
を形成する工程と該バンプと、半導体素子の接続端子と
の接合部を絶縁性樹脂により固定する工程とからなるこ
とを特徴とする。
この時の４電性樹脂フイルム厚は４０ミクロン以下で望
ましくは８〜１２ミクロンである。ここでフィルムが４
０ミクロンより厚いと転写が困難となり不適である。ま
た樹脂フィルムの材質は熱可覆性樹脂であればどれでも
良い。
ましくは８〜１２ミクロンである。ここでフィルムが４
０ミクロンより厚いと転写が困難となり不適である。ま
た樹脂フィルムの材質は熱可覆性樹脂であればどれでも
良い。
また、絶縁性樹脂は、光又は熱又はレドックス反応等に
より硬化するものであれば、どれでも良い。
より硬化するものであれば、どれでも良い。
（作用〕
本発明の上記の構成によれば基板の配線パターン上に導
電性樹脂フィルムを置き、これにレーザ等により加熱し
、フィルムを溶融させ、パターン上に転写することによ
りバンプを形成する。次にバンプ形成部分又は半導体素
子に絶縁性樹脂を塗布し、バンプと半導体素子のｔＩｉ
続端子を位置合わせして加圧し、両者間の絶縁性樹脂を
押し出し両者を密着させ硬化固定する。
電性樹脂フィルムを置き、これにレーザ等により加熱し
、フィルムを溶融させ、パターン上に転写することによ
りバンプを形成する。次にバンプ形成部分又は半導体素
子に絶縁性樹脂を塗布し、バンプと半導体素子のｔＩｉ
続端子を位置合わせして加圧し、両者間の絶縁性樹脂を
押し出し両者を密着させ硬化固定する。
以下、本発明について実施例に基づき詳細に説明する。
第１図は、本発明の実施例を工程順に示した図である。
まず１図の如（、配線パターン（２）付き基板（凰）に
Ｊ５［性樹脂フィルム（３）を載せる。この時の４ｆ！
！性樹脂フイルムの特性を第１表に示す。
Ｊ５［性樹脂フィルム（３）を載せる。この時の４ｆ！
！性樹脂フイルムの特性を第１表に示す。
ｍ１表
次に図の如くバンプを形成する部分のみにレーザ光を照
射する。この時のレーザは、発振波長が１．０６μで横
モードがガウスモードでビーム径は５０μであった。次
に０図の如く導電性樹脂フィルム（３）を７＋１ずとバ
ンプとなる部分のみに樹脂が転写される。次にｄ図の如
く半導体チップを塔載する部分に光硬化型の絶縁樹脂５
）を塗布し、０図の如く半導体素子（６）を５ｋｇ／ｃ
Ｊの圧力で圧着し、紫外線を下部より１５秒間照射し硬
化させた。
射する。この時のレーザは、発振波長が１．０６μで横
モードがガウスモードでビーム径は５０μであった。次
に０図の如く導電性樹脂フィルム（３）を７＋１ずとバ
ンプとなる部分のみに樹脂が転写される。次にｄ図の如
く半導体チップを塔載する部分に光硬化型の絶縁樹脂５
）を塗布し、０図の如く半導体素子（６）を５ｋｇ／ｃ
Ｊの圧力で圧着し、紫外線を下部より１５秒間照射し硬
化させた。
また、半導体素子上の電極に同様の方法により導電性樹
脂を塗布し、バンプを形成し１．配線バター７上に上記
と同様の方法により接合した。
脂を塗布し、バンプを形成し１．配線バター７上に上記
と同様の方法により接合した。
また第１表の樹脂の他に第１表の樹脂をブレンドしたも
のを使用してバンプ形成も可能である。
のを使用してバンプ形成も可能である。
次に上記方法により接合したＩＣを２００℃に加熱する
ことにより取り外した後また同様の方法により接合した
。
ことにより取り外した後また同様の方法により接合した
。
上述の如く、本発明によれば、基板上の配線パターン上
に導電性樹脂を転写することにより突起ｆｆｉ ｌ！ｉ
を形成し、これと半導体素子のｉｎ！端子とを位置合わ
せして絶縁性樹脂により接合することにより、バンプを
簡単な工程で安価に形成でき、また不良チップがあった
場合、加熱するだけで容易に取り外しができ新しいチッ
プと交換が可能となり今までの様に基板全体を廃棄する
場合と比較して、大巾なコストダウンが可能となる効果
を有する。
に導電性樹脂を転写することにより突起ｆｆｉ ｌ！ｉ
を形成し、これと半導体素子のｉｎ！端子とを位置合わ
せして絶縁性樹脂により接合することにより、バンプを
簡単な工程で安価に形成でき、また不良チップがあった
場合、加熱するだけで容易に取り外しができ新しいチッ
プと交換が可能となり今までの様に基板全体を廃棄する
場合と比較して、大巾なコストダウンが可能となる効果
を有する。
また、樹脂によりバンプを形成し、接合しているため、
従来の共晶会合法による接合では基板と半導体素子の熱
膨張係数の違いにより発生していた半導体素子の四ずみ
での電極破断が見られないため信頼性を大中に向上させ
ることが可能となった。
従来の共晶会合法による接合では基板と半導体素子の熱
膨張係数の違いにより発生していた半導体素子の四ずみ
での電極破断が見られないため信頼性を大中に向上させ
ることが可能となった。
第１図（ａ）〜（ｅ）は本発明の接合工程を示した図で
ある。 １、基板 ２、配線パターン ３、Ｊ！：Ｊ電性樹脂フィルム ４、レザー光 ５、絶縁樹脂 ６、半導体素子 以 上 第１ｒＩ！Ｊ
ある。 １、基板 ２、配線パターン ３、Ｊ！：Ｊ電性樹脂フィルム ４、レザー光 ５、絶縁樹脂 ６、半導体素子 以 上 第１ｒＩ！Ｊ
Claims (2)
- （１）基板の配線パターン上に導電性樹脂フィルムを置
き、該樹脂フィルムを該パターン上に転写することによ
り突起電極を形成する工程と該突起電極と半導体素子の
接続端子との接合部を絶縁性樹脂により固定する工程と
からなることを特徴とする半導体装置の製造方法。 - （２）該樹脂の転写はレーザ光を熱源として熱転写する
ことを特徴とする第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097945A JPS63262846A (ja) | 1987-04-21 | 1987-04-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62097945A JPS63262846A (ja) | 1987-04-21 | 1987-04-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63262846A true JPS63262846A (ja) | 1988-10-31 |
Family
ID=14205809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62097945A Pending JPS63262846A (ja) | 1987-04-21 | 1987-04-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63262846A (ja) |
-
1987
- 1987-04-21 JP JP62097945A patent/JPS63262846A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739053A (en) | Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step | |
| US5994168A (en) | Method of manufacturing semiconductor device | |
| US6284086B1 (en) | Apparatus and method for attaching a microelectronic device to a carrier using a photo initiated anisotropic conductive adhesive | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| JP2000137785A (ja) | 非接触型ｉｃカードの製造方法および非接触型ｉｃカード | |
| JPH0644584B2 (ja) | 合金結合インジュウムバンプおよびその処理方法 | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| US7056767B2 (en) | Method and apparatus for flip chip device assembly by radiant heating | |
| US20030116860A1 (en) | Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses | |
| JP3269390B2 (ja) | 半導体装置 | |
| JPH0727924B2 (ja) | 実装体の製造方法 | |
| US6794202B2 (en) | Assemblies for temporarily connecting microelectronic elements for testing and methods therefor | |
| US6818461B2 (en) | Method of producing mounting structure and mounting structure produced by the same | |
| JPS63262846A (ja) | 半導体装置の製造方法 | |
| EP0413161A1 (en) | Conductive connecting structure | |
| JPS6360540A (ja) | 接続端子の製造方法 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JPS6392036A (ja) | 半導体装置の実装構造 | |
| JPH06118434A (ja) | 液晶表示パネルの駆動ｉｃの実装方法 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JPH09230315A (ja) | 液晶表示装置およびその製造方法 | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JPS63307749A (ja) | 半導体装置の製造方法 | |
| JP2546706B2 (ja) | はんだバンプ成形用治具 |