JPS63260097A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPS63260097A
JPS63260097A JP9205487A JP9205487A JPS63260097A JP S63260097 A JPS63260097 A JP S63260097A JP 9205487 A JP9205487 A JP 9205487A JP 9205487 A JP9205487 A JP 9205487A JP S63260097 A JPS63260097 A JP S63260097A
Authority
JP
Japan
Prior art keywords
film
solder
alloy
alloy film
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9205487A
Other languages
English (en)
Other versions
JPH0642593B2 (ja
Inventor
康則 成塚
森 佳治
明 藪下
池田 省二
守 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9205487A priority Critical patent/JPH0642593B2/ja
Publication of JPS63260097A publication Critical patent/JPS63260097A/ja
Publication of JPH0642593B2 publication Critical patent/JPH0642593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は配線基板に係り、特にマイクロソルダリングと
呼ばれる微小電極のはんだ付けに好適な電極を備えた配
線基板に関する。
[従来の技術] 従来の配線基板においては、は゛んだ接続を2〜3回程
度の修正を行うことを考慮すると、全体の厚さは6〜7
μ腫程度であるが、Cuは4〜5μ醜の厚さを必要とし
、これにより薄い場合は2〜3回目の修正時に接続不良
を生じてしまう、この点を改善するために、CuとNi
の混合層を用いる例が、シャープ技報第33号(198
5年) pp、50〜60に記載されている。しかしこ
の場合でも、Cu−Ni混合層の厚さは1μ閣で2回の
修正が限度とされている。
[発明が解決しようとする問題点] 上記した従来技術は、いずれも1μ龍以上の膜厚が必要
となっていた。しかし、このような膜厚では大きな段差
を生じ、はんだ何重極部を保護する被覆層の被覆性を低
下させ(基板、バリヤ等が完全に覆いきれない)、厚い
被覆層を必要とするばかりか、接続部の信頼性をも低下
させるという問題があった。
本発明の目的は、はんだバリア性が高く(はんだ拡散を
防ぐことができる)、安価かつ製造が容易である材料を
提供することにより、上記問題点を解決し、膜厚が0.
5μ飄以下でも3回以上のはんだ付けに耐えるはんだ何
重極を有する配線基板を提供することにある。
[問題点を解決するための手段] 上記目的は少なくとも配線パターンと電極の設けられた
配線基板において、少なくともはんだ付けを行う電極の
一部又は全部をニッケル(Ni)、銅(Cu )、及び
酸素(○)からなる合金とすることで達成される。
そしてNiとCu合金の組成は、好ましくはNiとCu
の原子数の割合が(5:95) 〜(95: 5)の範
囲内のものであって、酸素が全体の0.05〜5ato
mic%の範囲のものである。
[作用] Ni−Cu合金に添加された酸素は、NiおよびCuと
酸化物を形成すると考えられる。NiおよびCuの酸化
物は溶融はんだに濡れ難く、はんだをはじいてしまう働
きがあることが知られている。
このような酸化物が微量にN i −Cu合金中に存在
することにより、N i −Cu合金中へのはんだの拡
散を抑制し、はんだバリア性を向上させる。第1図に、
本発明のN i −Cu −0合金膜を含むはんだバリ
ア層のバリア特性測定結果を示す。本実験は、所定の膜
厚(この場合0.2μm)を有する各種金属膜をガラス
板上に形成し、このガラス板を種々の温度に保持した場
合に金属膜中をはんだが拡散して通り抜ける時間から、
はんだバリア性を知るものである。本実験によれば、銅
の場合1に比べて、Ni−Cu合金(60+mo1%N
i  40mo1%Cu)の場合2は、10倍前後のは
んだバリア性を有しているが、2と同じ組成を有するN
i−Cu合金膜に微量の酸素(約1%程度)を添加した
場合3は、更にNi−Cu合金膜より数倍価れたはんだ
バリア性を有していることが明らかである。ロジウム4
の場合は、はんだバリア性の温度依存性が非常に大きく
、低温ではんだの付きが悪く、高温ではNi−Cu合金
膜と同等であるため、付きが悪い点でNi−Cu合金膜
に酸素を添加することで、はんだバリア性が大幅に改善
されることが明らかである。
[実施例] 以下本発明の実施例を、図により説明する。
実施例l Ni−Cu膜に酸素を添加したN i −Cu −0合
金膜を形成するためには種々の方法が考えられるが、最
も実用的なのは蒸着、スパッタリング等の薄膜形成法で
ある。これらの方法の場合、材料中に酸素を入れるか、
膜形成の時に雰囲気中に酸素を導入することでNi−C
u−0合金膜を形成できる。
第1図中に示したNi−Cu−0合金膜は、スパッタリ
ング法を用い、雰囲気の調整により形成したものである
。詳細条件を、第1表に示す。
ターゲットは、60s+o1%N i −40mo1%
Cuの組成の合金ターゲットを用いたが、この組成に限
らず全組成域にわたって上記方法は適用可能である。
しかしながら1本発明の効果を十分に発揮せしめるため
には、50mo1%N i −50+io1%Cuから
75mo1%N i −25mo1%Cuの組成のター
ゲットが望ましい、Cuが50mo1%以上含まれた場
合は、フォトエツチングプロセス中の表面の損傷が大き
く、極端な場合にはプロセス中で膜厚の減少を生じる場
合がある。また、Niが75mo1%以上含まれる場合
、ターゲット材料自体が強い強磁性を示すようになり1
通常の磁石を用いたマグネトロンスパッタリングによる
高速成膜が困難となる。このような場合でも希土類磁石
を使えばマグネトロンスパッタリングは可能であるが、
ターゲット材料の利用効率が低下し、安価な材料という
目的から外れる。
このようにして形成したNi−Cu−0合金膜の分析例
を、第2図に示す、この分析はAES(A−uger 
E 1actron S pectroscopy)に
よる深さ方向分析であるが、Ni−Cu−0合金膜にあ
たる部分にはNi8とCu9の外に微量の○(酸素) 
10が1%程度検出されている。AES分析は定量が難
しいので○の含有量は定かではないが、数mo1%以下
であることは明らかである。このように、Ni−Cu合
金膜中に取り込まれた0が、前述のNi−Cu合金膜と
N i −Cu −0合金膜のはんだバリア性の違いを
作ることが明らかであり、本発明の主張する0(酸素)
添加の効果が立証されたことになる。
実施例2 まず、第3図(1)に示す如く基板12上にAI、Cu
等の配線となるべき金属膜13を、真空蒸着。
めっき、箔の貼付等により形成し、実施例1に示した手
法により第3図(2)の如く本発明に係るNi−Cu−
0合金膜14を0.01μm〜数μm程度形成する。こ
の時、配線となる金属膜13の表面に、酸化層が形成さ
れないよう注意する必要がある。このような酸化層は、
はんだ付の接続強度の低下や電気的接続に悪影響を与え
る。
上記成膜工程終了後第3図(3)の如くフォトエツチン
グ等の手法を用いて所望の配線パターンを形成する。こ
の時、Ni−Cu−0合金膜14のエツチング液として
は、ヨウ素系の液、塩化第2銅系の液又は硝酸、系の液
を用い、室温で容易に除去できる。
Ni−Cu−0合金膜表面のはんだに対する濡れを確実
にするために、第3図(4)の如< Au15を無電解
めっき等の手法により形成しても良い。この場合、はん
だバリア層であるNi−Cu−0合金膜14の厚さが薄
いため、Au膜15は0.1〜0.2μ−程度とした方
が接続強度の点で有利である。これ以上厚い場合、はん
だとNi−Cu−0合金との合金層中に大量のAu又は
Auの金属間化合物が存在することになり、接続強度が
低下する。導体の一部にNi−Cu−0合金膜14を形
成するには、第3図と同様にして、第4図の(1)〜(
3)のようにして製造する。
また、CuやAlの上に直接Ni−Cu−0合金膜を形
成した後、200℃以上の熱工程がある場合CuやAI
とNi−Cu−0合金膜との間で相互拡散が生じる。第
5図はCu配線上にNi−Cu−0合金膜を形成した後
に、350℃で3時間の熱処理を行った場合の相互拡散
の状態をS I M S (S econd−ary 
I on Mass S pectroscopy)で
分析した結果であるが、Ni−Cu−0合金膜中のNi
がCu配線中に拡散しているのがNiを示す線8から明
らかである。これを防ぐためには、CuやAl配線とN
 i −Cu −0合金膜の間にCrの薄層を設置する
のが有効である。第6図はCr薄層の効果を示すSIM
Sの分析結果であるが、350℃で3時間の熱処理の後
もNiがCu配線中に拡散していないのが明らかである
このようにして形成した電極に、はんだ接続を行って接
続強度を調べた結果、実施例1に示したNi−Cu−0
合金膜に63Sn/37Pbはんだを230℃で接合さ
せた場合、平均破断強度5.2kg/am”を得た。さ
らに、破断は全てはんだ部分で生じており、理想的な接
続強度に近い値を得た。
[発明の効果コ 本発明によれば、はんだ付けを行う電極の厚さが従来の
10分の1以下で済むため、微細回路へのはんだ付けが
容易となる上、製造コストも低減できる。また、接続強
度、はんだ濡れ性共に従来の電極以上の特性を有し、は
んだ接続部の信頼性が向上する。
【図面の簡単な説明】
第1図は各種金属と本発明のN i −Cu −0合金
膜のはんだバリア性を比較する図、第2図はNi−Cu
−0合金膜の元素分析を示す図、第3図。 第4図は本発明に基づく配線基板の工程を示す図、第5
図はNi−Cu−0合金膜とCuとの相互拡散を示す図
、第6図はNi−Cu−0合金膜とCuとの相互拡散を
防止した例を示す図である。 1・・・銅のはんだバリア性を示す線、2・・・Ni−
Cu合金のはんだバリア性を示す線、3・・・Ni−C
u−0合金のはんだバリア性を示す線、4・・・ロジウ
ムのはんだバリア性を示す線、5・・・Ni−Cu−0
合金膜の部分、6・・・Cr膜の部分、7・・・Cu膜
の部分、8・・・Niのピーク、9・・・Cuのピーク
、10・・・0のピーク、11・・・Crのピーク、1
2・・・基板、13・・・配線金属膜、14・・・Ni
−Cu−0合金膜、15・・・Au膜、16・・・Si
のピーク、17・・・ガラス基板の部分。 代理人 弁理士  秋 本 正 実 第1図 基 孜 ゑiT(’C) 幕膿五友1/T(XIσに′) 1−−・@             3−0*hNi
−Cu2−−−60moノ”A Ni−4Ni−4OC
u、4−avりA第2図 5−・−Ni−Cu−044tJl18−−−Ni/1
1:”り II−−−Crのh・−り6−−−Cr  
4      9−−−Cuyご一7フーーーCu J
l         10−−0  のb゛−7第3図 12・−1−1t  14”−Ni−Cu−04’tJ
113−t−[)tJ&J笑15=−Au yI!に第
4図

Claims (1)

    【特許請求の範囲】
  1. 1、少なくとも配線パターンと電極の設けられた配線基
    板において、少なくともはんだ付けを行う電極の一部又
    は全部がニッケル、銅及び酸素からなる合金によって形
    成されていることを特徴とする配線基板。
JP9205487A 1987-04-16 1987-04-16 配線基板 Expired - Lifetime JPH0642593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9205487A JPH0642593B2 (ja) 1987-04-16 1987-04-16 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9205487A JPH0642593B2 (ja) 1987-04-16 1987-04-16 配線基板

Publications (2)

Publication Number Publication Date
JPS63260097A true JPS63260097A (ja) 1988-10-27
JPH0642593B2 JPH0642593B2 (ja) 1994-06-01

Family

ID=14043791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9205487A Expired - Lifetime JPH0642593B2 (ja) 1987-04-16 1987-04-16 配線基板

Country Status (1)

Country Link
JP (1) JPH0642593B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277685A (ja) * 2007-05-07 2008-11-13 Mitsubishi Materials Corp 密着性に優れたtftトランジスターを用いたフラットパネルディスプレイ用配線膜および電極膜並びにそれらを形成するためのスパッタリングターゲット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277685A (ja) * 2007-05-07 2008-11-13 Mitsubishi Materials Corp 密着性に優れたtftトランジスターを用いたフラットパネルディスプレイ用配線膜および電極膜並びにそれらを形成するためのスパッタリングターゲット

Also Published As

Publication number Publication date
JPH0642593B2 (ja) 1994-06-01

Similar Documents

Publication Publication Date Title
US5004520A (en) Method of manufacturing film carrier
CN85108637A (zh) 电子电路器件及其制造方法
TW447055B (en) Lead frame and method for plating the same
JP2002124533A (ja) 電極材料、半導体装置及び実装装置
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
JP2000216196A (ja) 半田接合方法並びに電子装置及びその製造方法
RU2159482C2 (ru) Соединительные выводы электронного компонента (варианты), электронный компонент (варианты) и способ его изготовления (варианты)
US4668471A (en) Copper alloy lead material for leads of a semiconductor device
KR20010067272A (ko) 와이어를 포함하는 전자 부품
JPS63260097A (ja) 配線基板
JPS5816339B2 (ja) ハンドウタイソウチ
JP3349166B2 (ja) 回路基板
US4765528A (en) Plating process for an electronic part
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
JP2002289652A (ja) 半導体装置用テープキャリアおよびその製造方法
JPH0616522B2 (ja) テ−プキヤリヤ用銅合金箔
US8246765B2 (en) Method for inhibiting growth of tin whiskers
JPH06350213A (ja) 金属ベース基板
JPH0616523B2 (ja) フィルムキャリヤ及びその製造方法
DE10042839A1 (de) Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung
JP4264091B2 (ja) 配線基板の製造方法
JP2627509B2 (ja) 導電層を有する電子部品
JP3326085B2 (ja) TABテープ並びにそれに用いるBe−Cu合金箔およびその製造方法
JPH01169955A (ja) 半導体装置
JPS6318695A (ja) 配線基板